JP3261109B2 - 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 - Google Patents
加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法Info
- Publication number
- JP3261109B2 JP3261109B2 JP08388699A JP8388699A JP3261109B2 JP 3261109 B2 JP3261109 B2 JP 3261109B2 JP 08388699 A JP08388699 A JP 08388699A JP 8388699 A JP8388699 A JP 8388699A JP 3261109 B2 JP3261109 B2 JP 3261109B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- criterion
- immediately preceding
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4115—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors list output Viterbi decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はシンボルシーケンス
をデコードする回路に関し、特に、ビタビ（Viterbi）
アルゴリズムをインプリメントする加算／比較／選択
（ＡＣＳ）回路の改良に関する。
をデコードする回路に関し、特に、ビタビ（Viterbi）
アルゴリズムをインプリメントする加算／比較／選択
（ＡＣＳ）回路の改良に関する。
【０００２】
【従来の技術】多くのデジタルシステムは、送信される
デジタル信号に対して雑音が付加されるようなある形態
の通信チャネルを介して送信されたシンボルシーケンス
を表す信号の検出を強化する目的で最尤（maximum like
lihood）シーケンス検出を一般的に利用している。例え
ば、磁気記録システムは、データをまずエラー修正／変
調符号化によって符号化し、次に、符号化されたデータ
を、磁気メディアにシンボルシーケンスとして記録され
るシンボルに符号化する。その後、メディアが読み出さ
れて、シンボルシーケンスが検出される。その際、検出
器は、磁気メディアから読み出されたチャネル出力サン
プル信号シーケンスに最も良く対応するシンボルシーケ
ンスを決定する目的で、シーケンス検出アルゴリズムを
利用する。
デジタル信号に対して雑音が付加されるようなある形態
の通信チャネルを介して送信されたシンボルシーケンス
を表す信号の検出を強化する目的で最尤（maximum like
lihood）シーケンス検出を一般的に利用している。例え
ば、磁気記録システムは、データをまずエラー修正／変
調符号化によって符号化し、次に、符号化されたデータ
を、磁気メディアにシンボルシーケンスとして記録され
るシンボルに符号化する。その後、メディアが読み出さ
れて、シンボルシーケンスが検出される。その際、検出
器は、磁気メディアから読み出されたチャネル出力サン
プル信号シーケンスに最も良く対応するシンボルシーケ
ンスを決定する目的で、シーケンス検出アルゴリズムを
利用する。
【０００３】このようなシステムにおいて用いられるビ
タビ（Viterbi）アルゴリズム（ＶＡ）は、雑音中に見
出される有限状態離散時刻マルコフ（Markov）プロセス
よりなる状態シーケンスの最大後験的推定を与える。付
加された雑音によって劣化させられた受信されたチャネ
ル出力サンプル信号シーケンスが与えられると、ＶＡ
は、所定の規準に従って、あるトレリス構造において受
信されたチャネル出力サンプル信号シーケンスに最も近
いシンボルシーケンスを見出す。良く知られているよう
に、付加白色ガウシアン（Gaussian）雑音（ＡＷＧＮ）
を有する通信チャネルにおいては、ＶＡは最適な最尤
（ＭＬ）シーケンス検出（ＭＬＳＤ）であることが示さ
れる。ユークリッド距離が、トレリス構造の規準として
用いられる。
タビ（Viterbi）アルゴリズム（ＶＡ）は、雑音中に見
出される有限状態離散時刻マルコフ（Markov）プロセス
よりなる状態シーケンスの最大後験的推定を与える。付
加された雑音によって劣化させられた受信されたチャネ
ル出力サンプル信号シーケンスが与えられると、ＶＡ
は、所定の規準に従って、あるトレリス構造において受
信されたチャネル出力サンプル信号シーケンスに最も近
いシンボルシーケンスを見出す。良く知られているよう
に、付加白色ガウシアン（Gaussian）雑音（ＡＷＧＮ）
を有する通信チャネルにおいては、ＶＡは最適な最尤
（ＭＬ）シーケンス検出（ＭＬＳＤ）であることが示さ
れる。ユークリッド距離が、トレリス構造の規準として
用いられる。
【０００４】多くのデジタル通信システムは、エラー検
出の確率を向上させる目的で、エラー制御符号、すなわ
ち畳み込み符号を一般的に利用している。遠距離通信シ
ステムは、バースト状雑音による伝送エラーを最小化す
る目的で、エラー修正符号化の後にしばしばビットイン
ターリーブを行なっており、畳み込み符号化されたデー
タをシンボルシーケンスとして送信する。例えば、ＶＡ
は、エラー修正符号を復号化するようなチャネルにおい
て用いられる。
出の確率を向上させる目的で、エラー制御符号、すなわ
ち畳み込み符号を一般的に利用している。遠距離通信シ
ステムは、バースト状雑音による伝送エラーを最小化す
る目的で、エラー修正符号化の後にしばしばビットイン
ターリーブを行なっており、畳み込み符号化されたデー
タをシンボルシーケンスとして送信する。例えば、ＶＡ
は、エラー修正符号を復号化するようなチャネルにおい
て用いられる。
【０００５】従って、ＶＡを用いるシステムは、３つの
段階を再帰的に実行しており、状態間の遷移は、通常、
理解を容易にする目的で、トレリス構造ダイアグラムに
よって表わされる。第一に、トレリスに係る分岐規準が
現時点の状態に関して計算される；第二に、全ての状態
に関して状態規準が更新され、第三段階として残存経路
が決定される。残存経路は、雑音存在下で受信されたシ
ンボルシーケンスにユークリッド距離で最も近接した、
ある状態に至るシンボルシーケンスを表現している。あ
る状態に係る分岐規準は、受信されたシンボルと、その
状態に対応する理想的なチャネル出力サンプル信号との
間のユークリッド距離として定義される。受信されたも
のに最も良く対応するシーケンス全体を計算するため
に、ＶＡは全ての状態に係る状態規準を再帰的に計算し
て更新する。
段階を再帰的に実行しており、状態間の遷移は、通常、
理解を容易にする目的で、トレリス構造ダイアグラムに
よって表わされる。第一に、トレリスに係る分岐規準が
現時点の状態に関して計算される；第二に、全ての状態
に関して状態規準が更新され、第三段階として残存経路
が決定される。残存経路は、雑音存在下で受信されたシ
ンボルシーケンスにユークリッド距離で最も近接した、
ある状態に至るシンボルシーケンスを表現している。あ
る状態に係る分岐規準は、受信されたシンボルと、その
状態に対応する理想的なチャネル出力サンプル信号との
間のユークリッド距離として定義される。受信されたも
のに最も良く対応するシーケンス全体を計算するため
に、ＶＡは全ての状態に係る状態規準を再帰的に計算し
て更新する。
【０００６】当業者には公知であるが、前述されたＭＬ
ＳＤアルゴリズムに関しては、与えられた遷移に係る分
岐規準は、受信された、雑音を有するチャネル出力サン
プル信号ｙn（ｎ＝１，２，．．．）と当該遷移に係る
理想的なチャネル出力サンプル信号とに関する尤度関数
の自然対数を取ったものに負号を付けたものとして定義
される。それゆえ、ここで考えているＭＬＳＤアルゴリ
ズムにおいて、時刻ｎにおけるｉ番目の状態から時刻ｎ
＋１におけるｋ番目の状態への遷移に係る分岐規準ＢＭ
n+1 i,kは、式（１）によって与えられる：
ＳＤアルゴリズムに関しては、与えられた遷移に係る分
岐規準は、受信された、雑音を有するチャネル出力サン
プル信号ｙn（ｎ＝１，２，．．．）と当該遷移に係る
理想的なチャネル出力サンプル信号とに関する尤度関数
の自然対数を取ったものに負号を付けたものとして定義
される。それゆえ、ここで考えているＭＬＳＤアルゴリ
ズムにおいて、時刻ｎにおけるｉ番目の状態から時刻ｎ
＋１におけるｋ番目の状態への遷移に係る分岐規準ＢＭ
n+1 i,kは、式（１）によって与えられる：
【数３】 ここで、“ｉ”は始状態、“ｎ”は時刻ｎをそれぞれ表
わしており、ｔnはｉ番目の状態からｋ番目の状態への
遷移に対応する理想的なチャネル出力サンプル信号であ
り、ｆ（＊）はガウシアン雑音シーケンスの確率密度関
数である。
わしており、ｔnはｉ番目の状態からｋ番目の状態への
遷移に対応する理想的なチャネル出力サンプル信号であ
り、ｆ（＊）はガウシアン雑音シーケンスの確率密度関
数である。
【０００７】さらに、チャネル応答多項式Ｈ（Ｄ）（こ
こでＤは遅延演算子である）によって表現された受信さ
れたシーケンスｙが与えられると、ＶＡは、各状態に関
する分岐規準を集積することによって最尤経路を再帰的
に最適化する。状態の数は、ＭNとして与えられる。こ
こで、Ｍは入力アルファベットすなわち入力レベルの大
きさを表わしており、Ｎはチャネルメモリ長を示してい
る。ＶＡに関しては、各状態には時刻ｎにおける状態規
準値が与えられており、時刻ｎ＋１において新たな値が
受信されると、各状態規準値は更新される。図１は、ｉ
(m)番目の状態からｋ番目の状態への遷移に係る状態規
準ＳＭi(m)（ｍ＝１，２，．．．Ｍ）の更新操作を示し
ている。時刻ｎ＋１におけるトレリス構造の状態規準の
各々に対して、時刻ｎにおける状態ｉ（ｍ）の直前の状
態規準値（ＳＭi(m)）及びｉ(m)番目の状態からｋ番目
の状態への移行に係る対応する分岐規準が互いに加算さ
れる。その後、ｋ番目の状態に係る状態規準が更新さ
れ、式（２）によって与えられるように、可能な場合の
全てのものから最小のものを選択することによって更新
されたＳＭkが得られる：
こでＤは遅延演算子である）によって表現された受信さ
れたシーケンスｙが与えられると、ＶＡは、各状態に関
する分岐規準を集積することによって最尤経路を再帰的
に最適化する。状態の数は、ＭNとして与えられる。こ
こで、Ｍは入力アルファベットすなわち入力レベルの大
きさを表わしており、Ｎはチャネルメモリ長を示してい
る。ＶＡに関しては、各状態には時刻ｎにおける状態規
準値が与えられており、時刻ｎ＋１において新たな値が
受信されると、各状態規準値は更新される。図１は、ｉ
(m)番目の状態からｋ番目の状態への遷移に係る状態規
準ＳＭi(m)（ｍ＝１，２，．．．Ｍ）の更新操作を示し
ている。時刻ｎ＋１におけるトレリス構造の状態規準の
各々に対して、時刻ｎにおける状態ｉ（ｍ）の直前の状
態規準値（ＳＭi(m)）及びｉ(m)番目の状態からｋ番目
の状態への移行に係る対応する分岐規準が互いに加算さ
れる。その後、ｋ番目の状態に係る状態規準が更新さ
れ、式（２）によって与えられるように、可能な場合の
全てのものから最小のものを選択することによって更新
されたＳＭkが得られる：
【数４】 ここで、“ｉ(m)”は始状態、“ｎ”は時刻ｎをそれぞ
れ表わしており、ＢＭn+1 i,kはｉ(m)番目の状態からｋ
番目の状態への遷移に係る時刻ｎ＋１における分岐規準
を表わしている。“ｎ”及び“ｎ＋１”という表記は当
業者によって通常なされるものであり、式を簡潔にする
目的で通常は省略される。
れ表わしており、ＢＭn+1 i,kはｉ(m)番目の状態からｋ
番目の状態への遷移に係る時刻ｎ＋１における分岐規準
を表わしている。“ｎ”及び“ｎ＋１”という表記は当
業者によって通常なされるものであり、式を簡潔にする
目的で通常は省略される。
【０００８】この操作を実現する回路は、通常、加算／
比較／選択回路（ＡＣＳ）と呼称される。図２は、二進
入力シーケンスに関する、従来技術に係るＡＣＳ回路を
示している。この回路は、図１に示されかつ式（２）に
よって与えられる状態規準の更新値ＳＭkを計算するも
のであり、二進すなわちＭ＝２の場合のものである。Ａ
ＣＳ回路２０２は、通常、加算器２１０及び２１２、比
較器２１４、及び選択回路２１６を有している。この選
択回路２１６は、例えば、比較器２１４の出力によって
制御される２−ｔｏ−１マルチプレクサである。
比較／選択回路（ＡＣＳ）と呼称される。図２は、二進
入力シーケンスに関する、従来技術に係るＡＣＳ回路を
示している。この回路は、図１に示されかつ式（２）に
よって与えられる状態規準の更新値ＳＭkを計算するも
のであり、二進すなわちＭ＝２の場合のものである。Ａ
ＣＳ回路２０２は、通常、加算器２１０及び２１２、比
較器２１４、及び選択回路２１６を有している。この選
択回路２１６は、例えば、比較器２１４の出力によって
制御される２−ｔｏ−１マルチプレクサである。
【０００９】図２に示されているように、加算器２１０
は状態規準ＳＭi及び対応する分岐規準ＢＭi,kを受信し
て組み合わせて第一更新済み状態規準を生成し、加算器
２１２は状態規準ＳＭj及び対応する分岐規準ＢＭj,kを
受信して組み合わせて第二更新済み状態規準を生成す
る。加算器２１０及び２１２の第一及び第二更新済み状
態規準は比較器２１４において比較され、比較器２１４
は、第一及び第二更新済み状態規準値のいずれが最小値
であるかを示す最小表示信号Ｄkを生成する。第一及び
第二更新済み状態規準及び最小表示信号Ｄkは選択回路
２１６に供給され、最小表示信号Ｄkに応じて第一及び
第二更新済み状態規準のうちの最小のものが新たな状態
規準値ＳＭkとして出力される。
は状態規準ＳＭi及び対応する分岐規準ＢＭi,kを受信し
て組み合わせて第一更新済み状態規準を生成し、加算器
２１２は状態規準ＳＭj及び対応する分岐規準ＢＭj,kを
受信して組み合わせて第二更新済み状態規準を生成す
る。加算器２１０及び２１２の第一及び第二更新済み状
態規準は比較器２１４において比較され、比較器２１４
は、第一及び第二更新済み状態規準値のいずれが最小値
であるかを示す最小表示信号Ｄkを生成する。第一及び
第二更新済み状態規準及び最小表示信号Ｄkは選択回路
２１６に供給され、最小表示信号Ｄkに応じて第一及び
第二更新済み状態規準のうちの最小のものが新たな状態
規準値ＳＭkとして出力される。
【００１０】
【発明が解決しようとする課題】従来技術においては、
更新操作がＡＣＳ回路２０２において順次実行されるた
め、ＡＣＳ回路２０２がＶＡ検出器を用いるシステムの
スピード及びスループットを制御することになる。よっ
て、ＡＣＳは、システム全体の回路のスループットを増
大させる際のボトルネックになる可能性がある。それゆ
え、ビタビアルゴリズムあるいは同様のアルゴリズムを
用いる検出器のＡＣＳ回路のスピードを増加させる、新
たな状態規準更新構造が必要とされている。
更新操作がＡＣＳ回路２０２において順次実行されるた
め、ＡＣＳ回路２０２がＶＡ検出器を用いるシステムの
スピード及びスループットを制御することになる。よっ
て、ＡＣＳは、システム全体の回路のスループットを増
大させる際のボトルネックになる可能性がある。それゆ
え、ビタビアルゴリズムあるいは同様のアルゴリズムを
用いる検出器のＡＣＳ回路のスピードを増加させる、新
たな状態規準更新構造が必要とされている。
【００１１】
【課題を解決するための手段】本発明は、現時点の状態
に係る現時点での状態規準値を各々対応する直前の状態
規準値を有する直前の状態の組から求める目的で二重状
態トレリス構造の加算／比較／選択（ＡＣＳ）演算を実
行する回路及びその方法に関するものである。本発明に
係る回路及び方法は、１）直前の状態の組の対応する直
前の状態規準値の各々を、直前の状態の組のうちの対応
する一つと現時点での状態との間の遷移に関して規定さ
れた対応する分岐規準値と組み合わせて、対応する更新
済み状態規準値を生成し（この際、各分岐規準値は互い
に等価である）、２）直前の状態規準値のうちの最小値
を決定する目的で直前の状態の組に係る直前の状態規準
値の各々を比較し、３）最小値である一つの直前の状態
規準値に対応する選択信号を生成し、そして４）前記選
択信号に応答して、現時点での状態規準値として、前記
最小値である一つの直前の状態規準値と対応する分岐規
準値との組み合わせから得られた対応する更新済み状態
規準値を選択する。
に係る現時点での状態規準値を各々対応する直前の状態
規準値を有する直前の状態の組から求める目的で二重状
態トレリス構造の加算／比較／選択（ＡＣＳ）演算を実
行する回路及びその方法に関するものである。本発明に
係る回路及び方法は、１）直前の状態の組の対応する直
前の状態規準値の各々を、直前の状態の組のうちの対応
する一つと現時点での状態との間の遷移に関して規定さ
れた対応する分岐規準値と組み合わせて、対応する更新
済み状態規準値を生成し（この際、各分岐規準値は互い
に等価である）、２）直前の状態規準値のうちの最小値
を決定する目的で直前の状態の組に係る直前の状態規準
値の各々を比較し、３）最小値である一つの直前の状態
規準値に対応する選択信号を生成し、そして４）前記選
択信号に応答して、現時点での状態規準値として、前記
最小値である一つの直前の状態規準値と対応する分岐規
準値との組み合わせから得られた対応する更新済み状態
規準値を選択する。
【００１２】
【発明の実施の形態】本発明は、可能な全てのシーケン
スの組から最尤受信シンボルを決定する目的で二重状態
トレリス構造を規定するビタビアルゴリズムをインプリ
メントするＡＣＳ回路及びその実現方法に関する。二重
状態トレリスにおいては、対になる状態は等価な分岐規
準値を有するものとして識別され、さらに経路選択の間
に同一の決定を有しており、そのためこれら対を構成す
る状態間で直前の状態規準の比較操作を共有することが
可能となっている。従って、更新された、すなわち現時
点での状態規準値を計算する目的で、ＡＣＳ回路は、２
つの状態間での遷移に係る最小値を決定するために直前
の状態規準値のみを比較し、その一方で直前の状態規準
値の各々を対応する分岐規準と組み合わせて、並列操作
で更新済みの、すなわち現時点での状態規準値を生成す
る。さらに、同一の決定を有する状態対は同一であるの
で、状態ついに係る現時点での状態更新は同時に実行さ
れる。
スの組から最尤受信シンボルを決定する目的で二重状態
トレリス構造を規定するビタビアルゴリズムをインプリ
メントするＡＣＳ回路及びその実現方法に関する。二重
状態トレリスにおいては、対になる状態は等価な分岐規
準値を有するものとして識別され、さらに経路選択の間
に同一の決定を有しており、そのためこれら対を構成す
る状態間で直前の状態規準の比較操作を共有することが
可能となっている。従って、更新された、すなわち現時
点での状態規準値を計算する目的で、ＡＣＳ回路は、２
つの状態間での遷移に係る最小値を決定するために直前
の状態規準値のみを比較し、その一方で直前の状態規準
値の各々を対応する分岐規準と組み合わせて、並列操作
で更新済みの、すなわち現時点での状態規準値を生成す
る。さらに、同一の決定を有する状態対は同一であるの
で、状態ついに係る現時点での状態更新は同時に実行さ
れる。
【００１３】以下の議論においては、本発明に係る種々
の側面が、例えば磁気記録再生システムにおけるＭＬ検
出器において用いられているようなチャネル出力サンプ
ル信号シーケンスを受信する検出器内で用いられている
ＭＬＳＤアルゴリズムに関連して提供される。しかしな
がら、当業者には公知であるが、ビタビアルゴリズム
は、畳み込み復号化システム等の多くの異なったアプリ
ケーションにおいても用いられ得る。その結果、本発明
はＭＬ検出器及び本明細書に記載されている検出器への
適用に限定されているのではなく、ＶＡが用いられるあ
らゆるアプリケーションに対しても適用可能である。
の側面が、例えば磁気記録再生システムにおけるＭＬ検
出器において用いられているようなチャネル出力サンプ
ル信号シーケンスを受信する検出器内で用いられている
ＭＬＳＤアルゴリズムに関連して提供される。しかしな
がら、当業者には公知であるが、ビタビアルゴリズム
は、畳み込み復号化システム等の多くの異なったアプリ
ケーションにおいても用いられ得る。その結果、本発明
はＭＬ検出器及び本明細書に記載されている検出器への
適用に限定されているのではなく、ＶＡが用いられるあ
らゆるアプリケーションに対しても適用可能である。
【００１４】図３は、本発明の一実施例を用いたＶＡベ
ースの検出器３００を示すブロック図である。図３に示
されているように、プロセッサ（図示せず）の制御下で
動作する検出器システム３００は、分岐規準計算（ＢＭ
Ｃ）プロセッサ３０２、オプションの正規化プロセッサ
３０４、加算／比較／選択（ＡＣＳ）プロセッサ３０
６、状態規準メモリ３０８、経路メモリ３０９、最尤決
定（ＭＬＤ）プロセッサ３１０、及びオプションのシン
ボルデコーダ３１２を有している。
ースの検出器３００を示すブロック図である。図３に示
されているように、プロセッサ（図示せず）の制御下で
動作する検出器システム３００は、分岐規準計算（ＢＭ
Ｃ）プロセッサ３０２、オプションの正規化プロセッサ
３０４、加算／比較／選択（ＡＣＳ）プロセッサ３０
６、状態規準メモリ３０８、経路メモリ３０９、最尤決
定（ＭＬＤ）プロセッサ３１０、及びオプションのシン
ボルデコーダ３１２を有している。
【００１５】ＢＭＣプロセッサ３０２は通信チャネルか
ら雑音を含むチャネル出力データｙ nを受信し、例えば
式（１）において与えられている計算を用いて、各状態
に係る分岐規準を計算する。オプションの正規化プロセ
ッサ３０４は、分岐規準及びシンボル値ｙnを受け取っ
て、所定のアルゴリズムに従って受信されたシンボル及
び／あるいは分岐規準値を正規化する。この正規化アル
ゴリズムは当業者には公知であり、理想チャネル分岐規
準値を用いた通信チャネル応答推定値に従った正規化に
基づいている。当業者には公知であるが、オプションの
正規化プロセッサ３０４における正規化プロセスは、Ｂ
ＭＣプロセッサ３０２に含めることが可能である。
ら雑音を含むチャネル出力データｙ nを受信し、例えば
式（１）において与えられている計算を用いて、各状態
に係る分岐規準を計算する。オプションの正規化プロセ
ッサ３０４は、分岐規準及びシンボル値ｙnを受け取っ
て、所定のアルゴリズムに従って受信されたシンボル及
び／あるいは分岐規準値を正規化する。この正規化アル
ゴリズムは当業者には公知であり、理想チャネル分岐規
準値を用いた通信チャネル応答推定値に従った正規化に
基づいている。当業者には公知であるが、オプションの
正規化プロセッサ３０４における正規化プロセスは、Ｂ
ＭＣプロセッサ３０２に含めることが可能である。
【００１６】本発明に従ったＡＣＳプロセッサ３０６
は、直前の状態規準値を用いて更新された現時点での状
態規準値を計算する。状態規準メモリ３０８は、状態規
準更新計算のために、直前の状態規準値及びＡＣＳプロ
セッサ３０６によって処理された現時点での状態規準値
を保持している。経路メモリ３０９は、状態間で選択さ
れた経路要素に係る情報を保持している。
は、直前の状態規準値を用いて更新された現時点での状
態規準値を計算する。状態規準メモリ３０８は、状態規
準更新計算のために、直前の状態規準値及びＡＣＳプロ
セッサ３０６によって処理された現時点での状態規準値
を保持している。経路メモリ３０９は、状態間で選択さ
れた経路要素に係る情報を保持している。
【００１７】最尤決定ＭＬＤプロセッサ３１０は、過去
及び現在の状態に係る情報並びに残存経路情報を受け取
る。初期設定では、決定は、以前のチャネル出力サンプ
ル信号から所定の反復回数、例えば１０反復の間、遅延
させられる。トレリス構造ダイアグラムによる時刻ｎで
の現在の状態の最尤経路が決定され、時刻ｎ−１０にお
ける状態の以前のチャネル出力信号に対応するシンボル
に係る決定がなされる。従って、この例では受信された
１０番目のシンボルを用いて、第一シンボルに係る決定
がなされる。次のチャネル出力サンプル信号遷移に関し
て、すなわち、１１番目のシンボルが受信されると、第
二シンボルに係る決定がなされる、等である。当業者に
は明らかなことであるが、シンボル決定技法に係る種々
の変形が実現され得るが、それらは本発明の範疇に含ま
れるものである。
及び現在の状態に係る情報並びに残存経路情報を受け取
る。初期設定では、決定は、以前のチャネル出力サンプ
ル信号から所定の反復回数、例えば１０反復の間、遅延
させられる。トレリス構造ダイアグラムによる時刻ｎで
の現在の状態の最尤経路が決定され、時刻ｎ−１０にお
ける状態の以前のチャネル出力信号に対応するシンボル
に係る決定がなされる。従って、この例では受信された
１０番目のシンボルを用いて、第一シンボルに係る決定
がなされる。次のチャネル出力サンプル信号遷移に関し
て、すなわち、１１番目のシンボルが受信されると、第
二シンボルに係る決定がなされる、等である。当業者に
は明らかなことであるが、シンボル決定技法に係る種々
の変形が実現され得るが、それらは本発明の範疇に含ま
れるものである。
【００１８】オプションのシンボルデコーダ３１２は、
ＭＬＤプロセッサによって決定されたシンボルを受け取
り、これらのシンボルを復号化してデータストリームｄ
nを生成する。この種のサンプルデコーダ３１２は、例
えば、シンボルストリームのラン長復号化及び／あるい
はエラー修正復号化を含んでいる。これらの形態の符号
化及び復号化は、ビットエラーを修正することによって
データストリームｄn中のエラーの可能性をさらに低減
する。当業者には明らかなことであるが、本発明は、シ
ンボルストリームを生成する目的で用いられる符号化及
び復号化の形態によっては制限されない。
ＭＬＤプロセッサによって決定されたシンボルを受け取
り、これらのシンボルを復号化してデータストリームｄ
nを生成する。この種のサンプルデコーダ３１２は、例
えば、シンボルストリームのラン長復号化及び／あるい
はエラー修正復号化を含んでいる。これらの形態の符号
化及び復号化は、ビットエラーを修正することによって
データストリームｄn中のエラーの可能性をさらに低減
する。当業者には明らかなことであるが、本発明は、シ
ンボルストリームを生成する目的で用いられる符号化及
び復号化の形態によっては制限されない。
【００１９】受信されるチャネル出力サンプル信号シー
ケンスｙnは、例えば磁気媒体読み出し（ＭＭＲ）デバ
イス３２０によって生成される。ＭＭＲデバイス３２０
は、媒体３２８から符号化されたデータを読み出すヘッ
ド３２６、ヘッドからのアナログ信号をサンプリングす
るサンプリングプロセッサ３２４，及び、例えば有限イ
ンパルス応答フィルタ（ＦＩＲ）等のフィルタ３２２を
含んでいる。
ケンスｙnは、例えば磁気媒体読み出し（ＭＭＲ）デバ
イス３２０によって生成される。ＭＭＲデバイス３２０
は、媒体３２８から符号化されたデータを読み出すヘッ
ド３２６、ヘッドからのアナログ信号をサンプリングす
るサンプリングプロセッサ３２４，及び、例えば有限イ
ンパルス応答フィルタ（ＦＩＲ）等のフィルタ３２２を
含んでいる。
【００２０】二重状態トレリス構造本発明は、単一トレ
リス構造ダイアグラムから導出された二重状態トレリス
に従って導かれた状態規準更新を利用する。本明細書に
おいて例示される実施例においては、入力アルファベッ
トがバイナリである、すなわちＭが２であると仮定され
ている。当業者には明らかなことであるが、本発明はこ
のことによって限定されているわけではなく、Ｍが２よ
り大きい任意の場合に対して拡張されうる。
リス構造ダイアグラムから導出された二重状態トレリス
に従って導かれた状態規準更新を利用する。本明細書に
おいて例示される実施例においては、入力アルファベッ
トがバイナリである、すなわちＭが２であると仮定され
ている。当業者には明らかなことであるが、本発明はこ
のことによって限定されているわけではなく、Ｍが２よ
り大きい任意の場合に対して拡張されうる。
【００２１】受信されたシーケンスは、式（３）によっ
て与えられるように、オーダーＮのチャネル長メモリを
有するチャネル応答多項式Ｈ（Ｄ）としても表現され
る： Ｈ（Ｄ）＝ｈ0＋ｈ1Ｄ＋．．．＋ｈNＤN （３）
て与えられるように、オーダーＮのチャネル長メモリを
有するチャネル応答多項式Ｈ（Ｄ）としても表現され
る： Ｈ（Ｄ）＝ｈ0＋ｈ1Ｄ＋．．．＋ｈNＤN （３）
【００２２】図４は、式（３）で与えられるチャネル応
答多項式Ｈ（Ｄ）が１＋Ｄに等しい場合の従来技術に係
る２状態トレリスダイアグラムを示している。この例の
場合にＭが２であると与えられると、Ｎは１である。各
状態に隣接して示されている数は、時刻ｎ及びｎ＋１に
おける受信された入力シーケンス値を表わしている。時
刻ｎにおいて、直前の状態ｔ＝“０”あるいは“１”
は、時刻ｎ＋１における現時点での状態“０”あるいは
“１”に遷移する。矢印４０１は、時刻ｎとｎ＋１との
間での状態遷移を表わしている。矢印４０１に関連する
数字は、与えられた遷移に係る理想的なチャネル出力サ
ンプル信号を示している。式（２）が与えられると、時
刻ｎ＋１における現時点の状態“０”に係る状態規準
は、
答多項式Ｈ（Ｄ）が１＋Ｄに等しい場合の従来技術に係
る２状態トレリスダイアグラムを示している。この例の
場合にＭが２であると与えられると、Ｎは１である。各
状態に隣接して示されている数は、時刻ｎ及びｎ＋１に
おける受信された入力シーケンス値を表わしている。時
刻ｎにおいて、直前の状態ｔ＝“０”あるいは“１”
は、時刻ｎ＋１における現時点での状態“０”あるいは
“１”に遷移する。矢印４０１は、時刻ｎとｎ＋１との
間での状態遷移を表わしている。矢印４０１に関連する
数字は、与えられた遷移に係る理想的なチャネル出力サ
ンプル信号を示している。式（２）が与えられると、時
刻ｎ＋１における現時点の状態“０”に係る状態規準
は、
【数５】 のように与えられる。
【００２３】図５は、式（３）によって与えられる仮定
されたチャネル応答多項式Ｈ（Ｄ）が１＋Ｄ＋０＊Ｄ2
の場合の４状態トレリス構造ダイアグラムを示してい
る。二重状態トレリス構造は、一般的には、チャネル応
答多項式の最終項の係数ｈNが“０”であると仮定する
と、通常の場合の状態の個数を２倍にすることによって
生成される。図４の場合と同様に、状態に隣接した数字
は、受信された入力シーケンス値を表わしている。例え
ば、図５においては、状態トレリスの左側の“１０”と
いいうシーケンスは、それぞれ時刻ｎ−１における入力
“１”及びそれに引き続いて時刻ｎにおける入力“０”
を表わしている。矢印５０１は、時刻ｎとｎ＋１との間
のそれぞれの状態遷移を表わしている。矢印５０１に関
連するラベル値は、遷移に係る理想的なチャネル出力値
を与えている。例えば、直前の状態“１１”及び“０
１”と現時点での状態“１０”及び“１１”は、状態対
５０３を構成している。同様に、直前の状態“００”及
び“１０”と現時点での状態“００”及び“０１”は、
状態対５０４を構成する。
されたチャネル応答多項式Ｈ（Ｄ）が１＋Ｄ＋０＊Ｄ2
の場合の４状態トレリス構造ダイアグラムを示してい
る。二重状態トレリス構造は、一般的には、チャネル応
答多項式の最終項の係数ｈNが“０”であると仮定する
と、通常の場合の状態の個数を２倍にすることによって
生成される。図４の場合と同様に、状態に隣接した数字
は、受信された入力シーケンス値を表わしている。例え
ば、図５においては、状態トレリスの左側の“１０”と
いいうシーケンスは、それぞれ時刻ｎ−１における入力
“１”及びそれに引き続いて時刻ｎにおける入力“０”
を表わしている。矢印５０１は、時刻ｎとｎ＋１との間
のそれぞれの状態遷移を表わしている。矢印５０１に関
連するラベル値は、遷移に係る理想的なチャネル出力値
を与えている。例えば、直前の状態“１１”及び“０
１”と現時点での状態“１０”及び“１１”は、状態対
５０３を構成している。同様に、直前の状態“００”及
び“１０”と現時点での状態“００”及び“０１”は、
状態対５０４を構成する。
【００２４】最終の係数が０であるような係数を有する
チャネル多項式Ｈ（Ｄ）の場合には、各々同一の最終状
態を有する２つの遷移に係る分岐規準は同一である。な
ぜなら、双方の開始状態は最古ビット位置のみが異なる
だけであるからである。このようなチャネル多項式Ｈ
（Ｄ）の場合には、図３に示された検出器は、Ｈ（Ｄ）
が次数Ｎの多項式である場合であっても、２N+1個の状
態を有している。従って、Ｈ（Ｄ）においてｈN＝０で
あるためにトレリスダイアグラムに二重状態が存在し、
このためにある状態を終状態とする分岐規準が同一とな
る。図５に示された二重状態トレリスダイアグラムに関
しては、検出器は、状態ｋ（ＳＭk）における状態規準
を、以下の式（４）によって与えられているように、そ
れぞれ対応する分岐規準と組み合わせられた２つの直前
の状態規準（ＳＭi及びＳＭj）のうちの最小の値として
計算する：
チャネル多項式Ｈ（Ｄ）の場合には、各々同一の最終状
態を有する２つの遷移に係る分岐規準は同一である。な
ぜなら、双方の開始状態は最古ビット位置のみが異なる
だけであるからである。このようなチャネル多項式Ｈ
（Ｄ）の場合には、図３に示された検出器は、Ｈ（Ｄ）
が次数Ｎの多項式である場合であっても、２N+1個の状
態を有している。従って、Ｈ（Ｄ）においてｈN＝０で
あるためにトレリスダイアグラムに二重状態が存在し、
このためにある状態を終状態とする分岐規準が同一とな
る。図５に示された二重状態トレリスダイアグラムに関
しては、検出器は、状態ｋ（ＳＭk）における状態規準
を、以下の式（４）によって与えられているように、そ
れぞれ対応する分岐規準と組み合わせられた２つの直前
の状態規準（ＳＭi及びＳＭj）のうちの最小の値として
計算する：
【数６】
【００２５】よって、時刻ｎにおける状態ｋへの遷移に
係る２つの可能な状態規準のうちの最小値、すなわち式
（４）によって与えられているように（ＳＭi＋Ｂ
Ｍi,k）と（ＳＭj＋ＢＭj、k）のうちの最小値、の選択
は、２つの直前の状態規準ＳＭi及びＳＭjのうちの最小
値を計算して、対応する分岐規準を加算することによっ
て実現され得る。この場合には、検出器は、分岐規準値
の対応する直前の状態規準値（ＳＭj及びＳＭk）への加
算の完了を待つ必要がない。なぜなら、ＢＭi,kはあら
ゆるｎの値に関してＢＭj,k（ＢＭkと定義される）と等
価であるからである。それゆえ、検出器は、式（５）に
定義されているように、式（４）の再帰的操作を実行す
る：
係る２つの可能な状態規準のうちの最小値、すなわち式
（４）によって与えられているように（ＳＭi＋Ｂ
Ｍi,k）と（ＳＭj＋ＢＭj、k）のうちの最小値、の選択
は、２つの直前の状態規準ＳＭi及びＳＭjのうちの最小
値を計算して、対応する分岐規準を加算することによっ
て実現され得る。この場合には、検出器は、分岐規準値
の対応する直前の状態規準値（ＳＭj及びＳＭk）への加
算の完了を待つ必要がない。なぜなら、ＢＭi,kはあら
ゆるｎの値に関してＢＭj,k（ＢＭkと定義される）と等
価であるからである。それゆえ、検出器は、式（５）に
定義されているように、式（４）の再帰的操作を実行す
る：
【数７】
【００２６】例えば、図５の右側にあるように現時点の
状態が“００”の場合には、直前の状態“００”及び
“１０”からの２つの経路５０２は、各々同一の分岐規
準及び０という理想チャネル出力サンプル信号値を有し
ている。一般に、図５に示された二重状態トレリスアー
キテクチャに関しては、各状態“ｋ1”に関して、同一
の直前の状態“ｉ”及び“ｊ”を有する関連した状態
“ｋ2”が存在する。これらの状態においてなされる決
定は同一である。なぜなら、それぞれが同一の直前の状
態規準を比較するからである。同様の関係が、他の現時
点の状態に関しても成り立つ。なぜなら、二重状態トレ
リスに関しては、時刻ｎ−１における最古直前入力値
は、それぞれの状態に関する現時点の状態遷移に係る分
岐規準の計算に寄与しないからである。従って、２N個
の決定が二重状態トレリス構造内に存在し、このため、
経路メモリ３０９（図２）のメモリ幅として２Nが必要
とされる。
状態が“００”の場合には、直前の状態“００”及び
“１０”からの２つの経路５０２は、各々同一の分岐規
準及び０という理想チャネル出力サンプル信号値を有し
ている。一般に、図５に示された二重状態トレリスアー
キテクチャに関しては、各状態“ｋ1”に関して、同一
の直前の状態“ｉ”及び“ｊ”を有する関連した状態
“ｋ2”が存在する。これらの状態においてなされる決
定は同一である。なぜなら、それぞれが同一の直前の状
態規準を比較するからである。同様の関係が、他の現時
点の状態に関しても成り立つ。なぜなら、二重状態トレ
リスに関しては、時刻ｎ−１における最古直前入力値
は、それぞれの状態に関する現時点の状態遷移に係る分
岐規準の計算に寄与しないからである。従って、２N個
の決定が二重状態トレリス構造内に存在し、このため、
経路メモリ３０９（図２）のメモリ幅として２Nが必要
とされる。
【００２７】現時点の状態におけるＶＡの“選択”操作
が現時点の状態“００”への移行を決定して、直前の状
態“００”からの経路ではなく直前の状態“１０”から
の経路を選択する場合には、選択操作に係る同一の経路
決定が現時点の状態“０１”に関してもなされる。現時
点の状態“１０”及び“１１”よりなる状態対５０３に
関しても、同一の操作が存在する。従って、例えば状態
対５０３及び５０４等の、二重状態構造における状態対
は、ＡＣＳの選択操作に関して同一の決定を共有すると
いう特徴を有している。本発明に従って二重状態アーキ
テクチャをもちいることにより、式（５）の“比較”操
作は、式（５）の“加算”操作と同時にある回路によっ
て実行される。当業者には明らかであるが、二重状態ト
レリスダイアグラムの特徴は、さらに拡張され得る。
が現時点の状態“００”への移行を決定して、直前の状
態“００”からの経路ではなく直前の状態“１０”から
の経路を選択する場合には、選択操作に係る同一の経路
決定が現時点の状態“０１”に関してもなされる。現時
点の状態“１０”及び“１１”よりなる状態対５０３に
関しても、同一の操作が存在する。従って、例えば状態
対５０３及び５０４等の、二重状態構造における状態対
は、ＡＣＳの選択操作に関して同一の決定を共有すると
いう特徴を有している。本発明に従って二重状態アーキ
テクチャをもちいることにより、式（５）の“比較”操
作は、式（５）の“加算”操作と同時にある回路によっ
て実行される。当業者には明らかであるが、二重状態ト
レリスダイアグラムの特徴は、さらに拡張され得る。
【００２８】加算／比較／選択（ＡＣＳ）回路 図６は、式（５）の操作をインプリメントする、本発明
に従ったＡＣＳ回路例を示している。以下、その動作が
記述される。ＡＣＳ回路６０２は、加算器６１０及び６
１２，比較器６１４、及び比較器６１４の出力信号によ
って制御される２対１マルチプレクサである選択回路６
１６を有している。図６のＡＣＳ回路例における信号シ
ーケンスが、図５に示された例に関して記述される。こ
こでは、状態ｋの更新された状態規準ＳＭkが計算され
る。
に従ったＡＣＳ回路例を示している。以下、その動作が
記述される。ＡＣＳ回路６０２は、加算器６１０及び６
１２，比較器６１４、及び比較器６１４の出力信号によ
って制御される２対１マルチプレクサである選択回路６
１６を有している。図６のＡＣＳ回路例における信号シ
ーケンスが、図５に示された例に関して記述される。こ
こでは、状態ｋの更新された状態規準ＳＭkが計算され
る。
【００２９】図６に示されているように、加算器６１０
は、ｉ番目の状態の状態規準ＳＭiと関連する分岐規準
ＢＭi,k＝ＢＭj,kを受信して組み合わせて第一の更新さ
れた状態規準を生成し、加算器６１２は、ｊ番目の状態
の状態規準ＳＭjと関連する分岐規準ＢＭj,k＝ＢＭj,k
を受信して組み合わせて第二の更新された状態規準を生
成する。状態規準値ＳＭi及びＳＭjは比較器６１４にお
いて比較され、いずれの状態規準値が最小値であるかを
示す最小表示信号Ｄkが生成される。更新された第一及
び第二状態規準値及び最小表示信号Ｄkは選択回路６１
６へ供給され、最小表示信号Ｄkに対応する、第一及び
第二更新済み状態規準値のうちの最小のものが新たな状
態規準値ＳＭkとして生成される。
は、ｉ番目の状態の状態規準ＳＭiと関連する分岐規準
ＢＭi,k＝ＢＭj,kを受信して組み合わせて第一の更新さ
れた状態規準を生成し、加算器６１２は、ｊ番目の状態
の状態規準ＳＭjと関連する分岐規準ＢＭj,k＝ＢＭj,k
を受信して組み合わせて第二の更新された状態規準を生
成する。状態規準値ＳＭi及びＳＭjは比較器６１４にお
いて比較され、いずれの状態規準値が最小値であるかを
示す最小表示信号Ｄkが生成される。更新された第一及
び第二状態規準値及び最小表示信号Ｄkは選択回路６１
６へ供給され、最小表示信号Ｄkに対応する、第一及び
第二更新済み状態規準値のうちの最小のものが新たな状
態規準値ＳＭkとして生成される。
【００３０】しかしながら、各状態“ｋ1”に対して、
同一の始状態“ｉ”及び“ｋ”を有する関連した状態
“ｋ2”が存在するため、図５の二重状態トレリスアー
キテクチャは、図６に示されたＡＣＳ回路に対して回路
素子の数を低減できるような別のＡＣＳ回路が存在する
ことを示している。なぜなら、状態“ｋ1”及び“ｋ2”
に係る更新された状態規準の双方が、同一時間期間の間
に計算され得るからである。図７は、本発明の別の実施
例に従った別のＡＣＳ回路例７０２を示している。ＡＣ
Ｓ回路７０２は、加算器７１０，７１２，７１４及び７
１６、比較器７０４、及び、比較器７０４の出力信号に
よって制御される２対１マルチプレクサである選択回路
７０６及び７０８を有している。以下、図７のＡＣＳ回
路例における信号シーケンスが、図５に示された例に関
して記述される。ここでは、状態“ｋ1”及び“ｋ2”の
更新された状態規準ＳＭk1及びＳＭk2が、それぞれコン
カレントに計算される。
同一の始状態“ｉ”及び“ｋ”を有する関連した状態
“ｋ2”が存在するため、図５の二重状態トレリスアー
キテクチャは、図６に示されたＡＣＳ回路に対して回路
素子の数を低減できるような別のＡＣＳ回路が存在する
ことを示している。なぜなら、状態“ｋ1”及び“ｋ2”
に係る更新された状態規準の双方が、同一時間期間の間
に計算され得るからである。図７は、本発明の別の実施
例に従った別のＡＣＳ回路例７０２を示している。ＡＣ
Ｓ回路７０２は、加算器７１０，７１２，７１４及び７
１６、比較器７０４、及び、比較器７０４の出力信号に
よって制御される２対１マルチプレクサである選択回路
７０６及び７０８を有している。以下、図７のＡＣＳ回
路例における信号シーケンスが、図５に示された例に関
して記述される。ここでは、状態“ｋ1”及び“ｋ2”の
更新された状態規準ＳＭk1及びＳＭk2が、それぞれコン
カレントに計算される。
【００３１】図７に示されているように、加算器７１０
及び７１２は、それぞれｉ番目及びｊ番目の状態規準Ｓ
Ｍi及びＳＭjを分岐規準ＢＭi,k1＝ＢＭj,k1と組み合わ
せて、それぞれ第一及び第二の更新済み状態規準を生成
する。加算器７１４及び７１６は、それぞれｉ番目及び
ｊ番目の状態規準ＳＭi及びＳＭjを分岐規準ＢＭi,k2＝
ＢＭj,k2と組み合わせて、それぞれ第三及び第四の更新
済み状態規準を生成する。状態規準値ＳＭi及びＳＭjは
比較器７０４で比較され、いずれの状態規準値が最小値
であるかを示す最小表示信号Ｄkが生成される。更新さ
れた第一及び第二状態規準値及び最小表示信号Ｄkは選
択回路７０６へ供給され、最小表示信号Ｄkに対応す
る、第一及び第二更新済み状態規準値のうちの最小のも
のが新たな状態規準値ＳＭk1として生成される。更新さ
れた第三及び第四状態規準値及び最小表示信号Ｄkは選
択回路７０８へ供給され、最小表示信号Ｄkに対応す
る、第三及び第四更新済み状態規準値のうちの最小のも
のが新たな状態規準値ＳＭk2として生成される。
及び７１２は、それぞれｉ番目及びｊ番目の状態規準Ｓ
Ｍi及びＳＭjを分岐規準ＢＭi,k1＝ＢＭj,k1と組み合わ
せて、それぞれ第一及び第二の更新済み状態規準を生成
する。加算器７１４及び７１６は、それぞれｉ番目及び
ｊ番目の状態規準ＳＭi及びＳＭjを分岐規準ＢＭi,k2＝
ＢＭj,k2と組み合わせて、それぞれ第三及び第四の更新
済み状態規準を生成する。状態規準値ＳＭi及びＳＭjは
比較器７０４で比較され、いずれの状態規準値が最小値
であるかを示す最小表示信号Ｄkが生成される。更新さ
れた第一及び第二状態規準値及び最小表示信号Ｄkは選
択回路７０６へ供給され、最小表示信号Ｄkに対応す
る、第一及び第二更新済み状態規準値のうちの最小のも
のが新たな状態規準値ＳＭk1として生成される。更新さ
れた第三及び第四状態規準値及び最小表示信号Ｄkは選
択回路７０８へ供給され、最小表示信号Ｄkに対応す
る、第三及び第四更新済み状態規準値のうちの最小のも
のが新たな状態規準値ＳＭk2として生成される。
【００３２】例えば図４に示されているような、従来技
術に係るトレリス構造の状態規準計算に関しては、分岐
及び状態規準はトレリス内の全ての遷移に関して計算さ
れる必要がある。しかしながら、例えば図５に示されて
いるような二重状態トレリス構造における計算において
は、そのようなことは必要とされない。前述されている
ように、現時点の状態対に関しては計算操作が二重化さ
れており、二重状態トレリス構造内の遷移のわずか半分
に対して計算操作を行なうだけでよい。
術に係るトレリス構造の状態規準計算に関しては、分岐
及び状態規準はトレリス内の全ての遷移に関して計算さ
れる必要がある。しかしながら、例えば図５に示されて
いるような二重状態トレリス構造における計算において
は、そのようなことは必要とされない。前述されている
ように、現時点の状態対に関しては計算操作が二重化さ
れており、二重状態トレリス構造内の遷移のわずか半分
に対して計算操作を行なうだけでよい。
【００３３】本発明に従ったＡＣＳ回路を用いる検出回
路のインプリメンテーションに関しては、二重状態トレ
リス構造を用いることにより、図２に示されたＡＣＳ回
路と比較して、加算器、状態規準レジスタ及びマルチプ
レクサの個数が２倍になる。集積回路（ＩＣ）として実
現される場合には、これらの付加回路素子は、ＩＣチッ
プ上の検出器に関する領域をおよそ５０％増大させる。
しかしながら、検出器は通常ＩＣ回路のごくわずかの部
分しか占有していないため、この実面積の増大は多くの
通信用ＩＣアプリケーションにおいては無視し得るもの
である。しかしながら、当業者には明らかであるが、本
発明に従った二重状態構造を利用する検出器はより大き
なスループットを実現し、図２に示された従来技術に係
るＡＣＳ回路よりもおよそ３３％速いスピードを実現す
る。
路のインプリメンテーションに関しては、二重状態トレ
リス構造を用いることにより、図２に示されたＡＣＳ回
路と比較して、加算器、状態規準レジスタ及びマルチプ
レクサの個数が２倍になる。集積回路（ＩＣ）として実
現される場合には、これらの付加回路素子は、ＩＣチッ
プ上の検出器に関する領域をおよそ５０％増大させる。
しかしながら、検出器は通常ＩＣ回路のごくわずかの部
分しか占有していないため、この実面積の増大は多くの
通信用ＩＣアプリケーションにおいては無視し得るもの
である。しかしながら、当業者には明らかであるが、本
発明に従った二重状態構造を利用する検出器はより大き
なスループットを実現し、図２に示された従来技術に係
るＡＣＳ回路よりもおよそ３３％速いスピードを実現す
る。
【００３４】従来技術に係るＡＣＳ回路と本発明に係る
二重状態ＡＣＳ回路との比較図８及び９は、あるチャネ
ルに係る従来技術に係るものと本発明に係る二重状態ト
レリス構造とを比較する図である。図８は、二進１＋Ｄ
チャネルにおいてビタビアルゴリズムを用いる従来技術
に係る検出器に関する通常のトレリス構造を示してい
る。図９は、二進１＋Ｄ＋０＊Ｄ2チャネルにおいてビ
タビアルゴリズムを用いる検出器に関する本発明に従っ
た二重状態トレリス構造を示している。受信されたチャ
ネル出力サンプル信号ｙnは、各時刻ｎ（ｎ＝１，
２，．．．，５）において与えられている。図８及び９
に示されたチャネル例に関しては、各経路要素に隣接し
て与えられている分岐規準
二重状態ＡＣＳ回路との比較図８及び９は、あるチャネ
ルに係る従来技術に係るものと本発明に係る二重状態ト
レリス構造とを比較する図である。図８は、二進１＋Ｄ
チャネルにおいてビタビアルゴリズムを用いる従来技術
に係る検出器に関する通常のトレリス構造を示してい
る。図９は、二進１＋Ｄ＋０＊Ｄ2チャネルにおいてビ
タビアルゴリズムを用いる検出器に関する本発明に従っ
た二重状態トレリス構造を示している。受信されたチャ
ネル出力サンプル信号ｙnは、各時刻ｎ（ｎ＝１，
２，．．．，５）において与えられている。図８及び９
に示されたチャネル例に関しては、各経路要素に隣接し
て与えられている分岐規準
【数８】 は、正規化された式（６）
【数９】 に従って計算される。ここで、
【数１０】 はチャネル出力値の理想値である。図８及び９におい
て、実線は残存経路を示し、点線はシンボル決定まで保
持される経路を示し、波線は破棄された経路を示してい
る。
て、実線は残存経路を示し、点線はシンボル決定まで保
持される経路を示し、波線は破棄された経路を示してい
る。
【００３５】残存経路要素規準値を比較すると、図８及
び９に示された経路決定プロセスは同値であることが理
解される。しかしながら、図８の従来技術に係るトレリ
ス構造と図９の二重状態トレリス構造とを比較すると、
レイテンシが付加されていることが示される。例えば、
時刻ｎ＝４において、従来技術に係るトレリス構造は規
準−１．３を有する経路を規準−０．７７５を有する経
路と比較して選択する選択決定操作が含まれているが、
本発明に従った二重状態トレリス構造を用いる検出器は
同一の決定を時刻ｎ＝５において行なっている。このレ
イテンシは修正され得るものである。なぜなら、現時点
でのサンプル信号値に係る知見は決定には必要ではない
からである。さらに、初期状態、ｎ＝０、における二重
状態トレリス構造は任意の決定から始まるため、これも
無視することが可能である。
び９に示された経路決定プロセスは同値であることが理
解される。しかしながら、図８の従来技術に係るトレリ
ス構造と図９の二重状態トレリス構造とを比較すると、
レイテンシが付加されていることが示される。例えば、
時刻ｎ＝４において、従来技術に係るトレリス構造は規
準−１．３を有する経路を規準−０．７７５を有する経
路と比較して選択する選択決定操作が含まれているが、
本発明に従った二重状態トレリス構造を用いる検出器は
同一の決定を時刻ｎ＝５において行なっている。このレ
イテンシは修正され得るものである。なぜなら、現時点
でのサンプル信号値に係る知見は決定には必要ではない
からである。さらに、初期状態、ｎ＝０、における二重
状態トレリス構造は任意の決定から始まるため、これも
無視することが可能である。
【００３６】以上の説明は、本発明の一実施例に関する
もので，この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
もので，この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【００３７】
【発明の効果】以上述べたごとく、本発明によれば、ビ
タビアルゴリズムあるいは同様のアルゴリズムを用いる
検出器のＡＣＳ（加算／比較／選択）回路のスピードを
増加させる、新たな状態規準更新構造及びその実現方法
が提供される。
タビアルゴリズムあるいは同様のアルゴリズムを用いる
検出器のＡＣＳ（加算／比較／選択）回路のスピードを
増加させる、新たな状態規準更新構造及びその実現方法
が提供される。
【図１】 ビタビ（Viterbi）アルゴリズムのｉ(m)番目
の状態からｋ番目の状態への遷移に係る、従来技術に係
る状態規準更新操作を模式的に示す図。
の状態からｋ番目の状態への遷移に係る、従来技術に係
る状態規準更新操作を模式的に示す図。
【図２】 図１に示された状態規準更新を計算する、従
来技術に係る加算／比較／選択回路を模式的に示す図。
来技術に係る加算／比較／選択回路を模式的に示す図。
【図３】 本発明の一実施例を用いたビタビアルゴリズ
ムベースの検出器を模式的に示すブロック図。
ムベースの検出器を模式的に示すブロック図。
【図４】 チャネル応答多項式Ｈ（Ｄ）が１＋Ｄに等し
い場合の、従来技術に係る２状態トレリス構造を模式的
に示す図。
い場合の、従来技術に係る２状態トレリス構造を模式的
に示す図。
【図５】 チャネル応答多項式Ｈ（Ｄ）が１＋Ｄ＋０＊
Ｄ2の場合の、本発明の一実施例に従った二重状態トレ
リス構造を模式的に示す図。
Ｄ2の場合の、本発明の一実施例に従った二重状態トレ
リス構造を模式的に示す図。
【図６】 本発明に従った加算／比較／選択回路を模式
的に示す図。
的に示す図。
【図７】 本発明の別の実施例に従った加算／比較／選
択回路を模式的に示す図。
択回路を模式的に示す図。
【図８】 二進１＋Ｄチャネルにおいてビタビアルゴリ
ズムを用いる、従来技術に係るデコーダに係る２状態ト
レリス構造を模式的に示す図。
ズムを用いる、従来技術に係るデコーダに係る２状態ト
レリス構造を模式的に示す図。
【図９】 二進１＋Ｄ＋０＊Ｄ2においてビタビアルゴ
リズムを用いる、本発明に従って用いられる二重状態ト
レリス構造を模式的に示す図。
リズムを用いる、本発明に従って用いられる二重状態ト
レリス構造を模式的に示す図。
２０２ 従来技術に係る加算／比較／選択回路 ２１０、２１２ 加算器 ２１４ 比較器 ２１６ ２対１マルチプレクサ ３００ 検出システム ３０２ 分岐規準計算プロセッサ ３０４ 正規化プロセッサ ３０６ ＡＣＳプロセッサ ３０８ 状態規準メモリ ３０９ 経路メモリ ３１０ 最尤決定プロセッサ ３１２ シンボルデコーダ ３２０ 磁気媒体読み出しデバイス ３２２ 有限インパルス応答フィルタ ３２４ サンプリングプロセッサ ３２６ ヘッド ３２８ 磁気媒体 ６０２ ＡＣＳ回路 ６１０、６１２ 加算器 ６１４ 比較器 ６１６ ２対１マルチプレクサ ７０２ ＡＣＳ回路 ７１０、７１２、７１４、７１６ 加算器 ７０４ 比較器 ７０６、７０８ ２対１マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊ ｅｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジェフリー リー ソンタッグ アメリカ合衆国，18104 ペンシルヴァ ニア，アレンタウン，ホープウェル ド ライブ 327 (56)参考文献 特開 平７−245567（ＪＰ，Ａ) 特開 平７−321671（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06F 11/10 330
Claims (15)
- 【請求項１】 加算／比較／選択（ＡＣＳ）回路を有す
る集積回路において、前記ＡＣＳ回路は、各々対応する
直前の状態規準値を有する直前の状態の組から現時点の
状態に係る現時点の状態規準値を生成する目的でＡＣＳ
機能を実行し、前記ＡＣＳ回路が、 前記直前の状態の組に係るそれぞれの直前の状態規準値
のうちの対応するものを受信する複数個の組み合わせ回
路；ここで、前記複数個の組み合わせ回路の各々は、対
応する前記直前の状態規準値を前記直前の状態の組のう
ちの対応するものと前記現時点の状態との間の遷移に関
して規定された対応する分岐基準値と組み合わせて対応
する更新された状態規準値を生成する；この際、各分岐
基準値は互いに等価である； 前記直前の状態の組に係る前記直前の状態基準値の各々
を比較して最小値である直前の状態規準値のうちの一つ
を決定しそれに対応する選択信号を生成する比較回路及
び前記選択信号に応答して、前記現時点での状態規準値
として、前記複数個の組み合わせ回路のうちの前記直前
の状態規準値の最小値を受信した前記一つの組み合わせ
回路によって生成された対応する更新された状態規準値
を選択するマルチプレクサを備え、 現時点及び直前の状態はトレリス構造の一部の状態であ
り、トレリス構造の状態のシーケンスは、シンボルに対
して可能な値の数によって決定される遷移毎の、データ
と可能な状態の数とを示す受信信号のシーケンスに対応
しており、 前記ＡＣＳ回路は、トレリス構造の可能な状態の数の増
加から生ずる二重状態トレリス構造をインプリメントす
るよう形成されていることを特徴とする加算／比較／選
択回路。 - 【請求項２】 前記複数個の組み合わせ回路が第一加算
回路及び第二加算回路であり、前記直前の状態の組が第
一直前状態及び第二直前状態を含んでおり、前記第一加
算回路が前記第一直前状態に対応する前記直前状態規準
値と前記分岐規準値とを組み合わせ、前記第二加算回路
が前記第二直前状態に対応する前記直前状態規準値と前
記分岐規準値とを組み合わせ、前記比較器が前記第一直
前状態及び第二直前状態に係る前記それぞれの直前状態
規準値を比較して前記最小直前状態規準値を検出し、及
び、前記マルチプレクサが、前記最小値であると決定さ
れた対応する前記直前状態規準値を受信して、前記第一
及び第二加算回路の対応するものによって生成された前
記更新された直前の状態規準値の一方を選択することを
特徴とする請求項第１項に記載の加算／比較／選択回
路。 - 【請求項３】 前記現時点の状態が第一現在状態及び第
二現在状態のうちのいずれかであり、前記ＡＣＳ回路が
前記第一及び第二現在状態のそれぞれに対応する状態規
準値を生成し、前記複数個の組み合わせ回路が、さら
に、組み合わせ回路の第一の組及び組み合わせ回路の第
二の組を有しており、組み合わせ回路の前記第一の組の
うちの各々が前記直前の状態規準値の各々を対応する第
一分岐規準値を組み合わせて対応する第一更新済み状態
規準値を生成し、前記第一分岐規準値は各々前記それぞ
れの直前の状態と前記第一現在状態との間で定義されて
いて各々互いに等価であり、組み合わせ回路の前記第二
の組のうちの各々が前記直前の状態規準値の各々を対応
する第二分岐規準値を組み合わせて対応する第二更新済
み状態規準値を生成し、前記第二分岐規準値は各々前記
それぞれの直前の状態と前記第二現在状態との間で定義
されていて各々互いに等価であり；及び、前記マルチプ
レクサが、前記選択信号に応答して、それぞれ第一及び
第二現在状態規準値を選択し、それぞれが前記最小直前
状態規準値を受信する前記複数個の組み合わせ回路のう
ちの対応するものによって生成された第一更新済み状態
規準値及び第二更新済み状態規準値であること；を特徴
とする請求項第１項に記載の加算／比較／選択回路。 - 【請求項４】 前記組み合わせ回路の前記第一の組が第
一直前状態規準値を受信する第一加算回路及び第二直前
状態規準値を受信する第二加算回路であり、前記組み合
わせ回路の前記第二の組が前記第二直前状態規準値を受
信する第三加算回路及び前記第一直前状態規準値を受信
する第四加算回路であり、前記第一加算回路及び第二加
算回路が各々第一及び第二直前状態規準値のそれぞれ対
応するものを前記第一及び第二直前状態から前記第一現
在状態への前記遷移に係る各々の分岐規準値と組み合わ
せ、前記第三加算回路及び第四加算回路が各々第一及び
第二直前状態規準値のそれぞれ対応するものを前記第一
及び第二直前状態から前記第二現在状態への前記遷移に
係る各々の分岐規準値と組み合わせ；前記比較回路が前
記第一直前状態規準値と前記第二直前状態規準値とを比
較し；及び、前記マルチプレクサが、前記第一及び第二
加算回路の対応する前記第一更新済み状態規準値を受信
する第一マルチプレクサ及び前記第三及び第四加算回路
の対応する前記第二更新済み状態規準値を受信する第二
マルチプレクサを有しており；前記第一マルチプレクサ
が前記最小直前状態規準値を受信する前記第一及び第二
加算回路のうちの一つに対応する前記第一更新済み状態
規準値を前記第一現在状態規準値として選択し、前記第
二マルチプレクサが前記最小直前状態規準値を受信する
前記第三及び第四加算回路のうちの一つに対応する前記
第二更新済み状態規準値を前記第二現在状態規準値とし
て選択すること；を特徴とする請求項第３項に記載の加
算／比較／選択回路。 - 【請求項５】前記ＡＣＳ回路がチャネル出力サンプル信
号を受信するシーケンス検出回路に含まれており、チャ
ネル出力信号の各々がシンボルから導出されており、チ
ャネル出力サンプル信号シーケンスにおける連続した対
が直前及び現在状態の組の連続した対によって特徴づけ
られており、前記シーケンス検出回路が、さらに、 所定の時間期間内に受信されたチャネル出力サンプル信
号シーケンスの一部分のうちの受信された一つのチャネ
ル出力サンプル信号に基づいて対応する各々の直前状態
から前記現在状態への各々の遷移に係る前記分岐規準値
を計算する分岐規準計算手段；前記直前状態の前記連続
する組のうちの各々の直前状態に係るそれぞれの直前状
態規準値をストアする状態規準メモリ；複数個の経路選
択をストアする経路メモリ；ここで、各々の状態選択は
前記選択信号に対応する前記直前状態と前記現在状態の
組の連続した対間で再帰的に定義されている；及び、 前記受信された一チャネル出力サンプル信号より前に受
信されたチャネル出力サンプル信号シーケンスの前記一
部におけるそれ以前のチャネル出力サンプル信号に対応
するデータシンボル値を検出する検出手段；ここで、当
該検出手段は、現在状態に対応する前記受信された一チ
ャネル出力サンプル信号に関して決定された経路選択に
おいて終了する複数個の経路選択よりなるシーケンスに
基づいて前記データシンボル値を検出する；を有するこ
とを特徴とする請求項第１項に記載の加算／比較／選択
回路。 - 【請求項６】 前記シーケンス検出回路が、時期記録チ
ャネルから変調符号化済みデータを受信し当該変調符号
化済みデータを復調して受信されたチャネル出力サンプ
ル信号シーケンスを生成する磁気媒体読み取りデバイス
に含まれていることを特徴とする請求項第５項に記載の
加算／比較／選択回路。 - 【請求項７】 前記ＡＣＳ回路が、通信チャネルから変
調済み符号化データを受信する通信レシーバのデコーダ
に含まれており、当該通信レシーバが前記変調済み符号
化データを復調して前記受信されたチャネル出力サンプ
ル信号として符号化済みデータを生成し、前記エンコー
ドされたデータが前記シンボルシーケンスとして畳み込
み符号化されたものであり、前記ＡＣＳ回路が当該畳み
込み符号化による符号化済みデータをデコードすること
を特徴とする請求項第５項に記載の加算／比較／選択回
路。 - 【請求項８】 前記二重状態トレリス構造が状態トレリ
ス構造に関連するものであり、当該状態トレリス構造が
現在状態を含みかつ対応する数の状態遷移を有する状態
の組から導出されたものであり、前記二重状態トレリス
構造が、前記状態トレリス構造の前記状態の組の各々の
状態に係る対応する状態遷移の個数と等価な数の、前記
現在状態に係る状態遷移を有しているという点で前記状
態トレリス構造に関連していることを特徴とする請求項
第１項に記載の加算／比較／選択回路。 - 【請求項９】 前記二重状態トレリス構造の前記受信さ
れたチャネル出力サンプル信号シーケンスが、チャネル
長メモリＮを有し、Ｈ（Ｄ）＝ｈ0＋ｈ1Ｄ＋．．．＋ｈ
NＤNと規定されるチャネル応答多項式；ここで、ｈNは
０である；によって表現されることを特徴とする請求項
第８項に記載の加算／比較／選択回路。 - 【請求項１０】 前記二重状態トレリス構造が各シンボ
ルが二進値を表わすようにインプリメントされており、
Ｈ（Ｄ）＝ｈ0＋ｈ1Ｄ＋．．．＋ｈN-1ＤN-1と規定され
るチャネル応答多項式を有する前記状態トレリス構造に
おけるある個数の前記状態の組が、Ｈ（Ｄ）＝ｈ0＋ｈ1
Ｄ＋．．．＋ｈN-1ＤN-1＋０ＤNと規定されるチャネル
応答多項式を有する二重状態トレリス構造を構成するよ
うに増加させられていることを特徴とする請求項第９項
に記載の加算／比較／選択回路。 - 【請求項１１】 分岐規準計算器を有する最尤（Maximu
m Likelihodd）シーケンス検出器において、前記分岐規
準計算器は直前の状態の組の各々から現在状態への各々
の遷移に係る対応する分岐規準値（ＢＭk）をチャネル
出力ｓなんぷる信号シーケンスの受信されたチャネル出
力サンプル信号に基づいて計算し、前記直前状態の前記
組の各々が対応する直前状態規準値（ＳＭt）を有して
おり；ここで、ｋ及びｔは整数である；前記検出器が、 前記現在状態ｋに係る現在状態分岐規準値（ＳＭk）を
生成する加算／比較／選択（ＡＣＳ）機能を実行する回
路；ここで、当該回路は前記直前状態の前記組に係る二
重状態トレリス構造をインプリメントし、当該二重状態
トレリス構造が前記現在状態ｋへの遷移を行なう前記直
前状態の前記組のうちのＭ個の直前状態よりなる少なく
とも一つの組に関して前記現在状態ｋへの当該対応する
遷移の各々が対応する互いに等価な分岐規準値ＢＭkを
有するように定義されている；ここでＭは整数である；
を有しており、当該回路が、 【数１】 を計算するプロセッサを有していることを特徴とする最
尤シーケンス検出器。 - 【請求項１２】 前記二重状態トレリス構造がＭ＝２で
あるような二進の場合に関して定義されており、かつ、
前記現在状態ｋがＸ個の現在状態のうちの一つであって
当該Ｘ個の現在状態のうちの第一の対のうちの各々が前
記Ｍ個の直前状態の前記一つの組に係る対応する互いに
等価な分岐規準値を有しており、前記Ｘ個の現在状態の
うちの第二の対のうちの各々が前記Ｍ個の直前状態より
なる前記一つの組を含まない前記Ｍ個の直前状態よりな
る別の組に係る対応する分岐規準値を有しており、当該
第二の対に係る当該対応する分岐規準値が互いに等価で
あることを特徴とする請求項第１１項に記載の最尤シー
ケンス検出器。 - 【請求項１３】 前記プロセッサが、前記Ｘ個の現在状
態のうちの少なくとも前記第一及び第二の対に関しては
並列に前記Ｘ個の現在状態の対応する現在状態規準値の
各々を計算することを特徴とする請求項第１２項に記載
の最尤シーケンス検出器。 - 【請求項１４】 加算／比較／選択（ＡＣＳ）機能を実
行して各々対応する直前状態規準値を有する直前状態の
組から現在状態に係る現在状態規準値を生成する方法に
おいて、当該方法が、 ａ）前記直前状態の前記組に係る対応する前記直前状態
規準値の各々を前記直前状態の前記組のうちの対応する
ものから前記現在状態への遷移に関して規定された対応
する分岐規準値と組み合わせる段階；このことによっ
て、対応する更新済み状態規準値が生成される；ここ
で、前記各分岐規準値は互いに等価である； ｂ）最小値である一つの前記直前状態規準値を決定する
目的で前記直前状態の前記組に係る前記直前状態規準値
の各々を比較する段階； ｃ）最小値である前記一つの直前状態規準値に対応する
選択信号を生成する段階；及び ｄ）前記選択信号に応答して、前記最小直前状態規準値
と前記対応する分岐規準値との組み合わせから生成され
た対応する前記更新済み状態規準値を前記現在状態規準
値として選択する段階を備え、 現時点及び直前の状態はトレリス構造の一部の状態であ
り、トレリス構造の状態のシーケンスは、シンボルに対
して可能な値の数によって決定される遷移毎の、データ
と可能な状態の数とを示す受信信号のシーケンスに対応
しており、 前記ＡＣＳ機能は、トレリス構造の可能な状態の数の増
加から生ずる二重状態トレリス構造をインプリメントす
ることを特徴とする加算／比較／選択機能実行方法。 - 【請求項１５】 各々対応する直前状態規準値（Ｓ
Ｍt）を有する直前状態の組から現在状態ｋに係る現在
状態規準値を生成する目的で加算／比較／選択機能を実
行する方法において；ここで、ｋ及びｔは整数である；
当該方法が、 ａ）チャネル出力サンプル信号シーケンスよりなる受信
されたチャネル出力サンプル信号に基づいて前記直前状
態の前記組の各々から前記現在状態ｋへの各々の遷移に
係る対応する分岐規準値（ＢＭk）を計算する段階； ｂ）前記直前状態の前記組に係る二重状態トレリス構造
をインプリメントする段階；ここで、当該二重状態トレ
リス構造は、前記現在状態ｋへの遷移を行なう前記直前
状態の前記組のうちのＭ個の直前状態よりなる組に関し
て、前記現在状態ｋへの前記対応する遷移の各々が互い
に等価な対応する分岐規準値ＢＭkを有するように規定
されている；及び、 ｃ）前記現在状態規準値（ＳＭk）を 【数２】 として計算する段階；を有することを特徴とする加算／
比較／選択機能実行方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/049158 | 1998-03-26 | ||
| US09/049,158 US6148431A (en) | 1998-03-26 | 1998-03-26 | Add compare select circuit and method implementing a viterbi algorithm |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355152A JPH11355152A (ja) | 1999-12-24 |
| JP3261109B2 true JP3261109B2 (ja) | 2002-02-25 |
Family
ID=21958327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08388699A Expired - Fee Related JP3261109B2 (ja) | 1998-03-26 | 1999-03-26 | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6148431A (ja) |
| JP (1) | JP3261109B2 (ja) |
| KR (1) | KR19990078237A (ja) |
| TW (1) | TW436682B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG73483A1 (en) * | 1997-12-04 | 2000-06-20 | Motorola Inc | Method and apparatus for maximum likelihood sequence detection |
| JP4324276B2 (ja) | 1998-06-03 | 2009-09-02 | 株式会社日立グローバルストレージテクノロジーズ | 磁気ディスク誤り訂正方法及び装置 |
| US6304618B1 (en) * | 1998-08-31 | 2001-10-16 | Ericsson Inc. | Methods and systems for reducing co-channel interference using multiple timings for a received signal |
| JP3700818B2 (ja) * | 1999-01-21 | 2005-09-28 | Ｎｅｃエンジニアリング株式会社 | 誤り訂正回路 |
| US6333954B1 (en) * | 1999-10-21 | 2001-12-25 | Qualcomm Incorporated | High-speed ACS for Viterbi decoder implementations |
| AU3360401A (en) * | 1999-12-29 | 2001-07-16 | Systemonic Ag | Device and method for control of the data stream |
| DE10010238C2 (de) * | 2000-03-02 | 2003-12-18 | Infineon Technologies Ag | Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer |
| US20020031195A1 (en) * | 2000-09-08 | 2002-03-14 | Hooman Honary | Method and apparatus for constellation decoder |
| US6697204B2 (en) | 2001-05-25 | 2004-02-24 | Infineon Technologies Ag | Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive |
| US6661590B2 (en) | 2001-05-25 | 2003-12-09 | Infineon Technologies Ag | Efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply |
| US6848074B2 (en) | 2001-06-21 | 2005-01-25 | Arc International | Method and apparatus for implementing a single cycle operation in a data processing system |
| US6788482B2 (en) | 2001-06-29 | 2004-09-07 | Infineon Technologies Ag | Method and apparatus for Viterbi detector state metric re-normalization |
| US6809894B2 (en) | 2001-06-29 | 2004-10-26 | Infineon Technologies Ag | Method and apparatus for handling end of data processing in a data storage device |
| AUPR679201A0 (en) * | 2001-08-03 | 2001-08-30 | Lucent Technologies Inc. | Path metric normalization of add-compare-select processing |
| US7020830B2 (en) * | 2001-12-24 | 2006-03-28 | Agere Systems Inc. | High speed add-compare-select operations for use in viterbi decoders |
| US7127667B2 (en) * | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
| US6889154B2 (en) * | 2002-04-18 | 2005-05-03 | Infineon Technologies Ag | Method and apparatus for calibrating data-dependent noise prediction |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| FI20021656A0 (fi) * | 2002-09-16 | 2002-09-16 | Nokia Corp | Menetelmä ja järjestely dekoodauksen suorittamiseksi |
| CN100454764C (zh) * | 2002-10-30 | 2009-01-21 | 联发科技股份有限公司 | 存活路径存储器电路及使用该电路的维特比解码器 |
| US7020831B2 (en) * | 2002-12-13 | 2006-03-28 | Broadcom Corporation | Pipelined add-compare-select circuits and methods, and applications thereof |
| US7248637B2 (en) * | 2003-06-11 | 2007-07-24 | Advanced Micro Devices, Inc. | Viterbi decoder utilizing partial backtracing |
| US20080109709A1 (en) * | 2003-08-19 | 2008-05-08 | Chao Cheng | Hardware-Efficient, Low-Latency Architectures for High Throughput Viterbi Decoders |
| US7173784B2 (en) * | 2003-10-10 | 2007-02-06 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing data dependent detection in a data read channel |
| KR100771601B1 (ko) * | 2004-12-22 | 2007-10-31 | 엘지전자 주식회사 | 비터비 복호기를 포함한 디지털 멀티미디어 방송 수신장치 |
| US7679853B2 (en) * | 2005-12-28 | 2010-03-16 | Agere Systems Inc. | Detection of signal disturbance in a partial response channel |
| US8687746B2 (en) * | 2010-05-27 | 2014-04-01 | Qualcomm Incorporated | SMU architecture for turbo decoder |
| US9705531B2 (en) * | 2015-02-18 | 2017-07-11 | eTopus Technology Inc. | Multi mode viterbi decoder |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173930A (ja) * | 1984-02-20 | 1985-09-07 | Fujitsu Ltd | パイプライン処理ビタビ復号器 |
| US4583078A (en) * | 1984-11-13 | 1986-04-15 | Communications Satellite Corporation | Serial Viterbi decoder |
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
| US5068859A (en) * | 1989-06-19 | 1991-11-26 | California Institute Of Technology | Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph |
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
| US5027374A (en) * | 1990-03-26 | 1991-06-25 | Motorola, Inc. | Bit serial Viterbi decoder add/compare/select array |
| US5594742A (en) * | 1990-12-20 | 1997-01-14 | Communications Satellite Corporation | Bidirectional trellis coding |
| US5418795A (en) * | 1991-09-13 | 1995-05-23 | Sony Corporation | Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation |
| US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
| JPH05335972A (ja) * | 1992-05-27 | 1993-12-17 | Nec Corp | ビタビ復号器 |
| US5412669A (en) * | 1993-12-09 | 1995-05-02 | Cirrus Logic, Inc. | Add, compare and select circuit |
| US5537424A (en) * | 1994-08-12 | 1996-07-16 | International Business Machines Corporation | Matched spectral null codes with partitioned systolic trellis structures |
| JP3634082B2 (ja) * | 1996-08-29 | 2005-03-30 | 富士通株式会社 | 送信装置および受信装置 |
| GB9622540D0 (en) * | 1996-10-30 | 1997-01-08 | Discovision Ass | Trackback for viterbi decoder |
| KR100230275B1 (ko) * | 1997-02-21 | 1999-11-15 | 윤종용 | 고해상도 텔레비젼 수신기의 tcm 복호기 및 그 복호방법 |
| US5987490A (en) * | 1997-11-14 | 1999-11-16 | Lucent Technologies Inc. | Mac processor with efficient Viterbi ACS operation and automatic traceback store |
-
1998
- 1998-03-26 US US09/049,158 patent/US6148431A/en not_active Expired - Lifetime
-
1999
- 1999-03-25 KR KR1019990010205A patent/KR19990078237A/ko active IP Right Grant
- 1999-03-26 JP JP08388699A patent/JP3261109B2/ja not_active Expired - Fee Related
- 1999-05-03 TW TW088104850A patent/TW436682B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990078237A (ko) | 1999-10-25 |
| US6148431A (en) | 2000-11-14 |
| TW436682B (en) | 2001-05-28 |
| JPH11355152A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| US6597742B1 (en) | Implementing reduced-state viterbi detectors | |
| US8578254B1 (en) | Modified trace-back using soft output Viterbi algorithm (SOVA) | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| US8122327B2 (en) | Symbol-level soft output viterbi algorithm (SOVA) and a simplification on SOVA | |
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| US6606728B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| EP0653715B1 (en) | Integrated circuit comprising a coprocessor for Viterbi decoding | |
| US7263652B2 (en) | Maximum likelihood detector and/or decoder | |
| US20050094748A1 (en) | Calculating apparatus and method for use in a maximum likelihood detector and/or decoder | |
| JP3653391B2 (ja) | ビタビ検出器及びこれを用いたディジタル磁気記録再生装置 | |
| US5751734A (en) | Decoding method and apparatus using trace deletion for Viterbi algorithm | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| US20040190651A1 (en) | Decoding a signal encoded with a convolutional code | |
| US20040083252A1 (en) | Turbo decoder | |
| JP2001352256A (ja) | 復号装置及び復号方法 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3171801B2 (ja) | ビタービアルゴリズムにトレース削除方法を用いる復号化方法及びその装置 | |
| KR0140779B1 (ko) | 비터비 복호기 | |
| KR0169777B1 (ko) | 고속 비터비 복호기의 구현을 위한 정규화 방법 및 장치 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| KR0185925B1 (ko) | 비터비알고리즘에 흔적삭제방법을 이용하는 복호화방법 및 그 장치 | |
| JPH07114378B2 (ja) | ビタ−ビ復号器 | |
| JPH06303153A (ja) | ビタビ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |