JPH07114378B2 - ビタ−ビ復号器 - Google Patents
ビタ−ビ復号器Info
- Publication number
- JPH07114378B2 JPH07114378B2 JP1964186A JP1964186A JPH07114378B2 JP H07114378 B2 JPH07114378 B2 JP H07114378B2 JP 1964186 A JP1964186 A JP 1964186A JP 1964186 A JP1964186 A JP 1964186A JP H07114378 B2 JPH07114378 B2 JP H07114378B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- state
- normalization
- output
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、受信系列に最も近い伝送系列を選び出すビ
タービ復号器、特にそのメトリツク正規化手段に関する
ものである。
タービ復号器、特にそのメトリツク正規化手段に関する
ものである。
第４図は例えば論文「A.Shenoy ＆ P.Johnson;“Serial
Implementation of Viterbi Decoders",COMSAT TECHNI
CAL REVIEW Vol.13,No.2,Fall 1983,pp.315〜329」のFi
gure6に示された従来のビタービ復号器を示すブロツク
図であり、図において、（１）は送信側の畳込み符号化
器（図示していない）からの符号語を受信する入力端
子、（２）は入力端子（１）からの受信符号語を受けて
上記畳込み符号化器が取り得るすべての枝の符号語と受
信符号語との相関値を算出する枝メトリツク計算手段、
（３）は枝メトリツク計算手段（２）にて算出した枝メ
トリツクを、上記畳込み符号器が取り得る各状態毎のス
テイトメトリツク記憶手段（７）に記憶されている現在
のステイトメトリツクに各状態毎に加算し、この加算し
た新しいステイトメトリツクから各状態毎に最大値を検
出するACS（Add,Compare ＆ Select:加算，比較，選
択）手段、（４）はACS手段（３）にて検出した各状態
毎の新しいステイトメトリツクの最大値から最小メトリ
ツク記憶手段に記憶されている最小ステイトメトリツク
を減算するステイトメトリツク減算手段、（５）はステ
イトメトリツク減算手段（４）にて減算した各状態毎の
新しいステイトメトリツクの中から最小のステイトメト
リツクを選択する最小ステイトメトリツク選択手段、
（６）は最小ステイトメトリツク選択手段（５）にて選
択された最小ステイトメトリツクを記憶しておく最小ス
テイトメトリツク記憶手段、（７）はステイトメトリツ
ク減算手段（４）にて減算したステイトメトリツクを各
状態毎に記憶しておくステイトメトリツク記憶手段、
（11）はACS手段（３）において選択された最も確から
しい枝を示すパス選択情報に基づいて最尤遷移パスを判
定する最尤パス判定手段、（12）は最尤パス判定手段
（11）の出力である復号データの出力端子である。
Implementation of Viterbi Decoders",COMSAT TECHNI
CAL REVIEW Vol.13,No.2,Fall 1983,pp.315〜329」のFi
gure6に示された従来のビタービ復号器を示すブロツク
図であり、図において、（１）は送信側の畳込み符号化
器（図示していない）からの符号語を受信する入力端
子、（２）は入力端子（１）からの受信符号語を受けて
上記畳込み符号化器が取り得るすべての枝の符号語と受
信符号語との相関値を算出する枝メトリツク計算手段、
（３）は枝メトリツク計算手段（２）にて算出した枝メ
トリツクを、上記畳込み符号器が取り得る各状態毎のス
テイトメトリツク記憶手段（７）に記憶されている現在
のステイトメトリツクに各状態毎に加算し、この加算し
た新しいステイトメトリツクから各状態毎に最大値を検
出するACS（Add,Compare ＆ Select:加算，比較，選
択）手段、（４）はACS手段（３）にて検出した各状態
毎の新しいステイトメトリツクの最大値から最小メトリ
ツク記憶手段に記憶されている最小ステイトメトリツク
を減算するステイトメトリツク減算手段、（５）はステ
イトメトリツク減算手段（４）にて減算した各状態毎の
新しいステイトメトリツクの中から最小のステイトメト
リツクを選択する最小ステイトメトリツク選択手段、
（６）は最小ステイトメトリツク選択手段（５）にて選
択された最小ステイトメトリツクを記憶しておく最小ス
テイトメトリツク記憶手段、（７）はステイトメトリツ
ク減算手段（４）にて減算したステイトメトリツクを各
状態毎に記憶しておくステイトメトリツク記憶手段、
（11）はACS手段（３）において選択された最も確から
しい枝を示すパス選択情報に基づいて最尤遷移パスを判
定する最尤パス判定手段、（12）は最尤パス判定手段
（11）の出力である復号データの出力端子である。
ビタービ復号法は、デイジタル通信において誤り訂正符
号として用いられる畳込み符号の一復号法であり、米国
のA.J.Viterbiが提案したものである。その動作の詳細
については例えば論文「G.D.Forney,JR.;“The Viterbi
Algorithm",PROCEEDING OF THE IEEE,Vol.61,No3,Marc
h 1973,pp.268〜278」に記載されているが、簡単のた
め、ここでは畳込み符号化器が４ビツトのシフトレジス
タによつて構成される場合を例に取つて第７図を用いて
説明する。ビタービ復号器においては、送信された符号
語（畳込み符号）を受信する毎に受信側で畳込み符号化
器の取り得るすべての枝（第７図では16枝）の符号語を
発生し、受信した符号語との相関を取る（第７図では、
例えば、ｔ−１秒時の111という状態からｔ秒時の111と
いう状態へ遷移した枝の確からしさやｔ−１秒時の110
という状態からｔ秒時の111という状態へ遷移した枝の
確からしさなど）。この相関値を枝メトリツクと称して
いる。次に、この枝メトリツクを畳込み符号化器の取り
得る各状態（第７図では８状態）毎の記憶されている現
在のステイトメトリツク（第７図では、例えば、ｔ秒時
の111という状態の確からしさ）に加算して新しいステ
イトメトリツクを計算する。更に、この新しいステイト
メトリツクを用いて、各状態毎に最大のステイトメトリ
ツクを示す枝を選択してその枝のみを記憶し、その他の
枝は切り捨てると共に、この最大のステイトメトリツク
を各状態毎に記憶する。これらの手順がいわゆるACS（A
dd,Compare ＆ Select:加算，比較，選択）手順と呼ば
れているものであり、ビタービ復号器のACS手段と称す
る部分がこのACS手順を実行する。ところで、上述の様
にステイトメトリツクは一符号語を受信する毎に増加し
ていくため、周期的に適当な値を畳込み符号化器が取り
得るすべての状態のステイトメトリツクから減算する手
段を講じないと、ステイトメトリツクがオーバフロー
し、ビタービ復号器が正常に動作しなくなる。この様な
周期的なステイトメトリツクの減算を正規化と称してい
る。
号として用いられる畳込み符号の一復号法であり、米国
のA.J.Viterbiが提案したものである。その動作の詳細
については例えば論文「G.D.Forney,JR.;“The Viterbi
Algorithm",PROCEEDING OF THE IEEE,Vol.61,No3,Marc
h 1973,pp.268〜278」に記載されているが、簡単のた
め、ここでは畳込み符号化器が４ビツトのシフトレジス
タによつて構成される場合を例に取つて第７図を用いて
説明する。ビタービ復号器においては、送信された符号
語（畳込み符号）を受信する毎に受信側で畳込み符号化
器の取り得るすべての枝（第７図では16枝）の符号語を
発生し、受信した符号語との相関を取る（第７図では、
例えば、ｔ−１秒時の111という状態からｔ秒時の111と
いう状態へ遷移した枝の確からしさやｔ−１秒時の110
という状態からｔ秒時の111という状態へ遷移した枝の
確からしさなど）。この相関値を枝メトリツクと称して
いる。次に、この枝メトリツクを畳込み符号化器の取り
得る各状態（第７図では８状態）毎の記憶されている現
在のステイトメトリツク（第７図では、例えば、ｔ秒時
の111という状態の確からしさ）に加算して新しいステ
イトメトリツクを計算する。更に、この新しいステイト
メトリツクを用いて、各状態毎に最大のステイトメトリ
ツクを示す枝を選択してその枝のみを記憶し、その他の
枝は切り捨てると共に、この最大のステイトメトリツク
を各状態毎に記憶する。これらの手順がいわゆるACS（A
dd,Compare ＆ Select:加算，比較，選択）手順と呼ば
れているものであり、ビタービ復号器のACS手段と称す
る部分がこのACS手順を実行する。ところで、上述の様
にステイトメトリツクは一符号語を受信する毎に増加し
ていくため、周期的に適当な値を畳込み符号化器が取り
得るすべての状態のステイトメトリツクから減算する手
段を講じないと、ステイトメトリツクがオーバフロー
し、ビタービ復号器が正常に動作しなくなる。この様な
周期的なステイトメトリツクの減算を正規化と称してい
る。
次に第４図を用いてその正規化動作を説明する。まず入
力端子（１）より入力した受信符号語に対し、枝メトリ
ツク計算手段（２）により枝メトリツクが計算され、AC
S手段（３）に入力される。ACS手段（３）では、枝メト
リツクと、ステイトメトリツク記憶手段（７）から入力
される畳込み符号化器の取り得る各状態毎のステイトメ
トリツクとを用いて、前記ACS手順を実行する。その結
果得られた新しいステイトメトリツクは、ステイトメト
リツク減算手段（４）により最小ステイトメトリツクを
減算した後、再びステイトメトリツク記憶手段（７）に
記憶されて次の符号語が入力端子（１）に入力されるの
を待つ。以下、符号語が入力されるたびに上記手順を繰
り返す。ここで、ある受信符号語が入力端子（１）に入
力されて、次の受信符号語が入力されるまでの間隔を一
復号過程と呼ぶことにする。この時、メトリツクの正規
化は次の様に行なわれる。即ち前記ステイトメトリツク
減算手段（４）の出力の新しいステイトメトリツクのう
ち、１つの復号過程における最小の値が最小ステイトメ
トリツク選択手段（５）により選択されて最小ステイト
メトリツク記憶手段（６）に記憶される。次に、この記
憶された最小ステイトメトリツクが、次の復号過程にお
いてステイトメトリツク減算手段（４）により、各ステ
イトメトリツクから減算される。以下同様の手順が繰り
返される。ところで、畳込み符号化器が取り得る各状態
におけるACS手順を１つの復号過程の間に各状態毎にシ
リアルに時分割処理するような低速ビタービ復号器で
は、新しいステイトメトリツクの大小関係の比較もシリ
アルに行なえる為、最小ステイトメトリツク選択手段
（５）の実現も容易である。この様なビタービ復号器の
一例が前述のA.Shenoy ＆p.Johnsonの論文に示されてお
り、その最小ステイトメトリツク選択手段（５）を第５
図に示す。
力端子（１）より入力した受信符号語に対し、枝メトリ
ツク計算手段（２）により枝メトリツクが計算され、AC
S手段（３）に入力される。ACS手段（３）では、枝メト
リツクと、ステイトメトリツク記憶手段（７）から入力
される畳込み符号化器の取り得る各状態毎のステイトメ
トリツクとを用いて、前記ACS手順を実行する。その結
果得られた新しいステイトメトリツクは、ステイトメト
リツク減算手段（４）により最小ステイトメトリツクを
減算した後、再びステイトメトリツク記憶手段（７）に
記憶されて次の符号語が入力端子（１）に入力されるの
を待つ。以下、符号語が入力されるたびに上記手順を繰
り返す。ここで、ある受信符号語が入力端子（１）に入
力されて、次の受信符号語が入力されるまでの間隔を一
復号過程と呼ぶことにする。この時、メトリツクの正規
化は次の様に行なわれる。即ち前記ステイトメトリツク
減算手段（４）の出力の新しいステイトメトリツクのう
ち、１つの復号過程における最小の値が最小ステイトメ
トリツク選択手段（５）により選択されて最小ステイト
メトリツク記憶手段（６）に記憶される。次に、この記
憶された最小ステイトメトリツクが、次の復号過程にお
いてステイトメトリツク減算手段（４）により、各ステ
イトメトリツクから減算される。以下同様の手順が繰り
返される。ところで、畳込み符号化器が取り得る各状態
におけるACS手順を１つの復号過程の間に各状態毎にシ
リアルに時分割処理するような低速ビタービ復号器で
は、新しいステイトメトリツクの大小関係の比較もシリ
アルに行なえる為、最小ステイトメトリツク選択手段
（５）の実現も容易である。この様なビタービ復号器の
一例が前述のA.Shenoy ＆p.Johnsonの論文に示されてお
り、その最小ステイトメトリツク選択手段（５）を第５
図に示す。
図において、（51）は新しいステイトメトリツクの入力
端子、（52）は入力端子（51）より入力したステイトメ
トリツクと記憶回路（53）に記憶されているステイトメ
トリツクとを比較する比較器、（53）は比較器（52）に
て比較された新しいステイトメトリツクを記憶する記憶
回路、（54）は記憶回路（53）に記憶されている最小ス
テイトメトリツクの出力端子である。
端子、（52）は入力端子（51）より入力したステイトメ
トリツクと記憶回路（53）に記憶されているステイトメ
トリツクとを比較する比較器、（53）は比較器（52）に
て比較された新しいステイトメトリツクを記憶する記憶
回路、（54）は記憶回路（53）に記憶されている最小ス
テイトメトリツクの出力端子である。
即ち、比較器（52）は、ある復号過程においてシリアル
に新しいステイトメトリツクとそれまでに最小のステイ
トメトリツクと判定されて記憶回路（53）に記憶されて
いるステイトメトリツクとを比較し、新しいステイトメ
トリツクの方が小さい場合は記憶更新信号を記憶回路
（53）に出力して、この新しいステイトメトリツクを最
小ステイトメトリツクとして記憶回路（53）に蓄える。
一復号過程が終了した時点では、最小のステイトメトリ
ツクが記憶回路（53）に蓄えられており、次の復号過程
の開始時点でこの記憶回路（53）はリセツトされる。
に新しいステイトメトリツクとそれまでに最小のステイ
トメトリツクと判定されて記憶回路（53）に記憶されて
いるステイトメトリツクとを比較し、新しいステイトメ
トリツクの方が小さい場合は記憶更新信号を記憶回路
（53）に出力して、この新しいステイトメトリツクを最
小ステイトメトリツクとして記憶回路（53）に蓄える。
一復号過程が終了した時点では、最小のステイトメトリ
ツクが記憶回路（53）に蓄えられており、次の復号過程
の開始時点でこの記憶回路（53）はリセツトされる。
しかしながら、各状態におけるACS手順を１つの復号過
程の間に各状態毎に同時にパラレルに処理するような高
速ビタービ復号器では、最小ステイトメトリツク選択手
段（５）をトーナメント式の構成にせざるを得ない。第
６図はそのトーナメント式の最小ステイトメトリツク選
択手段（５）を示すブロツク図であり、（41）は状態数
だけある各状態毎のステイトメトリツクの入力端子、
（42）は入力端子（41）から入力されたステイトメトリ
ツクを２つずつ比較し、小さい方を選択して出力する比
較器、（43）は比較器（42）によつて選択された最小ス
テイトメトリツクを出力する出力端子である。ここで、
畳込み符号化器の拘束長が長く状態数が多い場合（例え
ばレート1/2、拘束長７の畳込み符号化器の状態数は26
＝64状態である。）には、ハードウエアの規模が大きく
なり（状態数が64個であれば、比較器（42）は127個必
要とされる。）、また回路の遅延時間も大きくなつて、
一復号過程中に処理できなくなるという問題点があつ
た。
程の間に各状態毎に同時にパラレルに処理するような高
速ビタービ復号器では、最小ステイトメトリツク選択手
段（５）をトーナメント式の構成にせざるを得ない。第
６図はそのトーナメント式の最小ステイトメトリツク選
択手段（５）を示すブロツク図であり、（41）は状態数
だけある各状態毎のステイトメトリツクの入力端子、
（42）は入力端子（41）から入力されたステイトメトリ
ツクを２つずつ比較し、小さい方を選択して出力する比
較器、（43）は比較器（42）によつて選択された最小ス
テイトメトリツクを出力する出力端子である。ここで、
畳込み符号化器の拘束長が長く状態数が多い場合（例え
ばレート1/2、拘束長７の畳込み符号化器の状態数は26
＝64状態である。）には、ハードウエアの規模が大きく
なり（状態数が64個であれば、比較器（42）は127個必
要とされる。）、また回路の遅延時間も大きくなつて、
一復号過程中に処理できなくなるという問題点があつ
た。
また、ビタービ復号器の最大動作速度は、ACS手段
（３）に枝メトリツクが入力されてから新しいステイト
メトリツクがステイトメトリツク記憶手段（７）に記憶
される間に要する時間でも制限される。しかしながら第
４図に示した従来のビタービ復号器では、ステイトメト
リツク減算手段（４）はACS手段（３）とステイトメト
リツク記憶手段（７）の間に挿入されているので、その
遅延時間によりビタービ復号器の動作速度が制限される
という問題点があつた。この問題は、ACS手順をシリア
ルに処理する場合も、同時にパラレルに処理する場合も
同様である。更に、ACS手順をパラレルに処理する場合
には、ステイトメトリツク減算手段（４）も状態数だけ
必要となり、ハードウエア規模が大きくなるなどの欠点
もあつた。
（３）に枝メトリツクが入力されてから新しいステイト
メトリツクがステイトメトリツク記憶手段（７）に記憶
される間に要する時間でも制限される。しかしながら第
４図に示した従来のビタービ復号器では、ステイトメト
リツク減算手段（４）はACS手段（３）とステイトメト
リツク記憶手段（７）の間に挿入されているので、その
遅延時間によりビタービ復号器の動作速度が制限される
という問題点があつた。この問題は、ACS手順をシリア
ルに処理する場合も、同時にパラレルに処理する場合も
同様である。更に、ACS手順をパラレルに処理する場合
には、ステイトメトリツク減算手段（４）も状態数だけ
必要となり、ハードウエア規模が大きくなるなどの欠点
もあつた。
従来のビタービ復号器は以上のように構成されているの
で、ステイトメトリツク減算手段の遅延時間によつてビ
タービ復号器の最高動作速度が制限され、畳込み符号化
器の取り得る状態数が多くかつACS手順を時間的にパラ
レルに処理する高速ビタービ復号器においては、メトリ
ツク正規化手段のハードウエア規模が非常に大きくな
り、最小ステイトメトリツク選択手段の遅延時間によつ
てビタービ復号器の最高動作速度が制限されるなどの問
題点があつた。
で、ステイトメトリツク減算手段の遅延時間によつてビ
タービ復号器の最高動作速度が制限され、畳込み符号化
器の取り得る状態数が多くかつACS手順を時間的にパラ
レルに処理する高速ビタービ復号器においては、メトリ
ツク正規化手段のハードウエア規模が非常に大きくな
り、最小ステイトメトリツク選択手段の遅延時間によつ
てビタービ復号器の最高動作速度が制限されるなどの問
題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、ACS手段とステイトメトリツク記憶手段との
間の遅延時間を最小にし、かつハードウエア規模を小さ
くしたビタービ復号器を得ることを目的とする。
たもので、ACS手段とステイトメトリツク記憶手段との
間の遅延時間を最小にし、かつハードウエア規模を小さ
くしたビタービ復号器を得ることを目的とする。
この発明に係るビタービ復号器は、受信した畳込み符号
を入力して枝メトリックを計算する枝メトリック計算手
段と、送信側の畳込み符号化器が取り得る各状態毎のス
テイトメトリックを記憶するステイトメトリック記憶手
段と、前記枝メトリック計算手段が出力した枝メトリッ
クと前記ステイトメトリック記憶手段から読み出したス
テイトメトリックを基に算出した新しいステイトメトリ
ックの各状態毎に最大値を検出するACS手段と、このACS
手段の検出結果に基とずいて最尤遷移パスを判定する最
尤パス判定手段とを備えたビタービ復号器において、前
記ACS手段にて算出した新しいステイトメトリックが、
所定の閾い値以上であると第１の出力正規化信号を出力
し、前記所定の閾い値未満であると第２の出力正規化信
号を出力するメトリック正規化判定手段と、このメトリ
ック正規化判定手段が出力した前記第１及び第２の出力
正規化信号を記憶するメトリック正規化記憶手段と、こ
のメトリック正規化記憶手段から読み出した信号が、前
記第１の出力正規化信号であると前記枝メトリック計算
手段が計算した枝メトリックから前記所定の閾い値以下
の所定値を減算した値を、前記第２の出力正規化信号で
あると前記枝メトリック計算手段が計算した枝メトリッ
クをそのまま前記ACS手段へ出力する枝メトリック減算
手段とを具備するようにしたものである。
を入力して枝メトリックを計算する枝メトリック計算手
段と、送信側の畳込み符号化器が取り得る各状態毎のス
テイトメトリックを記憶するステイトメトリック記憶手
段と、前記枝メトリック計算手段が出力した枝メトリッ
クと前記ステイトメトリック記憶手段から読み出したス
テイトメトリックを基に算出した新しいステイトメトリ
ックの各状態毎に最大値を検出するACS手段と、このACS
手段の検出結果に基とずいて最尤遷移パスを判定する最
尤パス判定手段とを備えたビタービ復号器において、前
記ACS手段にて算出した新しいステイトメトリックが、
所定の閾い値以上であると第１の出力正規化信号を出力
し、前記所定の閾い値未満であると第２の出力正規化信
号を出力するメトリック正規化判定手段と、このメトリ
ック正規化判定手段が出力した前記第１及び第２の出力
正規化信号を記憶するメトリック正規化記憶手段と、こ
のメトリック正規化記憶手段から読み出した信号が、前
記第１の出力正規化信号であると前記枝メトリック計算
手段が計算した枝メトリックから前記所定の閾い値以下
の所定値を減算した値を、前記第２の出力正規化信号で
あると前記枝メトリック計算手段が計算した枝メトリッ
クをそのまま前記ACS手段へ出力する枝メトリック減算
手段とを具備するようにしたものである。
〔作用〕 この発明におけるビタービ復号器は、メトリツクの正規
化を枝メトリツク計算回路乃至はそのすぐ後段の枝メト
リツク減算手段で行うようにし、またすべての状態の新
しいメトリツクがある閾い値以上となるかどうかによつ
て、正規化を行うかどうかを判定するようにして、ステ
イトメトリツク減算手段や最小ステイトメトリツク選択
手段を削除し、メトリツク正規化手段を小型で効率のよ
いものにする。
化を枝メトリツク計算回路乃至はそのすぐ後段の枝メト
リツク減算手段で行うようにし、またすべての状態の新
しいメトリツクがある閾い値以上となるかどうかによつ
て、正規化を行うかどうかを判定するようにして、ステ
イトメトリツク減算手段や最小ステイトメトリツク選択
手段を削除し、メトリツク正規化手段を小型で効率のよ
いものにする。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は送信側にある畳込み符号化器（図
示していない）からの符号語を受信する入力端子、
（２）は入力端子（１）からの受信符号語を受けて上記
畳込み符号化器が取り得るすべての枝の符号語と受信符
号語との相関値を算出する枝メトリツク計算手段、
（８）はメトリツク正規化記憶手段（10）に記憶されて
いるメトリツク正規化判定結果に基づいて、下記出力正
規化信号が１であれば枝メトリツク計算手段（２）にて
計算された枝メトリツクから下記閾い値以下の所定の値
を減算した値を、下記出力正規化信号が０であれば枝メ
トリツク計算手段（２）にて計算された枝メトリツクを
そのままACS手段（３）へ出力する枝メトリツク減算手
段、（３）は枝メトリツク減算手段（８）からの出力を
上記畳込み符号化器が取り得る各状態毎のステイトメト
リツク記憶手段（７）に記憶されている現在のステイト
メトリツクに加算し、この加算した新しいステイトメト
リツクから各状態毎に最大値を検出するACS手段、
（９）はACS手段（３）からの各状態毎のステイトメト
リツクがすべて所定の閾い値以上であるか否かを検出
し、上記閾い値以上であれば出力正規化信号を１とし、
上記閾い値未満であれば出力正規化信号を０とするメト
リツク正規化判定手段、（10）はメトリツク正規化判定
手段（９）の判定結果である上記出力正規化信号を記憶
するメトリツク正規化記憶手段、（７）はACS手段
（３）からの出力である各状態毎の新しいステイトメト
リツクを各状態毎に記憶しておくステイトメトリツク記
憶手段、（11）はACS手段（３）において選択された最
も確からしい枝を示すパス選択情報に基づいて最尤遷移
パスを判定する最尤パス判定手段、（12）は最尤パス判
定手段（11）の出力である復号データの出力端子であ
る。
図において、（１）は送信側にある畳込み符号化器（図
示していない）からの符号語を受信する入力端子、
（２）は入力端子（１）からの受信符号語を受けて上記
畳込み符号化器が取り得るすべての枝の符号語と受信符
号語との相関値を算出する枝メトリツク計算手段、
（８）はメトリツク正規化記憶手段（10）に記憶されて
いるメトリツク正規化判定結果に基づいて、下記出力正
規化信号が１であれば枝メトリツク計算手段（２）にて
計算された枝メトリツクから下記閾い値以下の所定の値
を減算した値を、下記出力正規化信号が０であれば枝メ
トリツク計算手段（２）にて計算された枝メトリツクを
そのままACS手段（３）へ出力する枝メトリツク減算手
段、（３）は枝メトリツク減算手段（８）からの出力を
上記畳込み符号化器が取り得る各状態毎のステイトメト
リツク記憶手段（７）に記憶されている現在のステイト
メトリツクに加算し、この加算した新しいステイトメト
リツクから各状態毎に最大値を検出するACS手段、
（９）はACS手段（３）からの各状態毎のステイトメト
リツクがすべて所定の閾い値以上であるか否かを検出
し、上記閾い値以上であれば出力正規化信号を１とし、
上記閾い値未満であれば出力正規化信号を０とするメト
リツク正規化判定手段、（10）はメトリツク正規化判定
手段（９）の判定結果である上記出力正規化信号を記憶
するメトリツク正規化記憶手段、（７）はACS手段
（３）からの出力である各状態毎の新しいステイトメト
リツクを各状態毎に記憶しておくステイトメトリツク記
憶手段、（11）はACS手段（３）において選択された最
も確からしい枝を示すパス選択情報に基づいて最尤遷移
パスを判定する最尤パス判定手段、（12）は最尤パス判
定手段（11）の出力である復号データの出力端子であ
る。
従来のステイトメトリツク減算手段（４）は、ACS手段
（３）からの出力である新しいステイトメトリツクから
最小ステイトメトリツク（６）に記憶されている最小ス
テイトメトリツクを減算しているが、実際には加算器で
構成され、上記最小ステイトメトリツクの２の補数を上
記新しいステイトメトリツクに加算することによつて減
算を行なつている。
（３）からの出力である新しいステイトメトリツクから
最小ステイトメトリツク（６）に記憶されている最小ス
テイトメトリツクを減算しているが、実際には加算器で
構成され、上記最小ステイトメトリツクの２の補数を上
記新しいステイトメトリツクに加算することによつて減
算を行なつている。
しかし、枝メトリツクから所定値を減算した後ACS手順
を行なつても、従来のメトリツク正規化手段と同様の効
果が期待できる。すなわち、枝メトリツクから所定値を
減算した後の値が負の数になる場合には、その絶対値の
２の補数を新しい枝メトリツクとして出力すれば、ACS
手順における上記新しい枝メトリツクと現在のステイト
メトリツクとの加算により、現在のステイトメトリツク
から上記絶対値を減算するのと同様の効果が得られる。
を行なつても、従来のメトリツク正規化手段と同様の効
果が期待できる。すなわち、枝メトリツクから所定値を
減算した後の値が負の数になる場合には、その絶対値の
２の補数を新しい枝メトリツクとして出力すれば、ACS
手順における上記新しい枝メトリツクと現在のステイト
メトリツクとの加算により、現在のステイトメトリツク
から上記絶対値を減算するのと同様の効果が得られる。
第１図において、特にメトリツク正規化手段の動作につ
いて述べる。メトリツク正規化判定手段（９）は、送信
側の畳込み符号化器が取り得るすべての状態のACS手段
（３）からの新しいステイトメトリツクが所定の閾い値
以上であるかどうか判定し、所定の閾い値以上であれば
出力正規化信号を１とし、所定の閾い値未満であれば出
力正規化信号を０とし、メトリツク正規化記憶手段（1
0）に出力正規化信号を記憶させる。ここで、この発明
におけるACS手順をパラレル処理する場合のメトリツク
正規化判定手段（９）の一例について、第３図を用いて
説明する。図において、（91）は各状態の新しいステイ
トメトリツクの入力端子、（92）は所定の閾い値の入力
端子、（93）は入力端子（91）から入力された新しいス
テイトメトリツクと入力端子（92）から入力された所定
の閾い値とを比較し、新しいステイトメトリツクの方が
大きい場合又は等しい場合は論理信号“1"を出力し、新
しいステイトメトリツクの方が小さい場合は論理信号
“0"を出力する比較器、（94）は各比較器（93）によつ
て比較され出力された論理信号の論理積を取るAND回
路、（95）はAND回路（94）に入力された各論理信号が
すべて“1"であれば出力正規化信号“1"を、すべての論
理信号の内一つでも“0"があれば出力正規化信号“0"を
出力するメトリツク正規化判定結果出力端子である。こ
のようにすれば、従来の最小ステイトメトリツク選択手
段（５）と比較して、ハードウエアの簡略化と遅延時間
の短縮化が可能となる。
いて述べる。メトリツク正規化判定手段（９）は、送信
側の畳込み符号化器が取り得るすべての状態のACS手段
（３）からの新しいステイトメトリツクが所定の閾い値
以上であるかどうか判定し、所定の閾い値以上であれば
出力正規化信号を１とし、所定の閾い値未満であれば出
力正規化信号を０とし、メトリツク正規化記憶手段（1
0）に出力正規化信号を記憶させる。ここで、この発明
におけるACS手順をパラレル処理する場合のメトリツク
正規化判定手段（９）の一例について、第３図を用いて
説明する。図において、（91）は各状態の新しいステイ
トメトリツクの入力端子、（92）は所定の閾い値の入力
端子、（93）は入力端子（91）から入力された新しいス
テイトメトリツクと入力端子（92）から入力された所定
の閾い値とを比較し、新しいステイトメトリツクの方が
大きい場合又は等しい場合は論理信号“1"を出力し、新
しいステイトメトリツクの方が小さい場合は論理信号
“0"を出力する比較器、（94）は各比較器（93）によつ
て比較され出力された論理信号の論理積を取るAND回
路、（95）はAND回路（94）に入力された各論理信号が
すべて“1"であれば出力正規化信号“1"を、すべての論
理信号の内一つでも“0"があれば出力正規化信号“0"を
出力するメトリツク正規化判定結果出力端子である。こ
のようにすれば、従来の最小ステイトメトリツク選択手
段（５）と比較して、ハードウエアの簡略化と遅延時間
の短縮化が可能となる。
次に、メトリツク正規化記憶手段（10）に記憶されてい
る出力正規化信号に基づいて、枝メトリツク減算手段
（８）が正規化を行なう。つまり、次の復号過程におい
て、メトリツク正規化記憶手段（10）に記憶されている
出力正規化信号が１であれば、枝メトリツク計算手段
（２）にて計算した枝メトリツクから上記閾い値以下の
所定値を減算した値を、上記出力正規化信号が０であれ
ば、枝メトリツク計算手段（２）にて計算した枝メトリ
ツクをそのままACS手段（３）へ出力する。
る出力正規化信号に基づいて、枝メトリツク減算手段
（８）が正規化を行なう。つまり、次の復号過程におい
て、メトリツク正規化記憶手段（10）に記憶されている
出力正規化信号が１であれば、枝メトリツク計算手段
（２）にて計算した枝メトリツクから上記閾い値以下の
所定値を減算した値を、上記出力正規化信号が０であれ
ば、枝メトリツク計算手段（２）にて計算した枝メトリ
ツクをそのままACS手段（３）へ出力する。
また、従来のメトリツク正規化手段では、減算値が前の
復号過程の最小ステイトメトリツクを用いていたので、
常に減算値が変化する可能性があつた。しかし、本発明
の減算値は常に一定であるので、枝メトリツク計算手段
を以下に示すようなリード・オンリー・メモリ（ROM）
により構成することもできる。
復号過程の最小ステイトメトリツクを用いていたので、
常に減算値が変化する可能性があつた。しかし、本発明
の減算値は常に一定であるので、枝メトリツク計算手段
を以下に示すようなリード・オンリー・メモリ（ROM）
により構成することもできる。
第２図は枝メトリツク計算手段をROMによつて構成した
実施例を示す図である。図において、（21）は、テーブ
ルを２つ備え、Ａのテーブルには通常の枝メトリツクを
格納し、Ｂのテーブルには通常の枝メトリツクから正規
化定数（閾い値以下の所定値）を減算した値（負になる
場合は前述の様にその絶対値の２の補数）を格納し、メ
トリツク正規化記憶手段（10）に記憶されている出力正
規化信号が０の時はテーブルＡを用いて、上記正規化信
号が１の時はテーブルＢを用いてACS手段（３）に枝メ
トリツクを出力する枝メトリツク計算手段である。な
お、枝メトリツク計算手段（21）において、正規化を行
なうためにテーブルを２つ備える必要があるが、単にこ
れはメモリ領域を２倍必要とするのみで、これによつて
ハードウエアが増えることは無い。
実施例を示す図である。図において、（21）は、テーブ
ルを２つ備え、Ａのテーブルには通常の枝メトリツクを
格納し、Ｂのテーブルには通常の枝メトリツクから正規
化定数（閾い値以下の所定値）を減算した値（負になる
場合は前述の様にその絶対値の２の補数）を格納し、メ
トリツク正規化記憶手段（10）に記憶されている出力正
規化信号が０の時はテーブルＡを用いて、上記正規化信
号が１の時はテーブルＢを用いてACS手段（３）に枝メ
トリツクを出力する枝メトリツク計算手段である。な
お、枝メトリツク計算手段（21）において、正規化を行
なうためにテーブルを２つ備える必要があるが、単にこ
れはメモリ領域を２倍必要とするのみで、これによつて
ハードウエアが増えることは無い。
以上のように、この発明によれば送信側の畳込み符号化
器が取り得るすべての状態のACS手段の出力である新し
いステイトメトリツクが所定の閾い値以上か否か判定
し、この判定によつて枝メトリツク計算手段によつて計
算した枝メトリツクより上記閾い値以下の所定値を減算
するように構成して正規化を行なうようにしたので、ビ
タービ復号器の動作速度の高速化ができ、小型化が計れ
るものが得られる効果がある。
器が取り得るすべての状態のACS手段の出力である新し
いステイトメトリツクが所定の閾い値以上か否か判定
し、この判定によつて枝メトリツク計算手段によつて計
算した枝メトリツクより上記閾い値以下の所定値を減算
するように構成して正規化を行なうようにしたので、ビ
タービ復号器の動作速度の高速化ができ、小型化が計れ
るものが得られる効果がある。
第１図はこの発明の一実施例によるビタービ復号器を示
すブロツク図、第２図はこの発明の他の実施例を示すビ
タービ復号器のブロツク図、第３図はこの発明の一実施
例によるビタービ復号器のメトリツク正規化判定手段を
示すブロツク図、第４図は従来のビタービ復号器を示す
ブロツク図、第５図は従来のACS手順をシリアル処理す
る場合の最小ステイトメトリツク選択手段の一例を示す
ブロツク図、第６図は従来のACS手段をパラレル処理す
る場合の最小ステイトメトリツク選択手段の一例を示す
ブロツク図、第７図は一般的ACS手順を示すための説明
図である。 図において、（１）は入力端子、（２）は枝メトリツク
計算手段、（３）はACS手段、（７）はステイトメトリ
ツク記憶手段、（８）は枝メトリツク減算手段、（９）
はメトリツク正規化判定手段、（10）はメトリツク正規
化記憶手段、（11）は最尤パス判定手段、（12）は出力
端子。
すブロツク図、第２図はこの発明の他の実施例を示すビ
タービ復号器のブロツク図、第３図はこの発明の一実施
例によるビタービ復号器のメトリツク正規化判定手段を
示すブロツク図、第４図は従来のビタービ復号器を示す
ブロツク図、第５図は従来のACS手順をシリアル処理す
る場合の最小ステイトメトリツク選択手段の一例を示す
ブロツク図、第６図は従来のACS手段をパラレル処理す
る場合の最小ステイトメトリツク選択手段の一例を示す
ブロツク図、第７図は一般的ACS手順を示すための説明
図である。 図において、（１）は入力端子、（２）は枝メトリツク
計算手段、（３）はACS手段、（７）はステイトメトリ
ツク記憶手段、（８）は枝メトリツク減算手段、（９）
はメトリツク正規化判定手段、（10）はメトリツク正規
化記憶手段、（11）は最尤パス判定手段、（12）は出力
端子。
Claims (3)
- 【請求項１】受信した畳込み符号を入力して枝メトリッ
クを計算する枝メトリック計算手段と、送信側の畳込み
符号化器が取り得る各状態毎のステイトメトリックを記
憶するステイトメトリック記憶手段と、前記枝メトリッ
ク計算手段が出力した枝メトリックと前記ステイトメト
リック記憶手段から読み出したステイトメトリックを基
に算出した新しいステイトメトリックの各状態毎に最大
値を検出するACS手段と、このACS手段の検出結果に基と
ずいて最尤遷移パスを判定する最尤パス判定手段とを備
えたビタービ復号器において、前記ACS手段にて算出し
た新しいステイトメトリックが、所定の閾い値以上であ
ると第１の出力正規化信号を出力し、前記所定の閾い値
未満であると第２の出力正規化信号を出力するメトリッ
ク正規化判定手段と、このメトリック正規化判定手段が
出力した前記第１及び第２の出力正規化信号を記憶する
メトリック正規化記憶手段と、このメトリック正規化記
憶手段から読み出した信号が、前記第１の出力正規化信
号であると前記枝メトリック計算手段が計算した枝メト
リックから前記所定の閾い値以下の所定値を減算した値
を、前記第２の出力正規化信号であると前記枝メトリッ
ク計算手段が計算した枝メトリックをそのまま前記ACS
手段へ出力する枝メトリック減算手段とを具備したこと
を特徴とするビタービ復号器。 - 【請求項２】枝メトリック計算手段と枝メトリック減算
手段とを一括してリード・オンリー・メモリによって構
成したことを特徴とする特許請求の範囲第１項記載のビ
タービ復号器。 - 【請求項３】枝メトリックを計算し、その計算値を第１
のテーブルに格納し、前記計算値から所定の閾い値以下
の所定値を減算した値を第２のテーブルに格納し、メト
リック正規化記憶手段に記憶されている出力正規化信号
が前記所定の閾い値未満であることを示す場合には、前
記第１のテーブルを用いて、前記出力正規化信号が前記
所定の閾い値以上であることを示す場合には、前記第２
のテーブルを用いてACS手段に枝メトリックを出力する
ことを特徴とする特許請求の範囲第１項あるいは第２項
記載のビタービ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1964186A JPH07114378B2 (ja) | 1986-01-31 | 1986-01-31 | ビタ−ビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1964186A JPH07114378B2 (ja) | 1986-01-31 | 1986-01-31 | ビタ−ビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62178020A JPS62178020A (ja) | 1987-08-05 |
| JPH07114378B2 true JPH07114378B2 (ja) | 1995-12-06 |
Family
ID=12004851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1964186A Expired - Lifetime JPH07114378B2 (ja) | 1986-01-31 | 1986-01-31 | ビタ−ビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114378B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2563961B2 (ja) * | 1988-03-03 | 1996-12-18 | 三菱電機株式会社 | ビタビ復号器 |
| US5418795A (en) * | 1991-09-13 | 1995-05-23 | Sony Corporation | Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation |
-
1986
- 1986-01-31 JP JP1964186A patent/JPH07114378B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＣＯＭＳＡＴＴＥＣＨＮＩＣＡＬＲＥＶＩＥＷＶｏｌ．１３，Ｎｏ．２，１９８３Ｐ．３１５−３２９"ＳｅｒｉａｌｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＶｉｔｅｒｂｉｄｅｃｏｄｅｒｓ" |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62178020A (ja) | 1987-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| US5878098A (en) | Method and apparatus for rate determination in a communication system | |
| EP0139511B1 (en) | Digital data decoders | |
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| EP1127411B1 (en) | Efficient trellis state metric normalization | |
| US6058501A (en) | Error detecting device for viterbi decoder | |
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JPH07114378B2 (ja) | ビタ−ビ復号器 | |
| JP2002344330A (ja) | ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法 | |
| EP0748057B1 (en) | Bit error counting method and counter | |
| US6633615B1 (en) | Trellis transition-probability calculation with threshold normalization | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| US20060020875A1 (en) | Multi-rate viterbi decoder | |
| JPH0766735A (ja) | ビタビ復号装置およびステートメトリック正規化方法 | |
| JP2516673B2 (ja) | ビタビ復号器のビットエラ―レ―ト検出方法 | |
| JP2907090B2 (ja) | 信頼度生成装置およびその方法 | |
| JPH0766736A (ja) | ビタビ復号装置 | |
| JP3229047B2 (ja) | ビタビ復号器 | |
| JPH10145242A (ja) | ビタビ復号方法および装置 | |
| JPH07264080A (ja) | ビタビ復号装置 | |
| JP4372298B2 (ja) | ビタビ復号器 | |
| JPH06303153A (ja) | ビタビ復号器 | |
| JPH10145241A (ja) | ビタビ復号方法および装置 |