JPH0766736A - ビタビ復号装置 - Google Patents

Abstract

(57)【要約】 【目的】 小さい回路規模によりステートメトリックの
オーバーフロー等の問題の発生を防止可能なビタビ復号
装置を提供することを目的とする。 【構成】 ＡＣＳ回路１１₁ 〜１１_n は、ｎ個の状態に
対応するステートメトリックＳＭｉおよびブランチメト
リックＢＭｉを算出する。減算回路１２₁ 〜１２_n は、
入力される信号から最小値検出回路１６で検出されるス
テートメトリックの最小値を減算して正規化する。遅延
回路１３₁ 〜１３_n は、入力される信号に、最小値検出
回路１６における最小値検出演算に必要な時間の遅延を
与える。加算回路１４₁ 〜１４_n は、入力される信号
に、その時点でＡＣＳ回路１１₁ 〜１１_n により生成さ
れたブランチメトリックを加算する。ステートメトリッ
ク記憶回路１５₁ 〜１５_n は、加算回路１４₁ 〜１４_n
から出力されるステートメトリックを記憶する。最小値
検出回路１６は、ステートメトリック記憶回路１５₁〜
１５_n から入力されるステートメトリックの内から最小
値を検出して、減算回路１２₁ 〜１２_n に入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は衛星放送等の信号の復調
に使用されるビタビ復号装置に関する。

【０００２】

【従来の技術】衛星通信システムにおいては、受信信号
のＳ／Ｎ比の改善が他の通信システム、例えば有線通信
システム等に比較して困難である。従って、衛星通信シ
ステムの設計においては、伝送路上での各種障害、妨害
によって発生するエラーを訂正する誤り訂正が重視され
る。誤り訂正を行うための誤り訂正方式は、従来から種
々の方式が提案されているが、特に注目されているもの
にたたみ込み符号化方式（ビタビ復号方式）がある。ビ
タビ復号方式は、符号系列（パス）の拘束長が短いため
情報効率が高い。また、最尤復号方式である上、軟判定
を組み合わせることができるため高い訂正能力を有する
という特徴を有する。

【０００３】たたみ込み符号は、ブロック符号に比べ簡
単な装置により誤り訂正能力を高くすることができる。
ビタビ復号方式は、符号化装置として拘束長の短いたた
み込み符号化装置、および、復号化装置としてビタビ復
号装置を組み合わせた誤り訂正方式であり、たたみ込み
符号を使用する誤り訂正方式の中で最も強力な訂正能力
を有する。

【０００４】ビタビ復号装置は、一定長の受信符号系列
（パス）とのユークリッド距離が最も小さい送信符号系
列を存在しうる全ての送信符号系列の中から選択し、そ
れに対応する情報シンボルを決定することにより復号を
行う。送信符号系列の選択は、存在し得るすべての一定
長の送信符号系列の中から、ステートメトリックが最小
となるような送信符号系列を選ぶことにより行われる。
ここで、ステートメトリックとは、ビタビ復号装置の各
内部状態へ到達する符号系列に対応するブランチメトリ
ックの和である。また、ブランチメトリックとは、１個
の受信シンボル、および、仮定し得るすべてのシンボル
とのユークリッド距離の平方の最小値である。

【０００５】以下、一般的なビタビ復号装置を説明す
る。図４は、一般的なビタビ復号装置６の構成を示す図
である。ビタビ復号装置６は、ある符号系列に対応する
ブランチメトリックとステートメトリックとの加算、こ
の加算結果の最小値の検出、および、加算結果の最小値
の選択を行ういわゆるＡＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ
Ｓｅｌｅｃｔ）回路６３、ステートメトリックを記憶
するステートメトリック記憶回路６４、および、加算回
路６１、６２から構成される。また図４において、信号
ＢＭ１および信号ＳＭ１は、所定の符号系列（パス）の
この時点の状態におけるブランチメトリック（ＢＭ）、
および、ステートメトリック（ＳＭ）を表し、信号ＢＭ
２および信号ＳＭ２は、別の符号系列のこの時点におけ
るブランチメトリック、および、ステートメトリックを
表す。また、上記各部の接続を示す線に付されたＳｘｘ
の符号は、対応する各部分の入出力信号を示す（以下同
様）。

【０００６】以下、ビタビ復号装置６の動作を説明す
る。ビタビ復号装置６に入力される、各符号系列のブラ
ンチメトリックおよびステートメトリック（ＢＭ１、Ｂ
Ｍ２、ＳＭ１、ＳＭ２）は、それぞれ図中に示すよう
に、加算回路６１、６２で加算される。ＡＣＳ回路６３
は、加算回路６１、６２の加算結果Ｓ６１、Ｓ６２を比
較し、これらの内の小さい方を選択して出力する。ＡＣ
Ｓ回路６３において選択された最小ステートメトリック
Ｓ６３は、次の時点における状態に対応するステートメ
トリックとなる。ステートメトリック記憶回路６４は、
最小ステートメトリックＳ６３を記憶しする。ステート
メトリック記憶回路６４から出力され、各符号系列に対
応するその時点の状態のステートメトリックは、次の時
点における、ビタビ復号装置６への入力信号ＳＭ１、Ｓ
Ｍ２となる。

【０００７】ステートメトリック記憶回路６４の記憶容
量、および、１ワードのビット数は有限である。従っ
て、ステートメトリック記憶回路６４に記憶されるステ
ートメトリックについて、各時点で算出されるブランチ
メトリックを加算することにより生じるオーバフローを
防ぐため何らかの処理が必要となる。以下、ステートメ
トリック記憶回路６４といったステートメトリックを記
憶する回路の容量、あるいは、ワードのビット数をオー
バーフローする事態を防止する処理を正規化と呼ぶ。

【０００８】以下、一般的なステートメトリックの正規
化処理を説明する。一般的なビタビ復号装置における正
規化処理は、受信信号１シンボル分の処理を行うごと
に、各符号系列に対応するステートメトリックの最小値
を求め、その最小値を各符号系列に対応するステートメ
トリックそれぞれから減算することにより行われる。図
５は、一般的なステートメトリックの正規化回路７の構
成を示す図である。ＡＣＳ回路７１、７２は、それぞれ
対応する符号系列のステートメトリックを算出する。減
算回路７３、７４は、ＡＣＳ回路７１、７２で算出され
たステートメトリックＳ７１、Ｓ７２から、最小値演算
回路７７によって算出された最小値Ｓ７７を減算して正
規化する。ステートメトリック記憶回路７５、７６は、
送受信回路７３、７４によって正規化されたステートメ
トリックＳ７３、Ｓ７４を記憶する。最小値演算回路７
７は、ステートメトリック記憶回路７５、７６に記憶さ
れたステートメトリックＳ７５、７６の中から最小値を
検出する。

【０００９】ビタビ復号装置６における正規化の処理
は、次式で示される。

【００１０】

【数１】 ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） −ｍｉｎ｛ＳＭ（ｔ−１）｝ …（１） ただし、ＳＭｉ（ｔ）は時点ｔにおける状態ｉのステー
トメトリックの値、ＢＭｊｉ（ｔ）は、時点ｔにおい
て、状態ｊから状態ｉへ遷移するパスに対するブランチ
メトリック、ｍｉｎ｛ＳＭ（ｔ）｝は時点ｔにおける全
てのパスに対応するステートメトリックの内の最小値を
示す。

【００１１】以下、ステートメトリックの最小値を求め
る方法の例を説明する。以下に述べる方法は、あるステ
ートメトリックが最小か否かを判断する方法である。図
６は、あるステートメトリックが最小か否かを判断する
演算回路２０の例を示す図である。図６において、比較
回路２０１〜２０６は、それぞれ入力端子ａ、ｂに入力
される異なる状態に対応するステートメトリックＳＭ１
〜ＳＭ４の内の任意の組み合わせの内のいずれが小さい
かを判断し、それぞれの入力ａに入力される値が入力ｂ
に入力される値よりも小さい場合に論理値０を出力し、
その逆の場合に論理値１を出力する。最小値選択回路２
０７は、否定論理回路と論理積回路からなる論理演算回
路であって、比較回路２０１〜２０６の比較結果に基づ
いて演算を行う。つまり最小値選択回路２０７は、ステ
ートメトリックＳＭ１が最小である場合には信号Ｓ２０
７ａを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ２が最小である場合には信号Ｓ２０
７ｂを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ３が最小である場合には信号Ｓ２０
７ｃを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ４が最小である場合には信号Ｓ２０
７ｄを論理値１にしてその他の信号を論理値０にする。

【００１２】

【発明が解決しようとする課題】上述のステートメトリ
ックの正規化においては、取り扱う状態数の増加に伴っ
てステートメトリックの最小値を求めることが時間的、
あるいは、回路構成の面で困難になるという問題があ
る。以下、例を挙げてこの問題を説明する。例えば、ト
ーナメント方式と呼ばれるステートメトリックの最小値
を求める方法がある。トーナメント方式においては、そ
れぞれ入力される２つの符号系列に対応するステートメ
トリックの内から値の小さい方を選択して出力する比較
回路を多段構成して、ステートメトリックの最小値を演
算（検出）する方法である。このトーナメント方式によ
る最小値の演算においては、ＮＯＳをビタビ復号装置の
状態数とすると、（ｌｏｇ₂ ＮＯＳ）段の比較回路が必
要となり、演算時間は（比較回路１段の遅延時間×比較
回路の段数）となる。

【００１３】従ってトーナメント方式においては、後述
する方法よりも回路規模が小さくなる反面、符号系列の
数（状態数）が増加した場合、最小値の検出が終わらな
いうちに次の受信信号が正規化回路に入力される可能性
が生じる。つまり、受信信号１シンボルの時間内に最小
値を求める演算が終わらず、あるいは、演算が遅延する
ことによって、最小値の値によっては正規化の結果、ス
テートメトリックのアンダーフローが生じて正しい復号
が行われなくなってしまうという問題がある。

【００１４】また例えば、上述したあるステートメトリ
ックが最小か否かを判断する方法においては、複数の比
較回路の出力が演算回路に並列に入力される２段構成と
なる。従って、この方法による演算遅延時間は、（比較
回路１段の遅延時間＋論理回路の遅延時間）となり、演
算時間の問題からは上述のトーナメント方式よりも有利
となる。しかし、必要な比較回路の数は（ＮＯＳ×（Ｎ
ＯＳ−１）／２）に、つまり状態数の２乗に比例するこ
とになり、状態数の増加とともにトーナメント方式に比
べて相対的に回路規模が増大してしまうという問題があ
る。

【００１５】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、ビタビ復号装置のステートメト
リック正規化回路を改良して、回路規模が小さいにもか
かわらずステートメトリックのオーバーフロー、あるい
は、アンダーフローといった問題の発生を有効に防止す
ることが可能なビタビ復号装置を提供することを目的と
する。

【００１６】

【課題を解決するための手段】上述した目的を達成する
ために本発明のビタビ復号装置は、ビタビ復号を行う装
置であって、連続した時系列の受信信号の有する複数の
状態にそれぞれ対応したステートメトリックの最小値
を、実質的に所定の間隔を隔てた該受信信号のシンボル
おきに順次求め、該最小値に基づいて該ステートメトリ
ックそれぞれを正規化する正規化手段を有することを特
徴とする。また好適には、前記正規化手段は、少なくと
も前記最小値を求める演算に要する時間だけ前記各ステ
ートメトリックに遅延を与える遅延手段と、該遅延手段
により遅延された該各ステートメトリックにそれぞれ対
応する所定のブランチメトリックを加算する加算手段と
を有し、該加算手段の加算結果に基づいて前記最小値を
求めることを特徴とする。また好適には、前記所定の間
隔は、少なくとも前記最小値を求める演算に要する時間
間隔であることを特徴とする。また好適には、前記遅延
は、前記受信信号の状態数に対応して変更されることを
特徴とする。本発明のビタビ復号方法は、ビタビ復号を
行う方法であって、連続した時系列の受信信号の有する
複数の状態にそれぞれ対応したステートメトリックの最
小値を、少なくとも該最小値を求める演算に要する間隔
を隔てた該受信信号のシンボルおきに順次求め、該最小
値に基づいて該ステートメトリックそれぞれを正規化す
ることを特徴とする。

【００１７】

【作用】各状態に対応するステートメトリックからステ
ートメトリックの最小値を減算するタイミングを、ステ
ートメトリックの最小値の検出に係る演算に要する時間
だけ遅延することにより、該演算を行う時間に余裕を持
たせる。また、該遅延を与えた後の各ステートメトリッ
クそれぞれに、その時点で算出されたブランチメトリッ
クを加算して、これらの値に基づいて最小値を検出する
ことにより、受信信号の各シンボルごとに正規化を行っ
た場合と同等の数値を減算する。

【００１８】

【実施例】まず、本発明のビタビ復号装置の原理を説明
する。本発明のビタビ復号装置においては、受信信号１
シンボルの復号処理を行うたびにステートメトリックの
正規化を行う場合であって、このステートメトリックの
正規化の際に必須な最小値の検出演算が受信信号１シン
ボル分の時間内に完了しない場合を前提とする。本発明
のビタビ復号装置は上記の場合に対処するために、各状
態に対するステートメトリックからステートメトリック
の最小値を減算して正規化するタイミングを、ステート
メトリックの最小値の検出演算に要する時間、例えば受
信信号数シンボル分の時間だけ遅延する。受信信号１シ
ンボル分の遅延を与えた場合の復号装置の各部の信号
は、次式で表される。

【００１９】

【数２】 ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） −ｍｉｎ｛ＳＭ（ｔ−２）｝ …（２） ただし、ｉ，ｊ，ｔは、整数であり、ＳＭｉ（ｔ）は、
時点ｔにおける状態ｉに対応する正規化されたステート
メトリック（ＳＭ）、ＳＭｊ（ｔ−１）は、時点ｔ−１
における状態ｊに対応するステートメトリック、ＢＭｊ
ｉ（ｔ）は、時点ｔにおいて、状態ｊから状態ｉに遷移
するパスに対応するブランチメトリック（ＢＭ）、ｍｉ
ｎ｛ＳＭ（ｔ−２）｝は、時点ｔ−２におけるステート
メトリックの最小値を示す。

【００２０】式２から分かるように、式２中のＳＭｊ
（ｔ−１）は、次式のように展開することができる。

【００２１】

【数３】 ＳＭｉ（ｔ）＝ＳＭｋ（ｔ−２）＋ ＢＭｋｊ（ｔ−１） −ｍｉｎ｛ＳＭ（ｔ−３）｝ ＋ＢＭｊｉ（ｔ）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（３）

【００２２】さらに、式３を次式のように並びかえる。

【００２３】

【数４】 ＳＭｉ（ｔ）＝ＢＭｋｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ＋ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ −ｍｉｎ｛ＳＭ（ｔ−３）｝ …（４）

【００２４】式４に示したような演算（正規化）を行っ
た場合、式４の第５項〔ｍｉｎ｛ＳＭ（ｔ−３）｝〕の
値によっては計算結果ＳＭｉ（ｔ）が負の値となり、ス
テートメトリックの値にアンダーフローが起こってしま
う。このアンダーフローを防止するため、式４の第５項
〔ｍｉｎ｛ＳＭ（ｔ−３）｝〕を省略して次式の正規化
を行う。

【００２５】

【数５】 ＳＭｉ（ｔ）＝ＢＭｋｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ＋ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（５）

【００２６】ここで、式５において次式のΔＳＭｋ（ｔ
−２）は負の数にならない。

【００２７】

【数６】 △ＳＭｋ（ｔ−２）＝ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（６）

【００２８】従って、式５に示した正規化によってステ
ートメトリックのアンダーフローは起こらない。また、
一般的にビタビ復号装置の状態遷移ダイヤグラム（トレ
リス）上においては、受信信号の４〜５シンボル分の区
間で各状態へのパスが収束する。従って、式６の△ＳＭ
ｋ（ｔ−２）の値は、通常高々ブランチメトリックの４
〜５倍程度となる。逆に、各状態へのパスが収束しない
場合は、生き残りパス上のステートメトリックの差が小
さいことを意味する。従って、この場合においても式６
の△ＳＭｋ（ｔ−２）は上限を有する。

【００２９】以上のことから、所定の定数ＳＭｍａｘを
用いて次のことが導ける。

【００３０】

【数７】 ０≦ＳＭｉ（ｔ）≦ＳＭｍａｘ …（７）

【００３１】式７より、ステートメトリックの記憶装置
の容量、あるいは、１ワードが、ＳＭｍａｘの値を記憶
した場合にオーバーフローを生じなければ、オーバフロ
ー、および、アンダフローを起こすことなく正規化が可
能であることを示している。

【００３２】以上、ステートメトリックの最小値を求め
る演算が受信信号１シンボル分の時間を要する場合につ
いて説明した。同様に、上述の正規化方法は、ステート
メトリックの最小値を求める演算が、受信信号の任意の
ｎシンボル分の時間を要する場合についても拡張可能で
ある。受信信号ｎシンボル分の時間を要する場合の正規
化方法は、一般的に次式で表される。

【００３３】

【数８】 ＳＭｉ（ｔ）＝ＳＭｉ₁ （ｔ−ｎ） ＋ＢＭｉ₁ ｉ₂ （ｔ−ｎ） ＋ＢＭｉ₂ ｉ₃ （ｔ−（ｎ−１）） ・ ・ ・ ＋ＢＭｉ_(n-1) ｉ_n （ｔ−１） −ｍｉｎ｛ＳＭ（ｔ−ｎ）｝ …（８）

【００３４】以下、本発明の実施例を説明する。本発明
のビタビ復号装置１は、例えば衛星通信等の受信信号の
Ｓ／Ｎ比の改善が困難な通信システムに使用される装置
であって、上述したステートメトリックの最小値の検出
に受信信号１シンボル分の時間を要する場合に対応する
式５に基づいて構成されたものである。図１は、ビタビ
復号装置１の構成を示す図である。図１において、メト
リック計算回路１０は、連続して時系列に入力される受
信信号（入力データ）に基づいて、受信信号のシンボ
ル、および、ｎ個の状態ごとにブランチメトリックＢＭ
ｉ（１≦ｉ≦ｎ）を順次算出する。ＡＣＳ回路１１は、
メトリック計算回路１０で算出されたブランチメトリッ
クＢＭｉに基づいて、ある状態に合流するそれぞれのパ
スに対し、受信信号のシンボルとそれらのパスとのユー
クリッド距離（ブランチメトリック）を順次算出し、ま
た、それまでのブランチメトリックの累積和（ステート
メトリック）を順次算出する。上記ユークリッド距離の
算出、および、ステートメトリックの算出の後、これら
の値を比較し、最も尤度の高いパス、つまり、最もステ
ートメトリックの値の小さいパスを順次選択して、この
パスに対応するステートメトリックおよびブランチメト
リックの値を正規化回路２に順次入力する。なおＡＣＳ
回路１１は、後述のように、ｎ個の状態それぞれに対応
して設けられ、それぞれ状態に対応するステートメトリ
ックＳＭｉおよびブランチメトリックＢＭｉを算出する
ＡＣＳ回路１１₁ 〜１１_n の各部分から構成される。

【００３５】正規化回路２は、ＡＣＳ回路１１から入力
されるステートメトリックを正規化してステートメトリ
ック記憶回路１５に入力して記憶させる。ステートメト
リック記憶回路１５は、ＡＣＳ回路１１から入力される
正規化されたステートメトリックを記憶し、これらの値
を正規化回路２およびＡＣＳ回路１１における処理のた
めに提供する。パスメモリ１８は、各パスの情報を記憶
し、この情報を最尤復号判定回路１７の処理のために提
供する。最尤復号判定回路１７は、ステートメトリック
記憶回路１５に記憶される各ステートメトリック、およ
び、パスメモリ１８に記憶される各パスの情報に基づい
て最尤パスを判定し、復号データを生成して出力する。
なお各図において、各部分間の接続に付されたＳｘｘ
は、対応する部分の入出力信号を示す。

【００３６】図２は、図１に示したビタビ復号装置１の
内、ステートメトリックの正規化に関する部分の構成を
示す図である。なお、各符号に付した１〜ｎの下添字
は、図２に示したもの、あるいは、図示を省略したビタ
ビ復号装置１の各部分であって、受信信号の状態１〜ｎ
に対応するのもであることを示す。

【００３７】正規化回路２は、それぞれ受信信号の状態
１〜ｎに対応する減算回路１２₁ 〜１２_n 、遅延回路１
３₁ 〜１３_n 、加算回路１４₁ 〜１４_n 、および、各状
態で共通の最小値検出回路１６から構成される。ＡＣＳ
回路１１₁ 〜１１_n は、上述のｎ個の状態に対応するス
テートメトリックＳＭｉおよびブランチメトリックＢＭ
ｉ（１≦ｉ≦ｎ）を算出して、それぞれ減算回路１２₁
〜１２_n および加算回路１４₁ 〜１４_n に入力する。減
算回路１２₁ 〜１２_n は、ＡＣＳ回路１１₁ 〜１１_n か
ら入力される信号から最小値検出回路１６で検出される
ステートメトリックの最小値を減算して正規化する。遅
延回路１３₁ 〜１３_n は、減算回路１２₁ 〜１２_n から
入力されるステートメトリックに対して、最小値検出回
路１６における最小値検出演算に必要な時間、例えば受
信信号１シンボル分の時間の遅延を与えて加算回路１４
₁ 〜１４_n に入力する。加算回路１４₁ 〜１４_n は、遅
延回路１３₁ 〜１３_n から入力されるステートメトリッ
クに、その時点でＡＣＳ回路１１₁ 〜１１_n により生成
されたブランチメトリックを加算して、ステートメトリ
ック記憶回路１５₁ 〜１５_n に入力して記憶させる。

【００３８】ステートメトリック記憶回路１５₁ 〜１５
_n は、それぞれ図１に示したステートメトリック記憶回
路１５を構成するメモリであって、上述した定数ＳＭｍ
ａｘ以上の容量を有し、加算回路１４₁ 〜１４_n から出
力されるステートメトリックを記憶する。最小値検出回
路１６は、受信信号のｎ個の状態に共通に設けられ、ス
テートメトリック記憶回路１５₁ 〜１５_n から入力され
るステートメトリックの内から最小値を検出して、減算
回路１２₁ 〜１２_n に入力する。以上述べた各部分は、
それぞれハードウェア的に構成されるか、あるいは、計
算機上に同等の機能を有するソフトウェアとして実現さ
れるかを問わない。

【００３９】以下、図１、図２、および、式５を参照し
てビタビ復号装置１の動作を説明する。メトリック計算
回路１０は受信信号（入力データ）に基づいて、ｎ個の
状態ごとにブランチメトリックＢＭを順次算出してＡＣ
Ｓ回路１１に入力する。ここで、ＡＣＳ回路１１に入力
されるブランチメトリックＢＭは、式５のＢＭｊｉ
（ｔ）に相当し、ステートメトリックＳＭは、式５のＳ
Ｍｊ（ｔ−１）に相当する。ＡＣＳ回路１１に含まれる
ＡＣＳ回路１１₁ 〜１１_n は、それぞれ対応する状態ｉ
に対応するステートメトリックＳＭｉおよびブランチメ
トリックＢＭｉを算出して、それぞれ信号Ｓ１１ａ₁ 〜
Ｓ１１ａ_n 、Ｓ１１ｂ₁ 〜Ｓ１１ｂ_n として減算回路１
２₁ 〜１２_n 、および、加算回路１４₁ 〜１４_n に入力
する。この場合、信号Ｓ１１ａ₁ 〜１１_n は、ＡＣＳ回
路１１に入力されたブランチメトリックが素通しされた
もの、すなわち、式５のＢＭｊｉ（ｔ）に相当し、信号
Ｓ１１ｂ₁ 〜１１ｂ_n は、ＳＭｊ（ｔ−１）＋ＢＭｊｉ
（ｔ）に相当する。

【００４０】減算回路１２₁ 〜１２_n において、信号Ｓ
１１ａ₁ 〜Ｓ１１ａ_n は、最小値検出回路１６において
検出されるステートメトリックの最小値が減算されて正
規化され、信号Ｓ１２₁ 〜１２_n として遅延回路１３₁
〜１３_n に入力され、受信信号１シンボル分の時間だけ
遅延が与えられる。ここで、信号Ｓ１２₁ 〜１２_n は、
式５のＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ）−ｍｉｎ｛Ｓ
Ｍ（ｔ−１）｝に相当し、信号Ｓ１３₁ 〜１３_n は、Ｓ
Ｍｋ（ｔ−２）＋ＢＭｋｊ（ｔ−１）−ｍｉｎ｛ＳＭ
（ｔ−２）｝に相当する。

【００４１】信号Ｓ１３₁ 〜１３_n は、加算回路１４₁
〜１４_n において、それぞれ最小値検出回路１６におい
て該時点のステートメトリックの最小値（Ｓ１６）が減
算され、信号Ｓ１４₁ 〜Ｓ１４_n として最小値検出回路
１６に入力される。ここで、信号Ｓ１６は、式５のｍｉ
ｎ｛ＳＭ（ｔ−２）｝に相当し、信号Ｓ１４₁ 〜Ｓ１４
_n は、ＳＭｉ（ｔ）に相当する。信号Ｓ１４₁ 〜Ｓ１４
_n は、ステートメトリック記憶回路１５₁ 〜１５_n に記
憶され、受信信号１シンボル分の時間の後に読み出さ
れ、最小値検出回路１６に入力される。ここで信号Ｓ１
５₁ 〜１５_n は、式５のＳＭｉ（ｔ−１）に相当する。
以上の各動作により、図２に示した各部分はステートメ
トリックの正規化を行う。最尤復号判定回路１７は、以
上のように正規化されたステートメトリック、および、
パスメモリ１８に記憶された各パスの情報に基づいて復
号を行い、復号データとして出力する。

【００４２】以下、最小値検出回路１６の構成を説明す
る。図３は、図２に示した最小値検出回路１６の構成例
を示す図である。最小値検出回路１６は、状態数８（ｎ
＝８）の場合のいわゆるトーナメント方式による最小値
検出回路である。図３において、比較回路１６１〜１６
７は、それぞれ入力される２つのステートメトリックの
値の内、いずれか小さい方を選択して出力する。

【００４３】以下、最小値検出回路１６の動作を説明す
る。比較回路１６１〜１６３は、それぞれ入力されるス
テートメトリックＳＭ１とＳＭ２、ＳＭ３とＳＭ４、Ｓ
Ｍ５とＳＭ６、ＳＭ７とＳＭ８を比較して値の小さい方
を出力する。比較回路１６５は、比較回路１６１、１６
２から入力されるＳＭ１とＳＭ２の内のいずれか値の小
さい方、および、ＳＭ３とＳＭ４の内のいずれか値の小
さい方を比較回路１６７に入力する。比較回路１６６
は、比較回路１６５、１６６から入力されるＳＭ４とＳ
Ｍ５の内のいずれか値の小さい方、および、ＳＭ７とＳ
Ｍ８の内のいずれか値の小さい方を比較回路１６７に入
力する。比較回路１６７は、比較回路１６５、１６６か
ら入力されるステートメトリックの内、いずれか小さい
方を選択してＳ１６７として出力する。この信号Ｓ１６
７は、図２の減算回路１２₁ 〜１２_n に入力される。最
小値検出回路１６は、上述のように演算に要する時間が
長いという短所がある。しかし上述のようにビタビ復号
装置１は、最小値検出回路１６をビタビ復号装置１に適
用した場合であって、最小値検出回路１６の演算時間が
受信信号１シンボル分の時間を超える場合にも正常なス
テートメトリックの正規化処理が可能であり、従って正
常な受信信号の復号が可能である。

【００４４】本発明のビタビ復号装置によれば、例えば
トーナメント方式による最小値演算回路のように、演算
時間が長い回路もステートメトリックの最小値検出に使
用できる。従って、並列に全てのステートメトリックの
組合せに対して比較する場合に比べて回路規模を格段に
小さく構成できる。また、安価な汎用加算回路を用い
て、高速動作が可能なステートメトリック正規化回路を
構成することができる。

【００４５】なおビタビ復号装置１が使用される伝送路
の状態により、受信信号の状態数を変更するように構成
してもよく、この場合には、状態数の変更に伴って図３
に示した最小値検出回路１６の段数を変更するように構
成してもよい。最小値検出回路１６の段数が変更された
場合、最小値検出回路１６の処理時間も変わるので、遅
延回路１３₁ 〜１３_n それぞれの遅延時間を変更するよ
うに構成してもよい。上述した実施例に述べた、本発明
のビタビ復号装置は、例えば最小値検出回路１６の代わ
りに従来の技術で説明した演算回路２０を使用する等、
種々の構成をとることができる。また、上述のように、
ステートメトリックの最小値の検出演算が受信信号１シ
ンボル分以上の時間を要する場合にも、遅延時間を加減
することにより対応可能である。

【００４６】

【発明の効果】以上述べたように本発明のビタビ復号装
置によれば、ステートメトリックの正規化処理におい
て、ステートメトリックの最小値検出演算に受信信号１
シンボル分以上の遅延を許容することができる。従っ
て、該最小値の演算に、例えばトーナメント方式のよう
に演算時間の大きい方法が使用可能であるため、回路規
模の大幅な縮小が可能である。また、従来のビタビ復号
装置と比較して、最小値の演算時間の条件が緩和される
ので、設計しやすい。また、最小値演算回路の演算速度
にその他の回路が拘束されることがないので、より高速
のシステム設計が可能になる。また、従来のビタビ復号
装置と異なり、ステートメトリックの最小値の検出を行
う演算回路に高速の特殊部品を用いる必要がないので、
ビタビ復号装置の製造コストを低減することができる。

【図面の簡単な説明】

【図１】本発明のビタビ復号装置の構成を示す図であ
る。

【図２】図１に示した本発明のビタビ復号装置の内、ス
テートメトリックの正規化に関する部分の構成を示す図
である。

【図３】図２に示した最小値検出回路の構成例を示す図
である。

【図４】一般的なビタビ復号装置の構成を示す図であ
る。

【図５】一般的なステートメトリックの正規化回路の構
成を示す図である。

【図６】あるステートメトリックが最小か否かを判断す
る演算回路の例を示す図である。

【符号の説明】

１・・・ビタビ復号装置、１０・・・メトリック計算回
路、２・・・正規化回路、１１，１１₁ 〜１１_n ・・・
ＡＣＳ回路、１２₁ 〜１２_n ・・・減算回路、１３₁ 〜
１３_n ・・・遅延回路、１４₁ 〜１４_n ・・・加算回
路、１５，１５₁ 〜１５_n ・・・ステートメトリック記
憶回路、１６・・・最小値検出回路、１６１〜１６７・
・・比較回路、１７・・・最尤復号判定回路、１８・・
・パスメモリ

Claims (5)

【特許請求の範囲】
1. 【請求項１】ビタビ復号を行う装置であって、 連続した時系列の受信信号の有する複数の状態にそれぞ
   れ対応したステートメトリックの最小値を、実質的に所
   定の間隔を隔てた該受信信号のシンボルおきに順次求
   め、該最小値に基づいて該ステートメトリックそれぞれ
   を正規化する正規化手段を有することを特徴とするビタ
   ビ復号装置。
2. 【請求項２】前記正規化手段は、少なくとも前記最小値
   を求める演算に要する時間だけ前記各ステートメトリッ
   クに遅延を与える遅延手段と、 該遅延手段により遅延された該各ステートメトリックに
   それぞれ対応する所定のブランチメトリックを加算する
   加算手段とを有し、 該加算手段の加算結果に基づいて前記最小値を求めるこ
   とを特徴とするビタビ復号装置。
3. 【請求項３】前記所定の間隔は、少なくとも前記最小値
   を求める演算に要する時間間隔であることを特徴とする
   請求項２に記載のビタビ復号装置。
4. 【請求項４】前記遅延は、前記受信信号の状態数に対応
   して変更されることを特徴とする請求項３に記載のビタ
   ビ復号装置。
5. 【請求項５】ビタビ復号を行う方法であって、 連続した時系列の受信信号の有する複数の状態にそれぞ
   れ対応したステートメトリックの最小値を、少なくとも
   該最小値を求める演算に要する間隔を隔てた該受信信号
   のシンボルおきに順次求め、該最小値に基づいて該ステ
   ートメトリックそれぞれを正規化することを特徴とする
   ビタビ復号方法。