JPH084234B2 - メトリツク演算方式 - Google Patents
メトリツク演算方式Info
- Publication number
- JPH084234B2 JPH084234B2 JP60218382A JP21838285A JPH084234B2 JP H084234 B2 JPH084234 B2 JP H084234B2 JP 60218382 A JP60218382 A JP 60218382A JP 21838285 A JP21838285 A JP 21838285A JP H084234 B2 JPH084234 B2 JP H084234B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- state
- branch
- circuit
- calculation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメトリック演算方式に関し、特にビタビ（Vi
terbi）復号装置のメトリック演算方式に関する。
terbi）復号装置のメトリック演算方式に関する。
ディジタル伝送路における伝送誤りを減らす方法の一
つに、情報を畳込み符号化して伝送しビタビ復号装置で
復号する方法がある。
つに、情報を畳込み符号化して伝送しビタビ復号装置で
復号する方法がある。
ビタビ復号装置は、拘束長Ｋの畳込み符号について考
慮すべき2K-1個の状態のそれぞれについて現在の状態メ
トリックを記憶しており、受信信号の１符号語入力ごと
に取り得る各枝の枝メトリックを計算し、これら枝メト
リックと現在の状態メトリックとから各状態ごとに新し
い状態メトリックを計算して状態メトリックの記憶内容
を更新する。
慮すべき2K-1個の状態のそれぞれについて現在の状態メ
トリックを記憶しており、受信信号の１符号語入力ごと
に取り得る各枝の枝メトリックを計算し、これら枝メト
リックと現在の状態メトリックとから各状態ごとに新し
い状態メトリックを計算して状態メトリックの記憶内容
を更新する。
状態メトリックの計算を並列に行い高速化をはかるた
めに、枝メトリック演算回路で受信した符号語に対応す
る枝メトリックをすべての枝について計算し、各状態メ
トリックのそれぞれを記憶している2K-1個の加算比較選
択（add・compare・select）回路（ACS回路と略記す
る）のそれぞれで、その状態に移る可能性のある各枝の
それぞれの枝メトリックをその枝の始点の現在の状態メ
トリックに加算して新しい状態メトリックの候補値を計
算し、各候補値を比較し、最大値を示す枝を選択して最
尤パスを選択し、この最大値を新しい状態メトリックと
してこの値で記憶内容を更新するというメトリック演算
方法がよく用いられる。
めに、枝メトリック演算回路で受信した符号語に対応す
る枝メトリックをすべての枝について計算し、各状態メ
トリックのそれぞれを記憶している2K-1個の加算比較選
択（add・compare・select）回路（ACS回路と略記す
る）のそれぞれで、その状態に移る可能性のある各枝の
それぞれの枝メトリックをその枝の始点の現在の状態メ
トリックに加算して新しい状態メトリックの候補値を計
算し、各候補値を比較し、最大値を示す枝を選択して最
尤パスを選択し、この最大値を新しい状態メトリックと
してこの値で記憶内容を更新するというメトリック演算
方法がよく用いられる。
状態メトリックは符号語の入力するごとく増大してい
く量であり、適切な正規化を行いACS回路の状態メトリ
ック記憶レジスタがオーバーフローしないようにする必
要がある。
く量であり、適切な正規化を行いACS回路の状態メトリ
ック記憶レジスタがオーバーフローしないようにする必
要がある。
かかるメトリック演算方式においては、畳込み符号の
拘束長の増大とともにACS回路の個数が指数関数的に増
大し回路規模が増大するので、回路規模の減少が一般的
な課題となっている。
拘束長の増大とともにACS回路の個数が指数関数的に増
大し回路規模が増大するので、回路規模の減少が一般的
な課題となっている。
従来のかかるメトリック演算方式は、各ACS回路で記
憶している状態メトリックから定められた値を減算して
正規化を行っていたので、ACS回路と同数の減算器を要
し回路規模が増大するという欠点があり、またこの減算
器の動作時間に制約されて全体の動作が遅くなるという
欠点がある。
憶している状態メトリックから定められた値を減算して
正規化を行っていたので、ACS回路と同数の減算器を要
し回路規模が増大するという欠点があり、またこの減算
器の動作時間に制約されて全体の動作が遅くなるという
欠点がある。
本発明の目的は、上記の欠点を解決して回路規模が小
さく、かつ高速で動作するメトリック演算方式を提供す
ることにある。
さく、かつ高速で動作するメトリック演算方式を提供す
ることにある。
本発明のメトリック演算方式は、枝メトリック演算手
段と、前記枝メトリック演算手段の出力により、最尤パ
スを選択し、保持する状態メトリックを更新する動作を
考慮すべきそれぞれの状態について並列に行なう状態メ
トリック演算手段とを具備するビタビ復号装置のメトリ
ック演算方式において、前記枝メトリック演算手段は、
受信信号に対応する枝メトリックから、前記状態メトリ
ックのオーバーフローを防ぐために定められた値を減算
して出力する減算手段を備えて構成される。
段と、前記枝メトリック演算手段の出力により、最尤パ
スを選択し、保持する状態メトリックを更新する動作を
考慮すべきそれぞれの状態について並列に行なう状態メ
トリック演算手段とを具備するビタビ復号装置のメトリ
ック演算方式において、前記枝メトリック演算手段は、
受信信号に対応する枝メトリックから、前記状態メトリ
ックのオーバーフローを防ぐために定められた値を減算
して出力する減算手段を備えて構成される。
以下実施例を示す図面を参照して本発明について詳細
に説明する。
に説明する。
第１図は、本発明のメトリック演算方式の一実施例を
示すブロック図である。第２図・第３図は第１図におけ
る枝メトリック演算回路Ｂ・ACS回路A1の詳細を示すブ
ロック図である。
示すブロック図である。第２図・第３図は第１図におけ
る枝メトリック演算回路Ｂ・ACS回路A1の詳細を示すブ
ロック図である。
第１図に示す実施例は、符号化率1/2、拘束長７の畳
込み符号を３ビット量子化軟判定する場合に用いられる
ものであり、入力信号101・102と正規化信号ｓとを入力
し枝メトリックZ1〜Z4を出力する枝メトリック演算回路
Ｂと、枝メトリックZ1〜Z4のうち二つと状態メトリック
r1〜r64のうち二つとを入力し状態メトリックri（ｉは
１〜64の整数）を出力する64（＝27-1）個のACS回路Ai
と、状態メトリックr1〜r64を入力し正規化信号ｓを出
力する正規化値発生回路Ｃとを具備して構成されてい
る。
込み符号を３ビット量子化軟判定する場合に用いられる
ものであり、入力信号101・102と正規化信号ｓとを入力
し枝メトリックZ1〜Z4を出力する枝メトリック演算回路
Ｂと、枝メトリックZ1〜Z4のうち二つと状態メトリック
r1〜r64のうち二つとを入力し状態メトリックri（ｉは
１〜64の整数）を出力する64（＝27-1）個のACS回路Ai
と、状態メトリックr1〜r64を入力し正規化信号ｓを出
力する正規化値発生回路Ｃとを具備して構成されてい
る。
枝メトリック演算回路Ｂは、入力信号101・102を入力
する４個の相関演算器11〜14と、相関演算器11・12・13
または14の出力から正規化信号ｓを減算し枝メトリック
Z1・Z1・Z3またはZ4を出力する４個の減算器21〜24とを
備えて構成されている。
する４個の相関演算器11〜14と、相関演算器11・12・13
または14の出力から正規化信号ｓを減算し枝メトリック
Z1・Z1・Z3またはZ4を出力する４個の減算器21〜24とを
備えて構成されている。
ACS回路A1は、状態メトリックr1またはr33に枝メトリ
ックZ1またはZ4を加算する２個の加算器31・32と、加算
器31出力と加算器32出力とを大小比較し比較結果を出力
する比較器33と、比較器33出力により加算器31・32出力
のうち大きい方を選択して出力する選択器34と、選択器
34出力を記憶保持し保持内容を状態メトリックr1として
出力するレジスタ35とを備えて構成されている。ACS回
路A2〜A64も、入出力信号の参照符号が異なることを除
きACS回路A1と同じ構成である。
ックZ1またはZ4を加算する２個の加算器31・32と、加算
器31出力と加算器32出力とを大小比較し比較結果を出力
する比較器33と、比較器33出力により加算器31・32出力
のうち大きい方を選択して出力する選択器34と、選択器
34出力を記憶保持し保持内容を状態メトリックr1として
出力するレジスタ35とを備えて構成されている。ACS回
路A2〜A64も、入出力信号の参照符号が異なることを除
きACS回路A1と同じ構成である。
第１図に示す実施例の動作について説明する。
枝メトリック演算回路Ｂには、符号化率1/2、３ビッ
ト量子化軟判定であることから、１符号語が受信される
ごとに、３ビットの入力信号101・102が入力する。（送
出された）符号語は（0,0）・（0,1）・（1,0）・（1,
1）のいずれかであるから、入力信号101・102に対応す
る枝メトリックも全部で四つしかない。相関演算器11
は、入力信号101・102と信号（0,0）の相関演算をして
一つの枝メトリックを計算する。相関演算器12・13・14
も同様に入力信号101・102と信号（0,1）・（1,0）・
（1,1）の相関演算をして残り三つの枝メトリックのそ
れぞれを計算する。これら四つの枝メトリックは減算器
21〜24で正規化信号ｓだけ負側にシフトされて枝メトリ
ックZ1〜Z4となる。このシフトの前後で四つの枝メトリ
ックの相互間の差は変化しない（最尤判定には差のみが
意味をもつ）。
ト量子化軟判定であることから、１符号語が受信される
ごとに、３ビットの入力信号101・102が入力する。（送
出された）符号語は（0,0）・（0,1）・（1,0）・（1,
1）のいずれかであるから、入力信号101・102に対応す
る枝メトリックも全部で四つしかない。相関演算器11
は、入力信号101・102と信号（0,0）の相関演算をして
一つの枝メトリックを計算する。相関演算器12・13・14
も同様に入力信号101・102と信号（0,1）・（1,0）・
（1,1）の相関演算をして残り三つの枝メトリックのそ
れぞれを計算する。これら四つの枝メトリックは減算器
21〜24で正規化信号ｓだけ負側にシフトされて枝メトリ
ックZ1〜Z4となる。このシフトの前後で四つの枝メトリ
ックの相互間の差は変化しない（最尤判定には差のみが
意味をもつ）。
さて符号化率1/2、拘束長７の場合状態ｉは二本の枝
を出して状態（2i−１）または状態2iに移る（ただし演
算2i−1,2iは64を法とする演算である）。この関係に対
応してACS回路回路Aiの出力である状態メトリックriがA
CS回路A2i-1とACS回路A2iとに入力される。すなわち二
例をあげると状態メトリックr1・r33がACS回路A1とACS
回路A2とに入力する。また状態１・33から状態１に移る
各枝のメトリックは枝メトリックZ1・Z4であり、状態１
・33から状態２に移る各枝の枝メトリックは枝メトリッ
クZ4・Z1であるという関係からACS回路A1・A2に枝メト
リックZ1・Z4を入力する。このようにして、ACS回路A1
〜A64のそれぞれおよび枝メトリック演算回路Ｂの相互
間が第１図に図示するように接続される。
を出して状態（2i−１）または状態2iに移る（ただし演
算2i−1,2iは64を法とする演算である）。この関係に対
応してACS回路回路Aiの出力である状態メトリックriがA
CS回路A2i-1とACS回路A2iとに入力される。すなわち二
例をあげると状態メトリックr1・r33がACS回路A1とACS
回路A2とに入力する。また状態１・33から状態１に移る
各枝のメトリックは枝メトリックZ1・Z4であり、状態１
・33から状態２に移る各枝の枝メトリックは枝メトリッ
クZ4・Z1であるという関係からACS回路A1・A2に枝メト
リックZ1・Z4を入力する。このようにして、ACS回路A1
〜A64のそれぞれおよび枝メトリック演算回路Ｂの相互
間が第１図に図示するように接続される。
ACS回路A1では、枝メトリックZ1・Z4が入力すると加
算器31・32で（すでに入力している現在の）状態メトリ
ックr1・r33に加算して新しい状態メトリックr1の候補
値を計算する。両候補値は比較器33で大小比較される。
大きい方の候補値が選択器34を介してレジスタ35に入力
し、レジスタ35はこの値に更新され、新しい状態メトリ
ックr1が出力する。選択された方に対応する枝、たとえ
ば加算器32出力が選択されたときは状態33から状態１に
移る枝が状態１に到る最尤パスとして選択されたことに
なる。ACS回路A2〜A64もACS回路A1の上記動作と同様な
動作を並列に新しい状態メトリックr2〜r64を出力す
る。
算器31・32で（すでに入力している現在の）状態メトリ
ックr1・r33に加算して新しい状態メトリックr1の候補
値を計算する。両候補値は比較器33で大小比較される。
大きい方の候補値が選択器34を介してレジスタ35に入力
し、レジスタ35はこの値に更新され、新しい状態メトリ
ックr1が出力する。選択された方に対応する枝、たとえ
ば加算器32出力が選択されたときは状態33から状態１に
移る枝が状態１に到る最尤パスとして選択されたことに
なる。ACS回路A2〜A64もACS回路A1の上記動作と同様な
動作を並列に新しい状態メトリックr2〜r64を出力す
る。
正規化値発生回路Ｃは状態メトリックr1〜r64を監視
しており、そのうちの最大の状態メトリックが一定値
（これをMrとする）を超えるとその最大値を正規化信号
ｓとして出力し、その他のときは値“0"を出力する。
しており、そのうちの最大の状態メトリックが一定値
（これをMrとする）を超えるとその最大値を正規化信号
ｓとして出力し、その他のときは値“0"を出力する。
さて、枝メトリックそのもの（減算器21〜24でシフト
する以前の枝メトリック）は符号語に対応したある範囲
内にある（その最大値をMzとする）。正規化信号ｓが値
“0"のとき、状態メトリックr1〜r64はMr以下であり、
枝メトリックZ1〜Z4はMz以下であるから、状態メトリッ
クr1〜r64の一つと枝メトリックZ1〜Z4の一つとの和で
あるレジスタ35入力は（Mr＋Mz）以下である。正規化信
号ｓが値“0"でないときは状態メトリックr1〜r64は正
規化信号ｓ以下であり、枝メトリックZ1〜Z4は（Mz−
（正規化信号ｓの値））以下であるからレジスタ35入力
はMz以下である。レジスタ35を（Mr＋Mz）でオーバーフ
ローしないようにすれば、いかなるときもオーバーフロ
ーしない。
する以前の枝メトリック）は符号語に対応したある範囲
内にある（その最大値をMzとする）。正規化信号ｓが値
“0"のとき、状態メトリックr1〜r64はMr以下であり、
枝メトリックZ1〜Z4はMz以下であるから、状態メトリッ
クr1〜r64の一つと枝メトリックZ1〜Z4の一つとの和で
あるレジスタ35入力は（Mr＋Mz）以下である。正規化信
号ｓが値“0"でないときは状態メトリックr1〜r64は正
規化信号ｓ以下であり、枝メトリックZ1〜Z4は（Mz−
（正規化信号ｓの値））以下であるからレジスタ35入力
はMz以下である。レジスタ35を（Mr＋Mz）でオーバーフ
ローしないようにすれば、いかなるときもオーバーフロ
ーしない。
なお正規化には上記した方法のほかに種々の方法があ
る。正規化信号として最小の状態メトリックを用いる方
法や一定値を用いる方法もある。各演算サイクルごとに
一定値を減算する方法をとれば正規化値発生回路Ｃは不
要であり、この場合正規化信号ｓの値は固定値とする。
る。正規化信号として最小の状態メトリックを用いる方
法や一定値を用いる方法もある。各演算サイクルごとに
一定値を減算する方法をとれば正規化値発生回路Ｃは不
要であり、この場合正規化信号ｓの値は固定値とする。
以上詳細に説明したように本発明のメトリック演算方
式は、正規化のための減算器の個数が一つの符号語に対
応する枝メトリックの数だけで済み、従来必要としたAC
S回路と同数の個数より通常はるかに少くてよい（符号
化率1/2、拘束長７の場合従来の個数64に対し本発明の
場合の個数４）から回路規模を小さくできるという効果
があり、また枝メトリック演算回路の１サイクル演算時
間はACS回路の１サイクル演算時間より短いので正規化
のための減算器の動作時間が全体の動作時間を制約しな
いので高速動作ができるという効果がある。
式は、正規化のための減算器の個数が一つの符号語に対
応する枝メトリックの数だけで済み、従来必要としたAC
S回路と同数の個数より通常はるかに少くてよい（符号
化率1/2、拘束長７の場合従来の個数64に対し本発明の
場合の個数４）から回路規模を小さくできるという効果
があり、また枝メトリック演算回路の１サイクル演算時
間はACS回路の１サイクル演算時間より短いので正規化
のための減算器の動作時間が全体の動作時間を制約しな
いので高速動作ができるという効果がある。
第１図は、本発明のメトリック演算方式の一実施例を示
すブロック図、 第２図・第３図は、第１図における枝メトリック演算回
路Ｂ・ACS回路A1の詳細を示すブロック図である。 A1〜A64……ACS回路、Ｂ……枝メトリック演算回路、Ｃ
……正規化値発生回路、11〜14……相関演算器、21〜24
……減算器。
すブロック図、 第２図・第３図は、第１図における枝メトリック演算回
路Ｂ・ACS回路A1の詳細を示すブロック図である。 A1〜A64……ACS回路、Ｂ……枝メトリック演算回路、Ｃ
……正規化値発生回路、11〜14……相関演算器、21〜24
……減算器。
Claims (1)
- 【請求項１】枝メトリック演算手段と、前記枝メトリッ
ク演算手段の出力により、最尤パスを選択し、保持する
状態メトリックを更新する動作を考慮すべきそれぞれの
状態について並列に行なう状態メトリック演算手段とを
具備するビタビ復号装置のメトリック演算方式におい
て、 前記枝メトリック演算手段は、受信信号に対応する枝メ
トリックから、前記状態メトリックのオーバーフローを
防ぐために定められた値を減算して出力する減算手段を
備えることを特徴とするメトリック演算方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218382A JPH084234B2 (ja) | 1985-09-30 | 1985-09-30 | メトリツク演算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218382A JPH084234B2 (ja) | 1985-09-30 | 1985-09-30 | メトリツク演算方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6277717A JPS6277717A (ja) | 1987-04-09 |
| JPH084234B2 true JPH084234B2 (ja) | 1996-01-17 |
Family
ID=16719021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60218382A Expired - Lifetime JPH084234B2 (ja) | 1985-09-30 | 1985-09-30 | メトリツク演算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084234B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| JPH07147546A (ja) * | 1993-11-22 | 1995-06-06 | Nec Corp | ビタビ復号器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919454A (ja) * | 1982-07-23 | 1984-01-31 | Nec Corp | メトリツク正規化回路 |
-
1985
- 1985-09-30 JP JP60218382A patent/JPH084234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6277717A (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715470A (en) | Arithmetic apparatus for carrying out viterbi decoding at a high speed | |
| US5440504A (en) | Arithmetic apparatus for digital signal processor | |
| JP3266182B2 (ja) | ビタビ復号器 | |
| JP3700818B2 (ja) | 誤り訂正回路 | |
| US7437657B2 (en) | High speed add-compare-select processing | |
| JPH084234B2 (ja) | メトリツク演算方式 | |
| JPS6320055B2 (ja) | ||
| JP4149674B2 (ja) | ビタビ復号器のための高速メトリック計算 | |
| JPH0837466A (ja) | ビタビ復号回路 | |
| CN117200809B (zh) | 用于纠两个误码的rs码的低功耗钱搜索和错误估值电路 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP3711290B2 (ja) | ディジタル演算回路 | |
| JP3191442B2 (ja) | ビタビ復号用演算装置 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3281439B2 (ja) | 復号器及び復号方法 | |
| JPH0510850B2 (ja) | ||
| US7779339B2 (en) | ACS circuit | |
| JP3419680B2 (ja) | ビタビ復号装置 | |
| JPH0766735A (ja) | ビタビ復号装置およびステートメトリック正規化方法 | |
| JPH0766736A (ja) | ビタビ復号装置 | |
| US20020056068A1 (en) | Device and method to carry out a viterbi-algorithm | |
| JPH07202724A (ja) | ビタビ復号器 | |
| JPH10163884A (ja) | ブランチメトリック計算装置 | |
| JPS6352499B2 (ja) |