JPH0766735A - ビタビ復号装置およびステートメトリック正規化方法 - Google Patents

Abstract

(57)【要約】 【目的】 小さい回路規模で有効にステートメトリック
のオーバーフロー等の不具合を防止することが可能なビ
タビ復号装置およびステートメトリック正規化方法を提
供することを目的とする。 【構成】 ＡＣＳ回路１１ａ、１１ｂは、受信信号の各
状態に対応するステートメトリックＳＭｉを算出する。
減算回路１２ａ、１２ｂは、ＡＣＳ回路１１ａ、１１ｂ
ステートメトリックの最小値を減算して正規化する。ス
テートメトリック記憶回路１５ａ、１５ｂは、減算回路
１２ａ、１２ｂから出力されるステートメトリックを記
憶する。減算値制御回路２７は、ステートメトリック記
憶回路１５ａ、１５ｂに記憶されるステートメトリック
の最小値を検出する。出力制御装置２８は、所定の周期
で減算回路１２ａ、１２ｂに減算値制御回路２７で算出
されたステートメトリックの最小値、または、数値０を
供給する。以上の構成により、正規化処理のためのステ
ートメトリックの最小値の検出演算、および、その減算
を間引して行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は衛星放送等の信号の復調
に使用されるビタビ復号装置およびステートメトリック
正規化方法に関する。

【０００２】

【従来の技術】衛星通信システムにおいては、受信信号
のＳ／Ｎ比の改善が他の通信システム、例えば有線通信
システム等に比較して困難である。従って、衛星通信シ
ステムの設計においては、伝送路上での各種妨害によっ
て発生するエラーを訂正する誤り訂正が重視される。誤
り訂正を行うための誤り訂正方式は、従来から種々の方
式が提案されているが、特に注目されているものにたた
み込み符号化方式（ビタビ復号方式）がある。ビタビ復
号方式は、符号系列（パス）の拘束長が短いため情報効
率が高い。あるいは、最尤復号方式である上、軟判定を
組み合わせることができるため高い訂正能力を有すると
いう特徴を有する。

【０００３】たたみ込み符号は、ブロック符号に比べ簡
単な装置により誤り訂正能力を高くすることができる。
ビタビ復号方式は、符号化装置として拘束長の短いたた
み込み符号化装置、および、復号化装置としてビタビ復
号装置を組み合わせた誤り訂正方式であり、たたみ込み
符号を使用する誤り訂正方式の中で最も強力な訂正能力
を有する。

【０００４】ビタビ復号装置は、一定長の受信符号系列
（パス）とのユークリッド距離が最も小さい送信符号系
列を、存在しうる全ての送信符号系列の中から選択し、
それに対応する情報シンボルを決定することにより復号
を行う。送信符号系列の選択は、存在し得るすべての一
定長の送信符号系列の中から、ステートメトリックが最
小となるような送信符号系列を選ぶことにより行われ
る。ここで、ステートメトリックとは、ビタビ復号装置
の各内部状態へ到達する符号系列に対応するブランチメ
トリックの和である。また、ブランチメトリックとは、
１個の受信シンボル、および、仮定し得るすべてのシン
ボルとのユークリッド距離の平方の最小値である。

【０００５】以下、一般的なビタビ復号装置を説明す
る。図５は、一般的なビタビ復号装置６の構成を示す図
である。ビタビ復号装置６は、ある符号系列に対応する
ブランチメトリックとステートメトリックとの加算、こ
の加算結果の最小値の検出、および、加算結果の最小値
の選択を行ういわゆるＡＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ
Ｓｅｌｅｃｔ）回路６３、ステートメトリックを記憶
するステートメトリック記憶回路６４、および、加算回
路６１、６２から構成される。また図５において、信号
ＢＭ１および信号ＳＭ１は、所定の符号系列（パス）の
この時点の状態におけるブランチメトリック（ＢＭ）、
および、ステートメトリック（ＳＭ）を表し、信号ＢＭ
２および信号ＳＭ２は、別の符号系列のこの時点におけ
るブランチメトリック、および、ステートメトリックを
表す。また、上記各部の接続を示す線に付されたＳｘｘ
の符号は、対応する各部分の入出力信号を示す（以下同
様）。

【０００６】以下、ビタビ復号装置６の動作を説明す
る。ビタビ復号装置６に入力される各符号系列のブラン
チメトリックおよびステートメトリック（ＢＭ１、ＢＭ
２、ＳＭ１、ＳＭ２）は、それぞれ図中に示すように、
加算回路６１、６２で加算される。ＡＣＳ回路６３は、
加算回路６１、６２の加算結果Ｓ６１、Ｓ６２を比較
し、これらの内の小さい方を選択して出力する。ＡＣＳ
回路６３において選択された最小ステートメトリックＳ
６３は、次の時点における状態に対応するステートメト
リックとなる。ステートメトリック記憶回路６４は、最
小ステートメトリックＳ６３を記憶しする。ステートメ
トリック記憶回路６４から出力され、各符号系列に対応
するその時点の状態のステートメトリックは、次の時点
における、ビタビ復号装置６への入力信号ＳＭ１、ＳＭ
２となる。

【０００７】ステートメトリック記憶回路６４の記憶容
量、あるいは、１ワードのビット数は有限である。従っ
て、ステートメトリック記憶回路６４に記憶されるステ
ートメトリックへ、各時点で算出されるブランチメトリ
ックを加算することにより生じるオーバフローを防ぐた
め何らかの処理が必要となる。以下、ステートメトリッ
クのデータ量がステートメトリック記憶回路６４といっ
たステートメトリックを記憶する回路の容量、あるい
は、ワードのビット数をオーバーフローする事態を防止
する処理を正規化と呼ぶ。

【０００８】以下、一般的なステートメトリックの正規
化処理を説明する。一般的なビタビ復号装置における正
規化処理は、受信信号１シンボル分の処理を行うごと
に、各符号系列に対応するステートメトリックの最小値
を求め、その最小値を各符号系列に対応するステートメ
トリックそれぞれから減算することにより行われる。図
６は、一般的なステートメトリックの正規化回路７の構
成を示す図である。ＡＣＳ回路７１、７２は、それぞれ
対応する符号系列のステートメトリックを算出する。減
算回路７３、７４は、ＡＣＳ回路７１、７２で算出され
たステートメトリックＳ７１、Ｓ７２から、最小値演算
回路７７によって算出された最小値Ｓ７７を減算して正
規化する。ステートメトリック記憶回路７５、７６は、
送受信回路７３、７４によって正規化されたステートメ
トリックＳ７３、Ｓ７４を記憶する。最小値演算回路７
７は、ステートメトリック記憶回路７５、７６に記憶さ
れたステートメトリックＳ７５、７６の中から最小値を
検出する。

【０００９】ビタビ復号装置６における正規化の処理
は、次式で示される。

【００１０】

【数１】 ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） −ｍｉｎ｛ＳＭ（ｔ−１）｝ …（１） ただし、ＳＭｉ（ｔ）は時点ｔにおける状態ｉのステー
トメトリックの値、ＢＭｊｉ（ｔ）は、時点ｔにおい
て、状態ｊから状態ｉへ遷移するパスに対するブランチ
メトリック、ｍｉｎ｛ＳＭ（ｔ）｝は時点ｔにおける全
てのパスに対応するステートメトリックの内の最小値を
示す。

【００１１】以下、ステートメトリックの最小値を求め
る方法の例を説明する。以下に述べる方法は、あるステ
ートメトリックが最小か否かを判断する方法である。図
７は、あるステートメトリックが最小か否かを判断する
演算回路２０の例を示す図である。図７において、比較
回路２０１〜２０６は、それぞれ入力端子ａ、ｂに入力
される異なる状態に対応するステートメトリックＳＭ１
〜ＳＭ４の内の任意の組み合わせの内のいずれが小さい
かを判断し、それぞれの入力ａに入力される値が入力ｂ
に入力される値よりも小さい場合に論理値０を出力し、
その逆の場合に論理値１を出力する。最小値選択回路２
０７は、否定論理回路と論理積回路からなる論理演算回
路であって、比較回路２０１〜２０６の比較結果に基づ
いて演算を行う。つまり最小値選択回路２０７は、ステ
ートメトリックＳＭ１が最小である場合には信号Ｓ２０
７ａを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ２が最小である場合には信号Ｓ２０
７ｂを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ３が最小である場合には信号Ｓ２０
７ｃを論理値１にしてその他の信号を論理値０に、ステ
ートメトリックＳＭ４が最小である場合には信号Ｓ２０
７ｄを論理値１にしてその他の信号を論理値０にする。

【００１２】

【発明が解決しようとする課題】上述のステートメトリ
ックの正規化方法においては、取り扱う状態数の増加に
伴ってステートメトリックの最小値を求めることが時間
的、回路構成等の面で困難になるという問題がある。以
下、例を挙げてこの問題を説明する。例えば、トーナメ
ント方式と呼ばれるステートメトリックの最小値を求め
る方法がある。トーナメント方式においては、それぞれ
入力される２つの符号系列に対応するステートメトリッ
クの内から値の小さい方を選択して出力する比較回路を
多段構成して、ステートメトリックの最小値を演算（検
出）する方法である。このトーナメント方式による最小
値の演算においては、ＮＯＳをビタビ復号装置の状態数
とすると、（ｌｏｇ₂ ＮＯＳ）段の比較回路が必要とな
り、演算時間は（比較回路１段の遅延時間×比較回路の
段数）となる。

【００１３】従ってトーナメント方式においては、後述
する方法よりも回路規模が小さくなる反面、符号系列の
数（状態数）が増加した場合、最小値の検出が終わらな
い内に次の受信信号が正規化回路に入力される可能性が
生じる。つまり、受信信号１シンボルの時間内に最小値
を求める演算が終わらず、あるいは、演算が遅延するこ
とによって、最小値の値によっては正規化の結果アンダ
ーフローとなり正しい復号が行われなくなってしまうと
いう問題がある。

【００１４】また例えば、上述したあるステートメトリ
ックが最小か否かを判断する方法においては、複数の比
較回路の出力が演算回路に並列に入力される２段構成と
なる。従って、この方法による演算遅延時間は、（比較
回路１段の遅延時間＋論理回路の遅延時間）となり、演
算時間の問題からは上述のトーナメント方式よりも有利
となる。しかし、必要な比較回路の数は（ＮＯＳ×（Ｎ
ＯＳ−１）／２）に、つまり状態数の２乗に比例するこ
とになり、状態数の増加とともにトーナメント方式に比
べて回路規模が増大してしまうという問題がある。

【００１５】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、ビタビ復号装置のステートメト
リック正規化回路を改良して、回路規模が小さいにもか
かわらずステートメトリックのオーバーフロー、あるい
は、アンダーフローといった問題の発生を防止すること
が可能なビタビ復号装置およびステートメトリック正規
化方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】上述した目的を達成する
ために本発明のビタビ復号装置は、ビタビ復号を行う装
置であって、連続した時系列の受信信号の有する複数の
状態にそれぞれ対応したステートメトリックの最小値
を、実質的に所定の間隔を隔てた該受信信号のシンボル
おきに順次求め、該最小値に基づいて該ステートメトリ
ックそれぞれを正規化する正規化手段を有し、前記正規
化手段は、前記受信信号のシンボルごとに前記最小値を
出力し、その他のシンボルにおいては数値０を出力する
減算値制御手段と前記減算値制御手段から出力される数
値を、前記各ステートメトリックから減算して正規化す
る減算手段とを有することを特徴とする。また好適に
は、前記所定の間隔は、少なくとも前記最小値を求める
演算に要する時間間隔であることを特徴とする。また好
適には、前記所定の間隔は、前記受信信号の状態数に対
応して変更されることを特徴とする。本発明のステート
メトリック正規化方法は、ビタビ復号処理におけるステ
ートメトリックを正規化する方法であって、連続した時
系列の受信信号の有する複数の状態にそれぞれ対応した
ステートメトリックの最小値を、少なくとも該最小値を
求める演算に要する時間を隔てた該受信信号のシンボル
ごとに前記各ステートメトリックから減算して正規化す
ることを特徴とする。

【００１７】

【作用】ステートメトリック記憶の容量を所定の値以上
とし、受信信号の所定のシンボルおきに正規化しない場
合のオーバーフローを防止する。ステートメトリックの
最小値の算出を、受信信号の所定のシンボルごとに行う
ことにより、ステートメトリックの算出を行う回路に比
較的動作速度が低速の回路を使用することを可能とす
る。該最小値が算出された場合にのみ、各ステートメト
リックから該最小値を減算し、その他の場合には数値０
を減算することにより、ステートメトリックのアンダー
フローを防止する。

【００１８】

【実施例】まず、本発明のビタビ復号装置およびステー
トメトリック正規化方法の原理を説明する。本発明のビ
タビ復号装置においては、受信信号１シンボルの復号処
理を行うたびにステートメトリックの正規化を行う場合
であって、このステートメトリックの正規化の際に必須
な最小値の検出演算が受信信号１シンボル分の時間内に
完了しない場合を前提とする。本発明のビタビ復号装置
は上記の場合に対処するために、各状態に対するステー
トメトリックからステートメトリックの最小値を減算し
て正規化するタイミングを、ステートメトリックの最小
値の検出演算に要する時間、例えば受信信号数シンボル
分の時間だけ遅延する。受信信号１シンボル分の遅延を
与えた場合の復号装置の各部の信号は、次式で表され
る。

【００１９】

【数２】 ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） −ｍｉｎ｛ＳＭ（ｔ−２）｝ …（２） ただし、ｉ，ｊ，ｔは、整数であり、ＳＭｉ（ｔ）は、
時点ｔにおける状態ｉに対応する正規化されたステート
メトリック（ＳＭ）、ＳＭｊ（ｔ−１）は、時点ｔ−１
における状態ｊに対応するステートメトリック、ＢＭｊ
ｉ（ｔ）は、時点ｔにおいて、状態ｊから状態ｉに遷移
するパスに対応するブランチメトリック（ＢＭ）、ｍｉ
ｎ｛ＳＭ（ｔ−２）｝は、時点ｔ−２におけるステート
メトリックの最小値を示す。

【００２０】式２から分かるように、式２中のＳＭｊ
（ｔ−１）は、次式のように展開することができる。

【００２１】

【数３】 ＳＭｉ（ｔ）＝ＳＭｋ（ｔ−２）＋ ＢＭｋｊ（ｔ−１） −ｍｉｎ｛ＳＭ（ｔ−３）｝ ＋ＢＭｊｉ（ｔ）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（３）

【００２２】さらに、式３を次式のように並びかえる。

【００２３】

【数４】 ＳＭｉ（ｔ）＝ＢＭｋｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ＋ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ −ｍｉｎ｛ＳＭ（ｔ−３）｝ …（４）

【００２４】式４に示したような演算（正規化）を行っ
た場合、式４の第５項〔ｍｉｎ｛ＳＭ（ｔ−３）｝〕の
値によっては計算結果ＳＭｉ（ｔ）が負の値となり、ス
テートメトリックの値にアンダーフローが起こってしま
う。このアンダーフローを防止するため、式４の第５項
〔ｍｉｎ｛ＳＭ（ｔ−３）｝〕を省略して次式の正規化
を行う。

【００２５】

【数５】 ＳＭｉ（ｔ）＝ＢＭｋｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ＋ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（５）

【００２６】ここで、式５において次式のΔＳＭｋ（ｔ
−２）は負の数にならない。

【００２７】

【数６】 △ＳＭｋ（ｔ−２）＝ＳＭｋ（ｔ−２）−ｍｉｎ｛ＳＭ（ｔ−２）｝ …（６）

【００２８】従って、式５に示した正規化によってステ
ートメトリックのアンダーフローは起こらない。また、
一般的にビタビ復号装置の状態遷移ダイヤグラム（トレ
リス）上においては、受信信号の４〜５シンボル分の区
間で各状態へのパスが収束する。従って、式６の△ＳＭ
ｋ（ｔ−２）の値は、通常高々ブランチメトリックの４
〜５倍程度となる。逆に、各状態へのパスが収束しない
場合は、生き残りパス上のステートメトリックの差が小
さいことを意味する。従って、この場合においても式６
の△ＳＭｋ（ｔ−２）は上限を有する。

【００２９】以上のことから、所定の定数ＳＭｍａｘを
用いて次のことが導ける。

【００３０】

【数７】 ０≦ＳＭｉ（ｔ）≦ＳＭｍａｘ …（７）

【００３１】式７より、ステートメトリックの記憶装置
の容量、あるいは、１ワードが、ＳＭｍａｘの値を記憶
した場合にオーバーフローを生じなければ、オーバフロ
ー、および、アンダフローを起こすことなく正規化が可
能であることを示している。

【００３２】以上、ステートメトリックの最小値を求め
る演算が受信信号１シンボル分の時間を要する場合につ
いて説明した。同様に、上述の正規化方法は、ステート
メトリックの最小値を求める演算が、受信信号の任意の
ｎシンボル分の時間を要する場合についても拡張可能で
ある。受信信号ｎシンボル分の時間を要する場合の正規
化方法は、一般的に次式で表される。

【００３３】

【数８】 ＳＭｉ（ｔ）＝ＳＭｉ₁ （ｔ−ｎ） ＋ＢＭｉ₁ ｉ₂ （ｔ−ｎ） ＋ＢＭｉ₂ ｉ₃ （ｔ−（ｎ−１）） ・ ・ ・ ＋ＢＭｉ_(n-1) ｉ_n （ｔ−１） −ｍｉｎ｛ＳＭ（ｔ−ｎ）｝ …（８）

【００３４】式８に示した正規化は、同一時点に２時点
以上にまたがるブランチメトリックを加算しているた
め、ハードウエアによりビタビ復号装置を構成した場
合、遅延回路と加算回路が必要となる。そこで、受信信
号１シンボルの期間内で加算するブランチメトリックを
１つとする代わりに、ステートメトリックの正規化のた
めの最小値の減算を間引くことを考える。この間引き
は、次式の各時点において以下のように表すことができ
る。

【００３５】

【数９】 ｔ＝ｎ・ｋ＋０：ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ｔ＝ｎ・ｋ＋１：ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） ・ ・ ｔ＝ｎ・ｋ＋ｎ−１：ＳＭｉ（ｔ）＝ＳＭｊ（ｔ−１）＋ＢＭｊｉ（ｔ） − ｍｉｎ｛ＳＭ（ｔ−ｎ）｝ …（９） ただし、ｎはステートメトリックの最小値を求める演算
に要する時間に対応する受信シンボルの数、ｋは整数で
あり、時点ｔはそれぞれ受信信号のシンボルに対応す
る。

【００３６】式９によれば、受信信号ｎシンボル分の期
間に１回だけ、受信信号ｎシンボル分前のステートメト
リックの最小値の減算を行えばよいことになる。従って
他の期間は、正規化のために減算する値を、ステートメ
トリックの最小値ｍｉｎ｛ＳＭ（ｔ−ｎ）｝の代わりに
数値０とする。式９を実現するためのビタビ復号装置の
ステートメトリック正規化回路は、従来の技術として示
した正規化回路において、正規化のために減算する値を
制御するだけで実現でき、ハードウエアによる実現が容
易に可能である。

【００３７】以下、本発明のビタビ復号装置およびステ
ートメトリック正規化方法の実施例を説明する。本発明
のビタビ復号装置１は、例えば受信信号のＳ／Ｎ比の改
善が困難な衛星通信等に使用される装置であって、上述
した受信信号の状態数２の場合における式９に基づいて
構成されたものである。図１は、ビタビ復号装置１の構
成を示す図である。図１において、メトリック計算回路
１０は、連続して時系列に入力される受信信号（入力デ
ータ）に基づいて、受信信号のシンボル、および、ｎ個
の状態ごとにブランチメトリックＢＭｉ（１≦ｉ≦ｎ）
を順次算出する。ＡＣＳ回路１１は、メトリック計算回
路１０で算出されたブランチメトリックＢＭｉに基づい
て、ある状態に合流するそれぞれのパスに対し、受信信
号のシンボルとそれらのパスとのユークリッド距離（ブ
ランチメトリック）を順次算出し、また、それまでのブ
ランチメトリックの累積和（ステートメトリック）を順
次算出する。上記ユークリッド距離の算出、および、ス
テートメトリックの算出の後、これらの値を比較し、最
も尤度の高いパス、つまり、最もステートメトリックの
値の小さいパスを順次選択して、このパスに対応するス
テートメトリックの値を正規化回路２に順次入力する。
なおＡＣＳ回路１１は、後述のように、ｎ個の状態それ
ぞれに対応して設けられ、それぞれ状態に対応するステ
ートメトリックＳＭｉを算出するＡＣＳ回路１１ａ、１
１ｂの各部分から構成される。

【００３８】正規化回路２は、ＡＣＳ回路１１から入力
されるステートメトリックを正規化してステートメトリ
ック記憶回路１５に入力して記憶させる。ステートメト
リック記憶回路１５は、上述のステートメトリックのオ
ーバーフローを防止可能な程度の所定の容量を有し、Ａ
ＣＳ回路１１から入力される正規化されたステートメト
リックを記憶し、これらの値を正規化回路２およびＡＣ
Ｓ回路１１における処理のために提供する。なおステー
トメトリック記憶回路１５は、後述するようにステート
メトリック記憶回路１５ａ、１５ｂの各部分から較正さ
れる。パスメモリ１８は、各パスの情報を記憶し、この
情報を最尤復号判定回路１７の処理のために提供する。
最尤復号判定回路１７は、ステートメトリック記憶回路
１５に記憶される各ステートメトリック、および、パス
メモリ１８に記憶される各パスの情報に基づいて最尤パ
スを判定し、復号データを生成して出力する。なお各図
において、各部分間の接続に付されたＳｘｘは、対応す
る部分の入出力信号を示す。

【００３９】図２は、図１に示したビタビ復号装置１の
内、ステートメトリックの正規化に関する部分の構成を
示す図である。正規化回路２は、それぞれ状態１、２に
対応する減算回路１２ａ、１２ｂ、減算値制御回路２
７、および、出力制御装置２８から構成される。ＡＣＳ
回路１１ａ、１１ｂは、受信信号の各状態に対応するス
テートメトリックＳＭｉを算出して、それぞれ減算回路
１２ａ、１２ｂに入力する。減算回路１２ａ、１２ｂ
は、ＡＣＳ回路１１ａ、１１ｂから入力される信号から
減算値制御回路２７に含まれる最小値検出回路１６ａで
検出されるステートメトリックの最小値を減算して正規
化する。ステートメトリック記憶回路１５ａ、１５ｂ
は、それぞれ図１に示したステートメトリック記憶回路
１５を構成するメモリであって、減算回路１２ａ、１２
ｂから出力されるステートメトリックを記憶する。減算
値制御回路２７は、図４に示して後述する、比較的処理
速度の遅い最小値検出回路１６ａによりステートメトリ
ック記憶回路１５ａ、１５ｂに記憶されるステートメト
リックの最小値を受信信号のｎシンボルごとに検出し、
この最小値を出力制御装置２８に入力する。出力制御装
置２８は、図３を参照して後述するように同期式リセッ
ト付きＤフリップフロップから構成され、所定の周期で
減算回路１２ａ、１２ｂに減算値制御回路２７で算出さ
れたステートメトリックの最小値、または、数値０を供
給する。

【００４０】図３は、図２に示した減算値制御回路２７
の構成および動作のタイミングを示す図である。図３に
おいて、（Ａ）は減算値制御回路２７の構成、（Ｂ）は
減算値制御回路２７の動作を説明するタイミングチャー
トである。出力制御装置２８は、図３（Ａ）に示すよう
に、受信信号のシンボルに同期したクロック信号ＣＫに
同期して減算値制御回路２７から出力される信号Ｓ２７
（ステートメトリックの最小値）をラッチし、リセット
信号ＲＳＴによりリセットされる信号Ｓ２７のビット幅
ｍを有するＤフリップフロップから構成される。また出
力制御装置２８は、図３（Ｂ）に示すように、クロック
信号ＣＫに同期して受信信号のｎ−１シンボル、例えば
１シンボルおきに（ｎ＝２）、減算値制御回路２７から
入力される信号Ｓ２７（ステートメトリックの最小値）
をラッチして出力する。またこの場合、リセット信号Ｒ
ＳＴは、図３（Ｂ）に示すようにクロック信号ＣＫを２
分周した信号となり、出力制御装置２８は、このリセッ
ト信号ＲＳＴが論理値１の場合にリセットされ、出力信
号Ｓ２８として数値０を減算回路１２ａ、１２ｂに入力
し、それ以外の場合にはラッチした信号Ｓ２７の値を出
力信号Ｓ２８として減算回路１２ａ、１２ｂに入力す
る。以上述べた各部分は、それぞれハードウェア的に構
成されるか、あるいは、同等の機能が計算機上にソフト
ウェア的に実現されるかを問わない。また、受信信号の
状態数、あるいは、ステートメトリックの算出を行う受
信信号のシンボルの周期は２に限らず、状態数に対応す
る回路の増加より任意の状態数に、あるいは、出力制御
装置２８へのリセット信号ＲＳＴの変更により任意の周
期に対応可能である。

【００４１】以下、図１〜図３、および、式９を参照し
てビタビ復号装置１の動作を説明する。メトリック計算
回路１０は受信信号（入力データ）に基づいて、ｎ個の
状態ごとにブランチメトリックＢＭを順次算出してＡＣ
Ｓ回路１１に入力する。ここで、ＡＣＳ回路１１に入力
されるブランチメトリックＢＭは、式９のＢＭｊｉ
（ｔ）に相当し、ステートメトリックＳＭは、式５のＳ
Ｍｊ（ｔ−１）に相当する。ＡＣＳ回路１１に含まれる
ＡＣＳ回路１１ａ、１１ｂは、それぞれ対応する状態ｉ
に対応するステートメトリックＳＭｉおよびブランチメ
トリックＢＭｉを算出して、それぞれ信号Ｓ１１ａ、Ｓ
１１ｂとして減算回路１２ａ、１２ｂに入力する。この
場合、信号Ｓ１１ａ、１１ｂは、式９の各時点ｔのＳＭ
ｊ（ｔ−１）＋ＢＭｊｉ（ｔ）に相当する。

【００４２】減算回路１２ａ、１２ｂにおいて、信号Ｓ
１１ａ、Ｓ１１ｂは、上述した出力制御装置２８の制御
により、所定の周期（ｎ＝２）で減算値制御回路２７で
算出されたステートメトリックの最小値が減算され、そ
の他の場合は数値０が減算されて正規化される。つま
り、式９において、時点ｔ＝ｎ・ｋ−０〜ｔ＝ｎ・ｋ−
２の場合には数値０が減算回路１２ａ、１２ｂにおいて
減算され、時点ｔ＝ｎ・ｋ−１の場合にのみステートメ
トリックの最小値ｍｉｎ｛ＳＭ（ｔ−ｎ）｝が減算され
ることになる。すなわち、正規化処理のためのステート
メトリックの最小値の検出演算、および、その減算が間
引きされたかたちになる。減算回路１２ａ、１２ｂにお
いて正規化されたステートメトリック（Ｓ１２ａ、Ｓ１
２ｂ）は、それぞれステートメトリック記憶回路１５
ａ、１５ｂに記憶され、ＡＣＳ回路１１、および、最尤
復号判定回路１７等における処理に使用される。以上の
各動作により、図２に示した各部分はステートメトリッ
クの正規化を行う。

【００４３】以下、減算値制御回路２７に含まれてステ
ートメトリックの最小値を検出する最小値検出回路１６
の構成を説明する。図４は、減算値制御回路２７に含ま
れてステートメトリックの最小値を検出する最小値検出
回路１６の構成例を示す図である。図４において、
（Ａ）は図２に示した受信信号の状態数２に対応する場
合の最小値検出回路１６ａの構成を示し、（Ｂ）は状態
数８（ｎ＝８）の場合を例とした、いわゆるトーナメン
ト方式による最小値検出回路１６ｂの構成を示す。図４
（Ａ）において、最小値検出回路１６ａは、単一の比較
回路１６０から構成され、入力される２つのステートメ
トリックの値ＳＭ１、ＳＭ２から値の小さい方を選択し
て信号Ｓ１６として出力する。この信号Ｓ１６は、減算
回路１２ａ、１２ｂに入力される。

【００４４】受信信号の状態数が２の場合は、図４
（Ａ）に示した簡単な回路で最小値検出回路１６ａを構
成可能である。しかし、受信信号の状態数が、例えば８
に増加した場合には、図４（Ａ）に示した最小値検出回
路１６ａを多段構成した、図４（Ｂ）に示す最小値検出
回路１６ｂが使用される。

【００４５】図４（Ｂ）において、比較回路１６１〜１
６７は、それぞれ入力される２つのステートメトリック
の値の内、いずれか小さい方を選択して出力する。以
下、最小値検出回路１６ｂの動作を説明する。比較回路
１６１〜１６３は、それぞれ入力されるステートメトリ
ックＳＭ１とＳＭ２、ＳＭ３とＳＭ４、ＳＭ５とＳＭ
６、ＳＭ７とＳＭ８を比較して値の小さい方を出力す
る。比較回路１６５は、比較回路１６１、１６２から入
力されるＳＭ１とＳＭ２の内のいずれか値の小さい方、
および、ＳＭ３とＳＭ４の内のいずれか値の小さい方を
比較回路１６７に入力する。比較回路１６６は、比較回
路１６５、１６６から入力されるＳＭ４とＳＭ５の内の
いずれか値の小さい方、および、ＳＭ７とＳＭ８の内の
いずれか値の小さい方を比較回路１６７に入力する。比
較回路１６７は、比較回路１６５、１６６から入力され
るステートメトリックの内、いずれか小さい方を選択し
てＳ１６７として出力する。この信号Ｓ１６７は、図２
の減算回路１２ａ、１２ｂに入力される。

【００４６】トーナメント方式の最小値検出回路１６ｂ
は、図５に示した演算回路２０と比較して、状態数の増
加に対して相対的に回路規模が小さくなる長所を有する
一方、演算に要する時間が長いという短所がある。しか
し、受信信号の状態数が増加して、例えば最小値検出回
路１６ｂをビタビ復号装置１に適用した場合において
も、ビタビ復号装置１は、その構成により、最小値検出
回路１６の演算時間が受信信号１シンボルを超える場合
も正常に受信信号の復号を行うことが可能である。

【００４７】本発明のビタビ復号装置１の復号に要する
状態数は、ビタビ復号装置１の用途、例えば適用される
伝送路の状態等により変更してもよく、この状態数の変
更に応じて最小値検出回路１６ａ、１６ｂの段数も異な
ることになる。従って、ビタビ復号装置１の用途によ
り、最小値検出回路１６ａ、１６ｂの段数を加減し、こ
の段数に応じて正規化のためにステートメトリックの最
小値を減算する時間間隔を変更するように構成してもよ
い。

【００４８】以上説明したように、本発明のビタビ復号
装置１によれば、ステートメトリックの正規化を所定の
間隔をおいて（間引いて）行うので、ステートメトリッ
クの最小値の検出演算に受信信号１シンボル分以上の遅
延を許容することが可能である。従って、ステートメト
リックの最小値の演算に、例えば最小値検出回路１６ｂ
のような演算時間の大きいものを使用可能である。よっ
て、従来の技術として示した演算回路２０に比較して、
受信信号の状態数が大幅に増加した場合に回路規模の大
幅な縮小が可能である。また、従来のビタビ復号装置の
設計においては、ステートメトリックの最小値の演算時
間が重大な問題であったが、この演算時間の条件が緩和
されるので設計の自由度が増す。従って、ステートメト
リックの最小値を演算する処理速度に他の処理速度が拘
束されることがない。よって、ステートメトリックの最
小値の演算速度に関係なくビタビ復号装置のその他の回
路の高速化が可能になる。

【００４９】また、該演算を行う回路に高速動作可能な
特殊部品を用いる必要がないので、ビタビ復号装置の製
造コストを低減することができる。また、本発明のビタ
ビ復号装置は、従来のビタビ復号装置の正規化回路に、
ごく簡単な回路から構成される出力制御装置２８を付加
するだけで実現可能である。よって、ビタビ復号装置の
開発コストをも低減することができる。

【００５０】

【発明の効果】以上述べたように本発明のビタビ復号装
置によれば、ステートメトリックの正規化処理におい
て、ステートメトリックの最小値の検出演算に、例えば
トーナメント方式といった演算時間が大きいものを使用
可能である。従って、この部分の回路を他の方式、例え
ば並列に全てのステートメトリックの組合せに対して比
較を行う方式で行う場合に比べて、受信信号の状態数が
増加した場合にも、回路規模の増加を格段に小さくする
ことができる。従って、安価な低速の汎用比較器を用い
て、高速動作が可能なステートメトリック正規化回路を
構成することができる。また、本発明のステートメトリ
ック正規化方法によれば、ステートメトリックの最小値
の演算量を相対的に少なくすることが可能である。従っ
て、ビタビ復号の他の処理に多くの時間を当てることが
できるので、ビタビ復号装置をさらに高速にすることが
可能である。さらに、簡単な構成の出力制御装置を従来
の正規化回路に付加するのみで本発明を実現可能なの
で、新たに設計するビタビ復号装置においても容易に本
発明のビタビ復号装置およびステートメトリック正規化
方法を採用でき、開発コストを削減できる。

【図面の簡単な説明】

【図１】本発明のビタビ復号装置の構成を示す図であ
る。

【図２】図１に示した本発明のビタビ復号装置の内、ス
テートメトリックの正規化に関する部分の構成を示す図
である。

【図３】図２に示した減算値制御回路の構成および動作
のタイミングを示す図であって、（Ａ）は減算値制御回
路の構成、（Ｂ）は減算値制御回路の動作を説明するタ
イミングチャートである。

【図４】図２に示した減算値制御回路に含まれてステー
トメトリックの最小値を検出する最小値検出回路の構成
例を示す図であって、（Ａ）は図２に示した受信信号の
状態数２に対応する場合の最小値検出回路の構成を示
し、（Ｂ）は状態数８（ｎ＝８）の場合を例とした、い
わゆるトーナメント方式による最小値検出回路の構成を
示す。

【図５】一般的なビタビ復号装置の構成を示す図であ
る。

【図６】一般的なステートメトリックの正規化回路の構
成を示す図である。

【図７】あるステートメトリックが最小か否かを判断す
る演算回路の例を示す図である。

【符号の説明】

１・・・ビタビ復号装置、１０・・・メトリック計算回
路、２・・・正規化回路、１１，１１ａ，１１ｂ・・・
ＡＣＳ回路、１２ａ，１２ｂ・・・減算回路、１５，１
５ａ，１５ｂ・・・ステートメトリック記憶回路、２７
・・・減算値制御回路、２８・・・減算値制御回路、１
６ａ，１６ｂ・・・最小値検出回路、１６０〜１６７・
・・比較回路、１７・・・最尤復号判定回路、１８・・
・パスメモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】ビタビ復号を行う装置であって、 連続した時系列の受信信号の有する複数の状態にそれぞ
   れ対応したステートメトリックの最小値を、実質的に所
   定の間隔を隔てた該受信信号のシンボルおきに順次求
   め、該最小値に基づいて該ステートメトリックそれぞれ
   を正規化する正規化手段を有し、 前記正規化手段は、前記受信信号のシンボルごとに前記
   最小値を出力し、その他のシンボルにおいては数値０を
   出力する減算値制御手段と前記減算値制御手段から出力
   される数値を、前記各ステートメトリックから減算して
   正規化する減算手段とを有することを特徴とするビタビ
   復号装置。
2. 【請求項２】前記所定の間隔は、少なくとも前記最小値
   を求める演算に要する時間間隔であることを特徴とする
   請求項１に記載のビタビ復号装置。
3. 【請求項３】前記所定の間隔は、前記受信信号の状態数
   に対応して変更されることを特徴とする請求項２に記載
   のビタビ復号装置。
4. 【請求項４】ビタビ復号処理におけるステートメトリッ
   クを正規化する方法であって、 連続した時系列の受信信号の有する複数の状態にそれぞ
   れ対応したステートメトリックの最小値を、少なくとも
   該最小値を求める演算に要する時間を隔てた該受信信号
   のシンボルごとに前記各ステートメトリックから減算し
   て正規化することを特徴とするステートメトリック正規
   化方法。