JP3281439B2 - 復号器及び復号方法 - Google Patents
復号器及び復号方法Info
- Publication number
- JP3281439B2 JP3281439B2 JP05659093A JP5659093A JP3281439B2 JP 3281439 B2 JP3281439 B2 JP 3281439B2 JP 05659093 A JP05659093 A JP 05659093A JP 5659093 A JP5659093 A JP 5659093A JP 3281439 B2 JP3281439 B2 JP 3281439B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- subtraction
- path metric
- metric
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、復号器及び復号方法に
関し、特に、デジタルＶＴＲ等に用いられるビタビ復号
器に用いて好適なものである。
関し、特に、デジタルＶＴＲ等に用いられるビタビ復号
器に用いて好適なものである。
【０００２】
【従来の技術】ビタビ復号器では、保存されているパス
メトリックと入力されたデータ列から求めたブランチメ
トリックとを幾つかの組み合わせで加算し、その加算結
果を比較して新しいパスメトリックを選択する。そし
て、保存されているパスメトリックの内容を選択した新
しいパスメトリックの内容に更新するという処理を繰り
返すことによって最も確からしいデータを復号する。こ
こに、ブランチ（枝）とはある状態から次の状態に至る
までの復号経路を言い、パスとはその枝の連なりで構成
される一連の復号経路を言う。また、ブランチメトリッ
クおよびパスメトリックとは、上記ブランチおよびパス
からそれぞれ一定の計算式により求めたデータを言う。
メトリックと入力されたデータ列から求めたブランチメ
トリックとを幾つかの組み合わせで加算し、その加算結
果を比較して新しいパスメトリックを選択する。そし
て、保存されているパスメトリックの内容を選択した新
しいパスメトリックの内容に更新するという処理を繰り
返すことによって最も確からしいデータを復号する。こ
こに、ブランチ（枝）とはある状態から次の状態に至る
までの復号経路を言い、パスとはその枝の連なりで構成
される一連の復号経路を言う。また、ブランチメトリッ
クおよびパスメトリックとは、上記ブランチおよびパス
からそれぞれ一定の計算式により求めたデータを言う。
【０００３】図７および図８に従来のビタビ復号器の一
構成例を示す。図７において、１はビタビ復号器に入力
される入力情報、２はこの入力情報１からブランチメト
リックを計算するブランチメトリック計算回路、３はブ
ランチメトリック計算回路２により計算されたブランチ
メトリック、５は上述の保存されているパスメトリッ
ク、５ｂおよび５ｃは上述の新しいパスメトリックであ
る。
構成例を示す。図７において、１はビタビ復号器に入力
される入力情報、２はこの入力情報１からブランチメト
リックを計算するブランチメトリック計算回路、３はブ
ランチメトリック計算回路２により計算されたブランチ
メトリック、５は上述の保存されているパスメトリッ
ク、５ｂおよび５ｃは上述の新しいパスメトリックであ
る。
【０００４】次いで、４ｂは残存パスおよび新しいパス
メトリック５ｂを選択する加算比較選択回路、４ｃは新
しいパスメトリック５ｂに対して減算操作を行う減算回
路、６は減算回路４ｃで減算された新しいパスメトリッ
ク５ｃを保存しておくパスメトリックメモリ、７は加算
比較選択回路４ｂで選択された残存パスを表す残存パス
情報、８は残存パス情報７を記憶するパスメモリであ
り、このパスメモリ８に記載された複数の残存パス情報
７の中から最も確からしいデータである最尤状態信号
（最尤パス）９が選び出される。
メトリック５ｂを選択する加算比較選択回路、４ｃは新
しいパスメトリック５ｂに対して減算操作を行う減算回
路、６は減算回路４ｃで減算された新しいパスメトリッ
ク５ｃを保存しておくパスメトリックメモリ、７は加算
比較選択回路４ｂで選択された残存パスを表す残存パス
情報、８は残存パス情報７を記憶するパスメモリであ
り、このパスメモリ８に記載された複数の残存パス情報
７の中から最も確からしいデータである最尤状態信号
（最尤パス）９が選び出される。
【０００５】図８は、図７に示した加算比較選択回路４
ｂおよび減算回路４ｃの内部構成を示す図である。図８
中で、図７と同一符号を付したものは同一要素であるこ
とを示している。図８において、１０はブランチメトリ
ック３と保存されているパスメトリック５とを種々の組
み合わせで加算する加算回路、１１は加算回路１０によ
る加算結果であるところの種々のパスメトリックであ
る。
ｂおよび減算回路４ｃの内部構成を示す図である。図８
中で、図７と同一符号を付したものは同一要素であるこ
とを示している。図８において、１０はブランチメトリ
ック３と保存されているパスメトリック５とを種々の組
み合わせで加算する加算回路、１１は加算回路１０によ
る加算結果であるところの種々のパスメトリックであ
る。
【０００６】次いで、１２は加算回路１０から出力され
る種々のパスメトリック１１の大小関係を比較し、最大
値を与えるブランチメトリック３と保存されているパス
メトリック５との組み合わせを残存パス情報７として検
出する比較回路、１６はパスメトリック１１と残存パス
情報７とに基づいて新しいパスメトリック５ｂを選択す
る選択回路である。加算比較選択回路４ｂは、以上述べ
た加算回路１０、比較回路１２および選択回路１６によ
り構成されている。
る種々のパスメトリック１１の大小関係を比較し、最大
値を与えるブランチメトリック３と保存されているパス
メトリック５との組み合わせを残存パス情報７として検
出する比較回路、１６はパスメトリック１１と残存パス
情報７とに基づいて新しいパスメトリック５ｂを選択す
る選択回路である。加算比較選択回路４ｂは、以上述べ
た加算回路１０、比較回路１２および選択回路１６によ
り構成されている。
【０００７】次いで、１４ｃはパスメトリック１１のオ
ーバーフローを防止するための減算操作を行うか否かの
判定、およびその減算操作によって行う減算量の決定を
行う減算判定回路、１５ｃは減算判定回路１４ｃによる
判定結果であるところの減算判定情報、１７は減算判定
情報１５ｃに基づいて上述の減算操作を行う減算回路で
ある。減算回路４ｃは、以上述べた減算判定回路１４ｃ
および減算回路１７により構成されている。
ーバーフローを防止するための減算操作を行うか否かの
判定、およびその減算操作によって行う減算量の決定を
行う減算判定回路、１５ｃは減算判定回路１４ｃによる
判定結果であるところの減算判定情報、１７は減算判定
情報１５ｃに基づいて上述の減算操作を行う減算回路で
ある。減算回路４ｃは、以上述べた減算判定回路１４ｃ
および減算回路１７により構成されている。
【０００８】次に、上記構成による従来のビタビ復号器
の動作について説明する。まず、ブランチメトリック計
算回路２において、入力情報１のある時点における各状
態から次の時点における各状態に至るまでの全ての枝に
ついてブランチメトリック３が求められ、加算比較選択
回路４ｂ中の加算回路１０に入力される。加算回路１０
では、求められた全てのブランチメトリック３と、パス
メトリックメモリ６に保存されている各状態におけるパ
スメトリック５とが種々の組み合わせで加算される。
の動作について説明する。まず、ブランチメトリック計
算回路２において、入力情報１のある時点における各状
態から次の時点における各状態に至るまでの全ての枝に
ついてブランチメトリック３が求められ、加算比較選択
回路４ｂ中の加算回路１０に入力される。加算回路１０
では、求められた全てのブランチメトリック３と、パス
メトリックメモリ６に保存されている各状態におけるパ
スメトリック５とが種々の組み合わせで加算される。
【０００９】これらの加算結果である各状態についての
パスメトリック１１は比較回路１２に入力され、その大
小関係が比較されて最大値を与えるブランチメトリック
３とパスメトリック５との組み合わせが残存パス情報７
として検出される。ここで、例えば入力情報１の状態数
が２である場合には、図８のように２つのパスメトリッ
ク１１についての大小比較が行なわれる。このようにし
て検出された各状態についての残存パス情報７は、パス
メモリ８に記憶されるとともに、選択回路１６に与えら
れる。選択回路１６では、与えられた残存パス情報７に
基づいて、種々のパスメトリック１１の中から新しいパ
スメトリック５ｂが各状態毎に選択される。
パスメトリック１１は比較回路１２に入力され、その大
小関係が比較されて最大値を与えるブランチメトリック
３とパスメトリック５との組み合わせが残存パス情報７
として検出される。ここで、例えば入力情報１の状態数
が２である場合には、図８のように２つのパスメトリッ
ク１１についての大小比較が行なわれる。このようにし
て検出された各状態についての残存パス情報７は、パス
メモリ８に記憶されるとともに、選択回路１６に与えら
れる。選択回路１６では、与えられた残存パス情報７に
基づいて、種々のパスメトリック１１の中から新しいパ
スメトリック５ｂが各状態毎に選択される。
【００１０】このようなビタビ復号器では、選択された
新しいパスメトリック５ｂはその時点に至るまでに選択
されたブランチメトリック３の累計を表すことになるた
め、パスメトリック５ｂはオーバーフローを起こす可能
性がある。そこで、加算比較選択回路４ｂの後に減算回
路４ｃを設け、この中の減算判定回路１４ｃで減算操作
の必要性の有無、およびその減算量を各状態毎に決定
し、減算判定情報１５ｃとして減算回路１７に出力す
る。そして、パスメトリック５ｂからこの減算量を減算
回路１７で引くことによって、オーバーフローの発生を
防止している。
新しいパスメトリック５ｂはその時点に至るまでに選択
されたブランチメトリック３の累計を表すことになるた
め、パスメトリック５ｂはオーバーフローを起こす可能
性がある。そこで、加算比較選択回路４ｂの後に減算回
路４ｃを設け、この中の減算判定回路１４ｃで減算操作
の必要性の有無、およびその減算量を各状態毎に決定
し、減算判定情報１５ｃとして減算回路１７に出力す
る。そして、パスメトリック５ｂからこの減算量を減算
回路１７で引くことによって、オーバーフローの発生を
防止している。
【００１１】この減算の結果得られたパスメトリック５
ｃは、パスメトリックメモリ６に記憶された後、加算比
較選択回路４ｂにフィードバックされ、入力情報１の更
に次の時点における各状態についての残存パスおよびそ
のパスメトリック５ｂを選択するための基準とされる。
そして、以上のようなループ処理が何回か繰り返し行わ
れた後、パスメモリ８に記憶された入力情報１の状態数
分の残存パス情報７の中から最大値を与える残存パス情
報７が最尤状態信号９として出力される。
ｃは、パスメトリックメモリ６に記憶された後、加算比
較選択回路４ｂにフィードバックされ、入力情報１の更
に次の時点における各状態についての残存パスおよびそ
のパスメトリック５ｂを選択するための基準とされる。
そして、以上のようなループ処理が何回か繰り返し行わ
れた後、パスメモリ８に記憶された入力情報１の状態数
分の残存パス情報７の中から最大値を与える残存パス情
報７が最尤状態信号９として出力される。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
ようにオーバーフローを防止するために加算比較選択回
路４ｂの後に減算回路４ｃを設けて減算操作を行うよう
にすると、加算比較選択回路４ｂ、減算回路４ｃおよび
パスメトリックメモリ６により構成されるパスメトリッ
クのフィードバックループが長くなり、ビタビ復号器の
動作速度が遅くなってしまうという問題が生じる。ま
た、減算回路４ｃでは全てのパスメトリックの全てのビ
ットを対象として減算判定および減算操作を行っている
ため、取り扱うデータの量が多くなり、減算判定回路１
４ｃおよび減算回路１７の回路規模が大きくなってしま
うとともに、その処理にも多大な時間がかかってしまう
という問題があった。
ようにオーバーフローを防止するために加算比較選択回
路４ｂの後に減算回路４ｃを設けて減算操作を行うよう
にすると、加算比較選択回路４ｂ、減算回路４ｃおよび
パスメトリックメモリ６により構成されるパスメトリッ
クのフィードバックループが長くなり、ビタビ復号器の
動作速度が遅くなってしまうという問題が生じる。ま
た、減算回路４ｃでは全てのパスメトリックの全てのビ
ットを対象として減算判定および減算操作を行っている
ため、取り扱うデータの量が多くなり、減算判定回路１
４ｃおよび減算回路１７の回路規模が大きくなってしま
うとともに、その処理にも多大な時間がかかってしまう
という問題があった。
【００１３】本発明はこのような問題にかんがみてなさ
れたものであり、回路規模を小さくするとともに、動作
速度を速くすることができる復号器及び復号方法を提供
することを目的としている。
れたものであり、回路規模を小さくするとともに、動作
速度を速くすることができる復号器及び復号方法を提供
することを目的としている。
【００１４】
【課題を解決するための手段】本発明の復号器は、複数
のブランチメトリックと複数のパスメトリックとを、所
定の組み合わせに従って加算する加算手段と、上記加算
手段から出力された複数の加算値の大小関係を比較する
比較手段と、新しいパスメトリックのオーバーフローを
防止するための操作を行うか否かの判定を、上記比較手
段における処理と並行して行う判定手段と、上記比較手
段の比較結果に従って上記新しいパスメトリックを選択
するとともに、上記判定手段の判定結果に従って上記操
作を行う選択手段とを有し、上記選択手段から出力され
た上記新しいパスメトリックを上記加算手段にフィード
バックさせることを特徴とする。
のブランチメトリックと複数のパスメトリックとを、所
定の組み合わせに従って加算する加算手段と、上記加算
手段から出力された複数の加算値の大小関係を比較する
比較手段と、新しいパスメトリックのオーバーフローを
防止するための操作を行うか否かの判定を、上記比較手
段における処理と並行して行う判定手段と、上記比較手
段の比較結果に従って上記新しいパスメトリックを選択
するとともに、上記判定手段の判定結果に従って上記操
作を行う選択手段とを有し、上記選択手段から出力され
た上記新しいパスメトリックを上記加算手段にフィード
バックさせることを特徴とする。
【００１５】また、本発明の復号方法は、複数のブラン
チメトリックと複数のパスメトリックとを、所定の組み
合わせに従って加算する加算工程と、上記加算工程で得
られた複数の加算値の大小関係を比較する比較工程と、
新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を、上記比較工程における処
理と並行して行う判定工程と、上記比較工程の比較結果
に従って上記新しいパスメトリックを選択するととも
に、上記判定工程の判定結果に従って上記操作を行う選
択工程と、上記選択工程から出力された上記新しいパス
メトリックを上記加算工程にフィードバックさせる工程
とを有することを特徴とする。
チメトリックと複数のパスメトリックとを、所定の組み
合わせに従って加算する加算工程と、上記加算工程で得
られた複数の加算値の大小関係を比較する比較工程と、
新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を、上記比較工程における処
理と並行して行う判定工程と、上記比較工程の比較結果
に従って上記新しいパスメトリックを選択するととも
に、上記判定工程の判定結果に従って上記操作を行う選
択工程と、上記選択工程から出力された上記新しいパス
メトリックを上記加算工程にフィードバックさせる工程
とを有することを特徴とする。
【００１６】
【実施例】以下、本発明の復号器の一実施例であるビタ
ビ復号器を図１〜図５に基づいて説明する。なお、図１
〜図５に示す本実施例によるビタビ復号器、および図
７、図８に示した従来のビタビ復号器において同一符号
を付したものは同一要素であることを示しているので、
重複する説明は省略する。
ビ復号器を図１〜図５に基づいて説明する。なお、図１
〜図５に示す本実施例によるビタビ復号器、および図
７、図８に示した従来のビタビ復号器において同一符号
を付したものは同一要素であることを示しているので、
重複する説明は省略する。
【００１７】図１は、本実施例によるビタビ復号器の全
体の構成を示すブロック図である。図１において、４ａ
はブランチメトリック計算回路２により計算されたブラ
ンチメトリック３、およびパスメトリックメモリ６に保
存されているパスメトリック５についての加算、比較、
減算判定および選択・減算の各処理を行い、残存パスお
よび新しいパスメトリック５ａを選択する加算比較選択
減算回路である。
体の構成を示すブロック図である。図１において、４ａ
はブランチメトリック計算回路２により計算されたブラ
ンチメトリック３、およびパスメトリックメモリ６に保
存されているパスメトリック５についての加算、比較、
減算判定および選択・減算の各処理を行い、残存パスお
よび新しいパスメトリック５ａを選択する加算比較選択
減算回路である。
【００１８】加算比較選択減算回路４ａは、図２に示す
ように、加算回路１０、比較回路１２、減算判定回路１
４ａおよび選択・減算回路１３により構成している。図
２において１１ａは、加算回路１０の加算結果であるパ
スメトリック１１の最上位ビットデータである。
ように、加算回路１０、比較回路１２、減算判定回路１
４ａおよび選択・減算回路１３により構成している。図
２において１１ａは、加算回路１０の加算結果であるパ
スメトリック１１の最上位ビットデータである。
【００１９】この加算比較選択減算回路４ａを更に詳細
に表したものを図３に示す。また、図３中に示した減算
判定回路１４ａおよび選択・減算回路１３の詳細な構成
をそれぞれ図４および図５に示す。なお、図３〜図５は
状態数が２で、４ビットで表されるパスメトリックのう
ち値の大きい方を残存パスとして選択する場合の加算比
較選択減算回路４ａの構成を示している。
に表したものを図３に示す。また、図３中に示した減算
判定回路１４ａおよび選択・減算回路１３の詳細な構成
をそれぞれ図４および図５に示す。なお、図３〜図５は
状態数が２で、４ビットで表されるパスメトリックのう
ち値の大きい方を残存パスとして選択する場合の加算比
較選択減算回路４ａの構成を示している。
【００２０】加算回路１０は４つの加算回路１０ａ〜１
０ｄにより構成されており、各加算回路１０ａ〜１０ｄ
でのブランチメトリック３と保存されているパスメトリ
ック５との加算により求められたパスメトリック１１
は、比較回路１２ａ、１２ｂおよび選択・減算回路１３
ａ、１３ｂに入力される。また、これらのパスメトリッ
ク１１の入力とともに、その最上位ビットデータ１１ａ
が減算判定回路１４ａに入力される。このように最上位
ビットデータ１１ａを用いて減算判定を行う場合には、
処理するデータ量が少なくなり、処理時間が短縮される
とともに、回路規模を小さくすることができる。
０ｄにより構成されており、各加算回路１０ａ〜１０ｄ
でのブランチメトリック３と保存されているパスメトリ
ック５との加算により求められたパスメトリック１１
は、比較回路１２ａ、１２ｂおよび選択・減算回路１３
ａ、１３ｂに入力される。また、これらのパスメトリッ
ク１１の入力とともに、その最上位ビットデータ１１ａ
が減算判定回路１４ａに入力される。このように最上位
ビットデータ１１ａを用いて減算判定を行う場合には、
処理するデータ量が少なくなり、処理時間が短縮される
とともに、回路規模を小さくすることができる。
【００２１】比較回路１２ａ、１２ｂでは、それぞれ入
力された２つのパスメトリック１１の大小比較が行なわ
れ、その値の大きい方が残存パス情報７として選択・減
算回路１３ａ、１３ｂに入力される。また、減算判定回
路１４ａでは、図４に示すように、比較回路１２ａ、１
２ｂにおいて大小関係が比較されるパスメトリック１１
の組み合わせと同じ組み合わせでＯＲゲート２０、２１
により２状態それぞれの論理和１１ｂがとられる。そし
て、ＡＮＤゲート２６により２状態の論理和１１ｂの論
理積１５ａがとられ、図５に示す選択・減算回路１３
ａ、１３ｂ中のＮＯＴゲート４０に減算判定情報１５ａ
として与えられる。
力された２つのパスメトリック１１の大小比較が行なわ
れ、その値の大きい方が残存パス情報７として選択・減
算回路１３ａ、１３ｂに入力される。また、減算判定回
路１４ａでは、図４に示すように、比較回路１２ａ、１
２ｂにおいて大小関係が比較されるパスメトリック１１
の組み合わせと同じ組み合わせでＯＲゲート２０、２１
により２状態それぞれの論理和１１ｂがとられる。そし
て、ＡＮＤゲート２６により２状態の論理和１１ｂの論
理積１５ａがとられ、図５に示す選択・減算回路１３
ａ、１３ｂ中のＮＯＴゲート４０に減算判定情報１５ａ
として与えられる。
【００２２】選択・減算回路１３ａ、１３ｂでは、残存
パス情報７およびパスメトリック１１を基にして、図５
に示すようなＯＲゲート２２〜２５、ＡＮＤゲート２７
〜３４、ＮＯＴゲート３６〜３９およびバッファ４１〜
４４により選択されたパスメトリックに対して、以下に
示すような減算操作が行なわれる。
パス情報７およびパスメトリック１１を基にして、図５
に示すようなＯＲゲート２２〜２５、ＡＮＤゲート２７
〜３４、ＮＯＴゲート３６〜３９およびバッファ４１〜
４４により選択されたパスメトリックに対して、以下に
示すような減算操作が行なわれる。
【００２３】すなわち、図４から明らかなように、減算
判定情報である論理積１５ａは、２状態のいずれにおい
てもＯＲゲート２０、２１に入力される最上位ビットデ
ータ１１ａの少なくともどちらか一方に“１”がある場
合に“１”が出力される。また、このような場合には、
図５に示した選択・減算回路１３ａ、１３ｂにより選択
されたパスメトリック１１の最上位ビットデータ（ＯＲ
ゲート２２より出力されるデータ）１１ａは必ず“１”
となる。
判定情報である論理積１５ａは、２状態のいずれにおい
てもＯＲゲート２０、２１に入力される最上位ビットデ
ータ１１ａの少なくともどちらか一方に“１”がある場
合に“１”が出力される。また、このような場合には、
図５に示した選択・減算回路１３ａ、１３ｂにより選択
されたパスメトリック１１の最上位ビットデータ（ＯＲ
ゲート２２より出力されるデータ）１１ａは必ず“１”
となる。
【００２４】一方、減算判定および減算操作は、最上位
ビットデータ１１ａのみを対象としてパスメトリック１
１の下位３ビットを無視する形で行っても、全てのビッ
トに対して行う場合とほぼ同等の効果が期待できる。そ
こで、ＡＮＤゲート３５を用いて、減算判定情報１５ａ
をＮＯＴゲート４０により反転させた反転情報と、選択
されたパスメトリック１１の最上位ビットデータ１１ａ
との論理積をとることにより、この最上位ビットデータ
１１ａをマスクするようにして減算と同じ働きをさせて
いる。
ビットデータ１１ａのみを対象としてパスメトリック１
１の下位３ビットを無視する形で行っても、全てのビッ
トに対して行う場合とほぼ同等の効果が期待できる。そ
こで、ＡＮＤゲート３５を用いて、減算判定情報１５ａ
をＮＯＴゲート４０により反転させた反転情報と、選択
されたパスメトリック１１の最上位ビットデータ１１ａ
との論理積をとることにより、この最上位ビットデータ
１１ａをマスクするようにして減算と同じ働きをさせて
いる。
【００２５】なお、以上の実施例においては、状態数が
２で、４ビットで表されるパスメトリックの大きい方を
生き残りとして選択し、選択したパスメトリックの最上
位ビットのみに対して減算を行う場合について説明した
が、本発明は状態数およびパスメトリックのビット長に
は全く依存することなく適用することができる。また、
パスメトリックの小さい方を生き残りとする場合につい
ても、更にはパスメトリックの最上位ビットのみなら
ず、数ビットを用いて減算を行う場合についても、減算
判定回路と選択・減算回路をわずかに変更することによ
って本発明を適用することができる。
２で、４ビットで表されるパスメトリックの大きい方を
生き残りとして選択し、選択したパスメトリックの最上
位ビットのみに対して減算を行う場合について説明した
が、本発明は状態数およびパスメトリックのビット長に
は全く依存することなく適用することができる。また、
パスメトリックの小さい方を生き残りとする場合につい
ても、更にはパスメトリックの最上位ビットのみなら
ず、数ビットを用いて減算を行う場合についても、減算
判定回路と選択・減算回路をわずかに変更することによ
って本発明を適用することができる。
【００２６】図６は、状態数がｋで、ｍビットで表され
るパスメトリックの上位ｎビットに対して減算を行うよ
うにした場合の減算判定回路の構成を示す図である。図
６において５２は、図１〜図５で示したパスメトリック
１１と同様のものであるが、ビット長がｍビットである
点でビット長が４ビットであるパスメトリック１１と異
なっている。
るパスメトリックの上位ｎビットに対して減算を行うよ
うにした場合の減算判定回路の構成を示す図である。図
６において５２は、図１〜図５で示したパスメトリック
１１と同様のものであるが、ビット長がｍビットである
点でビット長が４ビットであるパスメトリック１１と異
なっている。
【００２７】減算判定回路１４ｂを構成するｋ個の比較
選択部５０1〜５０kでは、それぞれｍビットデータであ
るパスメトリック５２のうち上位ｎビットのデータ５２
ａを２つづつ入力し、その大小比較を行っていずれかの
上位ｎビットデータ５２ａを選択する。ここで、パスメ
トリック５２の大きい方を生き残りとして選択する場合
には、入力した上位ｎビットデータ５２ａのうち大きい
方を選択し、また、パスメトリック５２の小さい方を生
き残りとして選択する場合には、入力した上位ｎビット
データ５２ａのうち小さい方を選択する。そして、各比
較選択部５０1〜５０kにより選択した上位ｎビットデー
タ５２ａを基にして減算量決定部５１により減算量を決
定し、減算判定情報１５ｂとして出力する。
選択部５０1〜５０kでは、それぞれｍビットデータであ
るパスメトリック５２のうち上位ｎビットのデータ５２
ａを２つづつ入力し、その大小比較を行っていずれかの
上位ｎビットデータ５２ａを選択する。ここで、パスメ
トリック５２の大きい方を生き残りとして選択する場合
には、入力した上位ｎビットデータ５２ａのうち大きい
方を選択し、また、パスメトリック５２の小さい方を生
き残りとして選択する場合には、入力した上位ｎビット
データ５２ａのうち小さい方を選択する。そして、各比
較選択部５０1〜５０kにより選択した上位ｎビットデー
タ５２ａを基にして減算量決定部５１により減算量を決
定し、減算判定情報１５ｂとして出力する。
【００２８】なお、このような減算判定回路１４ｂを、
図２に示すような加算比較選択減算回路に適用する場合
は、減算判定回路１４ｂでの処理速度が比較回路１２に
おいて行なわれるｍビットのパスメトリックの比較の処
理速度よりも遅くならないように減算判定回路１４ｂに
入力するビット数ｎを適当に選ぶことにより、ビタビ復
号器の動作速度には一切影響を与えないようにすること
ができる。
図２に示すような加算比較選択減算回路に適用する場合
は、減算判定回路１４ｂでの処理速度が比較回路１２に
おいて行なわれるｍビットのパスメトリックの比較の処
理速度よりも遅くならないように減算判定回路１４ｂに
入力するビット数ｎを適当に選ぶことにより、ビタビ復
号器の動作速度には一切影響を与えないようにすること
ができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を比較処理と並行して行うこ
とができるので、その操作を新しいパスメトリックを選
択する処理の後に行う場合に比べて新しいパスメトリッ
クの演算に必要なフィードバックループを短くすること
ができ、ビタビ復号に要する時間を短縮することができ
る。更に、本発明によれば、新しいパスメトリックのオ
ーバーフローを防止するための操作を行うか否かの判定
を比較処理と並行して行い、その判定結果に従ってその
操作を行うことができるので、その操作を常に行う場合
に比べて新しいパスメトリックの演算に必要なフィード
バックループを短くすることができ、ビタビ復号に要す
る時間を短縮することができる。
新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を比較処理と並行して行うこ
とができるので、その操作を新しいパスメトリックを選
択する処理の後に行う場合に比べて新しいパスメトリッ
クの演算に必要なフィードバックループを短くすること
ができ、ビタビ復号に要する時間を短縮することができ
る。更に、本発明によれば、新しいパスメトリックのオ
ーバーフローを防止するための操作を行うか否かの判定
を比較処理と並行して行い、その判定結果に従ってその
操作を行うことができるので、その操作を常に行う場合
に比べて新しいパスメトリックの演算に必要なフィード
バックループを短くすることができ、ビタビ復号に要す
る時間を短縮することができる。
【図１】本発明の復号器の一実施例であるビタビ復号器
の全体の概念を示すブロック図である。
の全体の概念を示すブロック図である。
【図２】加算比較選択減算回路の概念を示すブロック図
である。
である。
【図３】加算比較選択減算回路の詳細な構成を示すブロ
ック図である。
ック図である。
【図４】減算判定回路の回路構成を示す回路図である。
【図５】比較減算回路の回路構成を示す回路図である。
【図６】減算判定回路の他の実施例の構成を示すブロッ
ク図である。
ク図である。
【図７】従来のビタビ復号器の全体の概念を示すブロッ
ク図である。
ク図である。
【図８】加算比較選択回路および減算回路の概念を示す
ブロック図である。
ブロック図である。
１ 入力情報 ２ ブランチメトリック計算回路 ３ ブランチメトリック ４ａ 加算比較選択減算回路 ５ 保存されているパスメトリック ５ａ 新しいパスメトリック ６ パスメトリックメモリ ７ 残存パス情報 ８ パスメモリ ９ 最尤状態信号 １１ パスメトリック １１ａ パスメトリックの最上位ビットデータ １２ 比較回路 １３ 選択・減算回路 １４ａ、１４ｂ 減算判定回路 １５ａ、１５ｂ 減算判定情報 ２２ ＯＲゲート ３５ ＡＮＤゲート ４０ ＮＯＴゲート ５０1〜５０k 比較選択部 ５１ 減算量決定部 ５２ パスメトリック ５２ａ パスメトリック上位ｎビットデータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06T 9/00 H04N 5/00 H04N 9/00
Claims (4)
- 【請求項１】 複数のブランチメトリックと複数のパス
メトリックとを、所定の組み合わせに従って加算する加
算手段と、 上記加算手段から出力された複数の加算値の大小関係を
比較する比較手段と、 新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を、上記比較手段における処
理と並行して行う判定手段と、 上記比較手段の比較結果に従って上記新しいパスメトリ
ックを選択するとともに、上記判定手段の判定結果に従
って上記操作を行う選択手段とを有し、 上記選択手段から出力された上記新しいパスメトリック
を上記加算手段にフィードバックさせることを特徴とす
る復号器。 - 【請求項２】 上記選択手段は、上記オーバーフローを
防止するための操作を、上記新しいパスメトリックを表
すデータの一部のみに対して行うことを特徴とする請求
項１に記載の復号器。 - 【請求項３】 複数のブランチメトリックと複数のパス
メトリックとを、所定の組み合わせに従って加算する加
算工程と、 上記加算工程で得られた複数の加算値の大小関係を比較
する比較工程と、 新しいパスメトリックのオーバーフローを防止するため
の操作を行うか否かの判定を、上記比較工程における処
理と並行して行う判定工程と、 上記比較工程の比較結果に従って上記新しいパスメトリ
ックを選択するとともに、上記判定工程の判定結果に従
って上記操作を行う選択工程と、 上記選択工程から出力された上記新しいパスメトリック
を上記加算工程にフィードバックさせる工程とを有する
ことを特徴とする復号方法。 - 【請求項４】 上記選択工程は、上記オーバーフローを
防止するための操作を、上記新しいパスメトリックを表
すデータの一部のみに対して行うことを特徴とする請求
項３に記載の復号方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05659093A JP3281439B2 (ja) | 1993-02-22 | 1993-02-22 | 復号器及び復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05659093A JP3281439B2 (ja) | 1993-02-22 | 1993-02-22 | 復号器及び復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252780A JPH06252780A (ja) | 1994-09-09 |
| JP3281439B2 true JP3281439B2 (ja) | 2002-05-13 |
Family
ID=13031410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05659093A Expired - Lifetime JP3281439B2 (ja) | 1993-02-22 | 1993-02-22 | 復号器及び復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281439B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530345B2 (ja) * | 2004-07-22 | 2010-08-25 | 株式会社アドバンテスト | ビタビ復号装置、方法、プログラム、記録媒体 |
-
1993
- 1993-02-22 JP JP05659093A patent/JP3281439B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252780A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| US5440504A (en) | Arithmetic apparatus for digital signal processor | |
| JP3281439B2 (ja) | 復号器及び復号方法 | |
| US7437657B2 (en) | High speed add-compare-select processing | |
| JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
| JP3151844B2 (ja) | 再生データ検出方式 | |
| US20070094318A1 (en) | Method and system for hardware efficient systematic approximation of square functions for communication systems | |
| JP3419680B2 (ja) | ビタビ復号装置 | |
| JP4526433B2 (ja) | ターボ復号器 | |
| JP2917577B2 (ja) | 演算装置 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| JPH084234B2 (ja) | メトリツク演算方式 | |
| JP3344360B2 (ja) | ビタビ復号装置 | |
| KR960015194A (ko) | 절대값 계산 방법 및 회로 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JPH06164422A (ja) | メトリック正規化装置 | |
| JPH0766736A (ja) | ビタビ復号装置 | |
| JP2000278538A (ja) | 算術符号化・復号化装置および方法 | |
| JPH0766735A (ja) | ビタビ復号装置およびステートメトリック正規化方法 | |
| JP3087394B2 (ja) | ２進算術符号器 | |
| JPH0816550A (ja) | ディジタル演算回路 | |
| JP3221252B2 (ja) | ハフマン復号器 | |
| JP3237267B2 (ja) | 演算装置 | |
| JPH0510850B2 (ja) | ||
| JPH0153935B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |