JPH07212249A

JPH07212249A - ビタビ復号器

Info

Publication number: JPH07212249A
Application number: JP287294A
Authority: JP
Inventors: Yoshinori Asakura; 芳範朝倉; Makoto Inagaki; 誠稲垣
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1994-01-17
Filing date: 1994-01-17
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】ビタビ復号器において、通信路のノイズによ
り最大パスメトリックが複数存在することになっても、
最適な最尤パスを選択する。【構成】最大パスメトリックを比較選定する比較器５
の比較条件をＡ＜Ｂ（Ａは最大パスメトリックレジスタ
６内の過去の最大値、Ｂは現在のパスメトリック値）に
固定する代りに、現在のパスメトリックメモリ３のアド
レス（アドレスカウンタ４の出力）１０７と最尤パスア
ドレスレジスタ８のアドレス１１１との内容が一致した
ときに、比較器９でこれを検出して比較条件変更指示１
１２を生成し、比較器５の比較条件をＡ＜ＢからＡ≦Ｂ
に変更して、最適パスを選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビタビ復号器に関し、特
にパストレース方式を採用したビタビ復号器に関するも
のである。

【０００２】

【従来の技術】従来のこの種のビタビ復号器は図５に示
す構成となっている。受信信号１００に基づいて、ブラ
ンチメトリック生成部１は、トレリス線図として知られ
ている状態を表わす各ノードに２本づつ存在するブラン
チの重み、すなわちブランチメトリックス１０１を生成
する。

【０００３】次に、ＡＣＳ（Ａｄｄｅｒ−Ｃｏｍｐａｒ
ａｔｏｒ−Ｓｅｌｅｃｔｏｒ）回路２では、１時刻前に
おける各ノードに与えられたメトリック（初期値は０で
ある）すなわちパスメモリ３に格納されているパスメト
リック１０３に、ブランチメトリック生成部１にて生成
されたブランチメトリック１０１とを加算したものを、
現時刻のパスメトリック１０２として、新らしく算出さ
れたこの２つのパスメトリック（１つのノードに２本の
ブランチが存在するために２つのパスメトリックとな
る）のうち、より大きいメトリックを作るブランチを選
択して残す。この選択されたブランチは特に生残りパス
と称される。

【０００４】ＡＣＳ回路は全てのノードに対してこの選
択動作を行うので、１サイクル内にノードの数だけ生残
りパスが存在することになる。数サイクル（例えばパス
メモリ長）に亘る全体をみると、生残りパスの中でもパ
スが連続して１本につながるものがあり、このパスが特
に最尤パスと称される。この最尤パスは常に各サイクル
のパスメトリック内で最大となるノードを通っている。

【０００５】この最尤パスの決定のために、比較器５、
最大パスメトリックレジスタ６が設けられており、比較
器５では、最大パスメトリックレジスタ６内に格納され
ている直前までの最大パスメトリック１０５（Ａ）とＡ
ＣＳ回路２にて算出された最新のパスメトリック１０２
（Ｂ）とが比較され、Ａ≦Ｂであれば、最大パスメトリ
ックレジスタ６の内容が最新のパスメトリック１０６と
更新される。

【０００６】それと同時に、比較器５からラッチパルス
１０８が生成され、このラッチパルス１０８に応答して
ラッチ回路７にアドレスカウンタ４のそのときのパスメ
モリ３のアドレス１０７がラッチされる。このラツチ出
力１０９がパスメモリ（図示せず）のアドレスとなって
いる。

【０００７】パスメモリには、パスメトリックメモリ３
内の最大パスメトリック値を持つアドレスに対応して復
号結果が予め格納されており、従って、最大パスメトリ
ックレジスタ６内に格納されているパスメトリックのア
ドレスを、パスメモリのアドレスとすることで、復号結
果が出力されるのである。

【０００８】図６は図５の比較器５の構成を示す図であ
り、最大パスメトリックレジスタ６の出力１０５（Ａ）
とＡＣＳ回路２による算出パスメトリック１０４（Ｂ）
とを比較して、Ａ＜Ｂのとき、またはＡ＝Ｂのときに夫
々“１”を出力する比較部５１と、これ等Ａ＜Ｂ，Ａ＝
Ｂの出力の論理和を演算するオア回路５３と、このオア
回路５３の出力“１”のときに信号１０４（Ｂ）を選択
し“０”のときに信号１０５（Ａ）を選択するセレクタ
５２とからなる。

【０００９】

【発明が解決しようとする課題】図５，６の構成におい
て、パスメトリックメモリ３中の最大パスメトリックの
アドレスを取出そうとすると、パスメトリックメモリ３
に最大パスメトリックが複数存在したときに、比較器５
の比較条件の設定により、最大パスメトリックを持つレ
ジスタのアドレスのなかで最小あるいは最大のものしか
選ばれない。

【００１０】すなわち、比較器５の条件をＡ≦Ｂに固定
した場合、特定のアドレスを持つ最大パスメトリックだ
けが選ばれてしまうので、それ以外の最大パスメトリッ
クに最尤パスとなりえるアドレスが存在しても、そのア
ドレスは選ばれることがないのである。

【００１１】分かりやすい様に拘束長５のビタビ復号器
を例にとって説明する。いま、図３の様に時刻ｔにおけ
る最大パスメトリックが複数存在しているとき、比較器
５の条件を「比較した結果がもとの値以上であればその
値とアドレスを新たに保持する（Ａ≦Ｂ）」としたと
き、最大パスメトリックレジスタ６は最大値が発生され
る毎に書き換えられ、最終的には時刻ｔにおける最大パ
スメトリツクのアドレスとして、最尤パスアドレスが
〔１１１０〕となる。

【００１２】また、同様にして「比較した結果がもとの
値より大きければその値とアドレスを新たに保持する
（Ａ＜Ｂ）」としたとき、最大パスメトリックレジスタ
６は１番初めに現れる最大パスメトリックを保持する。
従って、最尤パスアドレスが〔０００１〕となる。この
ようにして、アドレス〔０１００〕や〔１０１１〕の最
大パスメトリックは選ばれないのである。

【００１３】ところが、時刻（ｔ−１）における最尤パ
スと時刻ｔにおける最大パスメトリックとの関係が図４
の様であった場合、時刻ｔでの最大パスメトリックのア
ドレスは〔１０１１〕が最適であり、そうすれば最尤パ
スが途切れることもなく正確に復号できるが、単純比較
したのでは最尤パスが途切れてしまい復号結果に影響が
出てくる恐れがある。

【００１４】尚、図４のトレリス線図において、○及び
その下の数字はパスメトリックメモリに対応するレジス
タとそのアドレス、●及びその下の数字は最大パスメト
リック値を持つレジスタとそのアドレス、細線はブラン
チ、太線は前段の生残りパスかつ最尤パス、鎖線は次段
の生残りパスかつ最尤パスとなり得るパスを夫々示して
いる。

【００１５】そして、前段と次段ブランチとのレジスタ
アドレスの関係は、図７に示す如き関係に定められてお
り、（ａ）は一般的表記、（ｂ）は具体的例を示すもの
である。

【００１６】更に詳細に説明すると、従来のビタビ復号
器の比較器５は図６の構成から判る様に比較条件が固定
になっている。そのために最大パスメトリックが複数存
在すれば偏った値を最尤パスアドレスとしてラッチして
しまう。

【００１７】いま、ここで図５におけるパスメトリック
メモリ３に次のような具体的な値を入れてみる。

【００１８】アドレスメトリック

〔００００〕１〔０００１〕２０〔００１０〕９〔００１１〕１５〔０１００〕２０〔０１０１〕８〔０１１０〕１１〔０１１１〕１７〔１０００〕３〔１００１〕２〔１０１０〕１６〔１０１１〕２０〔１１００〕１９〔１１０１〕４〔１１１０〕２０〔１１１１〕７

【００１９】この場合メトリックの最大値は２０で４つ
存在する。また、最大パスメトリックのアドレスは図３
のアドレスと一致している。

【００２０】まず、最大パスメトリックレジスタは時刻
が変わる毎に初期化されるので０が入っている。比較器
５の条件をＡ≦Ｂの様にすると（これを条件１とす
る）、この時刻ｔにおける最尤パスアドレスは次の様に
して決定される（アドレスは

〔００００〕から〔１１１
１〕まで順にカウントする）。

【００２１】アドレス

〔００００〕のとき比較器５で
は、メトリック０と１を比較する。条件１を満たしてい
るので、最大パスメトリックレジスタの値を１とすると
同時にラッチは００００を保持する。

【００２２】アドレス〔０００１〕のとき比較器５で
は、メトリック１と２０を比較する。条件１を満たして
いるので、最大パスメトリックレジスタの値を２０とす
ると同時にラッチは０００１を保持する。

【００２３】アドレス〔００１０〕のとき比較器５で
は、メトリック２０と９を比較する。条件１を満たして
ないので、ラッチは０００１のまま。

【００２４】アドレス〔００１１〕のとき比較器５で
は、メトリック２０と１５を比較する。条件１を満たし
てないので、ラッチは０００１のまま。

【００２５】アドレス〔０１００〕のとき比較器５で
は、メトリック２０と２０を比較する。条件１を満たし
ているので、最大パスメトリックレジスタの値を２０と
すると同時にラッチは００１１を保持する。

【００２６】以下このようにラッチの値が書き換えられ
るのはパスメトリックが２０のときだけなので、最終的
には最後の２０が格納してあるところ、即ち１１１０が
最尤パスアドレスとして保持されることになる。

【００２７】次に、比較器５の条件をＡ＜Ｂとすると
（これを条件２とする）、この時刻おける最尤パスアド
レスは次のように決定される。

【００２８】アドレス

〔００００〕のとき比較器５で
は、メトリック０と１を比較する。条件２を満たしてい
るので、最大パスメトリックレジスタの値を１とすると
同時にラッチは００００を保持する。

【００２９】アドレス〔０００１〕のとき比較器５で
は、メトリック１と２０を比較する。条件２を満たして
いるので、最大パスメトリックレジスタの値を２０とす
ると同時にラッチは０００１を保持する。

【００３０】アドレス〔００１０〕のとき比較器５で
は、メトリック２０と９を比較する。条件２を満たして
ないので、ラッチは０００１のまま。

【００３１】アドレス〔００１１〕のとき比較器５で
は、メトリック２０と１５を比較する。条件２を満たし
てないので、ラッチは０００１のまま。

【００３２】アドレス〔０１００〕のとき比較器５で
は、メトリック２０と２０を比較する。条件２を満たし
てないので、ラッチは０００１のまま。

【００３３】以下ラッチの値が書き換えられるのはパス
メトリックが２１以上のときだけなので、これ以降ラッ
チの値が書き換えられることはなく、０００１が最尤パ
スアドレスとして保持される。

【００３４】このように従来の比較器５は、条件１に固
定すれば最尤パスアドレスは必ず一番最後に現れる最大
メトリックのアドレスとなり、条件２に固定すれば一番
最初に現れる最大メトリックのアドレスとなる。という
ことは、図３で示すアドレス〔０１００〕や〔１０１
１〕は選ばれないということである。

【００３５】従って、従来のビタビ復号器では比較器の
比較条件が固定であるために、雑音の多い通信路系で最
大パスメトリックが複数存在したとき、最適な最尤パス
を選択することができないという欠点がある。

【００３６】本発明の目的は、雑音の多い通信路系でも
最適な最尤パスを選択することができるビタビ復号器を
提供することである。

【００３７】

【課題を解決するための手段】本発明によれば、受信信
号に基いてパスメトリックを算出する手段と、この算出
パスメトリックを格納するパスメトリックメモリ手段
と、このパスメトリックメモリ手段のアドレスを生成す
るアドレスカウンタ手段と、最大パスメトリック値を一
時格納する最大パスメトリックレジスタ手段と、この最
大パスメトリックレジスタ手段の内容Ａと前記算出パス
メトリックＢとを比較して一定の条件を満足したとき前
記最大パスメトリックレジスタ手段の内容を更新すると
共にラッチパルスを生成する比較手段と、このラッチパ
ルスに応答してそのときの前記アドレスカウンタの値を
取込むラッチ手段と、このラッチ手段の出力をアドレス
として復号出力を生成するパスメモリ手段とを含むビタ
ビ復号器であって、前記ラッチ手段のラッチ出力を一時
格納する最尤パスアドレスレジスタと、前記最尤パスア
ドレスレジスタと前記アドレスカウンタとの内容が一致
したときに前記比較手段の比較条件を変更制御する制御
手段とを含むことを特徴とするビタビ復号器が得られ
る。

【００３８】

【実施例】以下に図面を用いて本発明の実施例について
説明する。

【００３９】図１は本発明の実施例のブロック図であ
り、図５と同等部分は同一符号により示している。図５
の従来例と異なる部分について述べると、ラッチ回路７
のラッチ出力１０９をアドレスカウンタ４からのライト
イネーブル１１０にて取込む最尤パスアドレスレジスタ
８と、このレジスタ出力１１１とアドレスカウンタ４の
出力１０７との内容を比較して一致状態を検出する比較
器９とを付加している。

【００４０】この一致出力１１２に応答して、先の比較
器５の比較条件を変更制御することにより、突発的な誤
りが発生して一時的に最大パスメトリックが複数存在す
ることになっても、最尤パスを保護して復号誤りを防止
している。

【００４１】比較器５と比較器９との具体的例が図２
（ａ），（ｂ）に夫々示されている。比較器５では、図
２（ａ）に示す如く、２入力Ａ（１０５），Ｂ（１０
４）の比較を行ってＡ≦Ｂのときに“１”を出力する比
較部５１が設けられている。また、比較器９の出力１１
２と比較部５１のＡ＝Ｂの出力とを２入力とするアンド
回路５４が設けられている。

【００４２】このアンド回路５４の出力と比較部５１の
Ａ＜Ｂの出力とが２入力オア回路５３の２入力となり、
このオア回路５３の出力がラッチパルス１０８となると
共にセレクタ５２の選択信号ともなっていることは、図
６の従来の比較器５と同様である。

【００４３】アンド回路５４を設けたことにより、比較
器９で一致が検出されたとき、この一致出力１１２が
“１”になるが、この“１”によりアンド回路５４のゲ
ートが開き、始めて比較部５１の比較条件がＡ＜Ｂから
Ａ≦Ｂへと変化することになる。

【００４４】比較器９は図２（ｂ）に示す如く、２入力
Ａ，Ｂの内容が共に等しいときに、出力１１２に“１”
を生成する一致コンパレータからなっている。更に詳し
くは、最尤パスアドレスレジスタ８の出力１１１の下位
３ビット（Ｂ）とアドレスカウンタ４の出力１０７の上
位３ビット（Ａ）との一致を検出するものであって、ト
レリス線図の前段ブランチと次段ブランチとの関係（図
７参照）に従ったものである。

【００４５】すなわち、図４のトレリス線図より各ブラ
ンチへ遷移できるアドレスの関係が図７に示す様になっ
ているから、最尤パスも当然にこの関係にあるのであ
り、比較器９の比較アドレスを正確に表現すれば、最尤
パスアドレス１１１の最上位ビットをマスクしたもの
と、アドレスカウンタ４の出力アドレス１０７を「２」
で割った商との一致を検出するようになっている。

【００４６】この比較器９にて一致が検出されたとき、
比較器５の比較条件をＡ＜ＢからＡ≦Ｂに変化させれ
ば、図７（ａ）の関係が得られて最尤パスの途切れがな
くなることになるのである。

【００４７】尚、この回路の初期設定条件としては、最
大パスメトリックレジスタ６、アドレスカウンタ４，最
尤パスアドレスレジスタ８、ラッチ回路７が全て“０”
とされるようになっている。また、最大パスメトリック
レジスタ６は時刻が変わるたびに初期化されるものとす
る。

【００４８】初めに、初期設定によって最尤パスアドレ
スレジスタ８とアドレスカウンタ４の値は“０”にセッ
トされている。このとき比較器９から出力される条件切
り替え信号１１２はハイ（“１”）である。そして、こ
の信号が比較器５に入力されているので、比較器５の条
件は「Ａ≦Ｂならば最大パスメトリックレジスタ６を書
き換える」となり、アドレカウンタ４が２つ進み最尤パ
スアドレスレジスタ８の値と一致しなくなると、比較器
５の条件は「Ａ＜Ｂならば最大パスメトリックレジスタ
６を書き換える」となる。

【００４９】受信データを復号していく過程で通信路系
に雑音が少なく受信エラーがない場合、パスメトリック
メモリ３には最大パスメトリックが唯一存在し、最尤パ
スは現在から過去に遡り１本につながる。つまり最大パ
スメトリックが１つであれば従来の方法でよい訳である
が、このときの比較器９の条件がＡ＜ＢであるかＡ≦Ｂ
であるかは問題でなく、どちらの条件でも最適な最大パ
スメトリックと最尤パスアドレスが得られる。よって、
比較器５により比較器９の条件を変えたとしても、正し
く復号できることは明白である。

【００５０】次に、通信路系にバースト的な雑音が発生
したとき一時的に最大パスメトリックが複数存在するこ
とがある。このとき最適な最尤パスアドレスが得られる
ことを、再び拘束長ｋ＝５の復号器を例にとり説明す
る。

【００５１】まず、最大パスメトリックが複数存在して
いる様子を図３，図４に示している。いま、時刻ｔにお
いて最尤パスアドレスレジスタ８の中には時刻（ｔ−
１）での最尤パスが通るアドレスが格納されているの
で、図４より〔１１０１〕である。アドレスカウンタは

〔００００〕から〔１１１１〕までカウントし、比較器
９はアドレスレジスタ８の下位３ビットとアドレスカウ
ンタの上位３ビットを比較していく。よって、アドレス
カウンタの値が〔１０１０〕になる前まで比較器５の条
件はＡ＜Ｂとなり、〔１０１０〕になるとＡ≦Ｂに変わ
り、それより後はＡ＜Ｂにもどる。

【００５２】ここで、アドレスカウンタ４が〔０００
０〕から回り始めたとき、比較器５及び最尤パスアドレ
スレジスタ８の動きを追ってみる。

【００５３】アドレスカウンタ４が

〔００００〕のとき
レジスタにＡを格納しラッチパルス１０８を出力する。
〔０００１〕のとき比較した結果最大値を格納しラッチ
パルス１０８を出力する。

【００５４】〔００１０〕のとき比較した結果そのま
ま。〔００１１〕のとき比較した結果そのまま。〔０１
００〕のとき条件はＡ＜Ｂであるので比較した結果その
まま。〔０１０１〕から〔１００１〕までは比較した結
果そのまま。

【００５５】〔１０１０〕のとき最尤パスアドレスレジ
スタ８の中身が〔１１０１〕であるので、比較器９の出
力はハイである。よって、比較器５の条件がＡ≦Ｂにか
わり、比較した結果そのまま。

【００５６】〔１０１１〕のとき〔１０１０〕と同様に
比較器５の条件がＡ≦Ｂになり、比較した結果最大値を
格納しラッチパルス１０８を出力する。

【００５７】〔１１００〕から〔１１１１〕までは、比
較器９の出力が再度ロー（“０”）になり比較器５の条
件はＡ＜Ｂにもどるので、比較した結果はそのまま。

【００５８】以上のように比較器５の条件を１時刻前の
最尤パスとの関係で切り替えることにより、新たな最尤
パスアドレスは〔１０１１〕が格納されることになる。
つまり、この発明によって、最尤パスが保護された訳で
ある。

【００５９】

【発明の効果】以上述べた如く、本発明によれば、最適
な最尤パスを選択できる様にパスメトリックの比較選択
条件を適宜変更する様にしているので、雑音が多い通信
路系において最大パスメトリックが複数存在する場合に
も、最適な最尤パス選択が可能となるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】（ａ）は図１の比較器５のブロック図、（ｂ）
は同じく比較器９のブロック図である。

【図３】ある時刻ｔにおけるパスメトリックメモリの内
容を示す図である。

【図４】拘束長ｋ＝５のトレリス線図を示す図である。

【図５】従来のビタビ復号器のブロック図である。

【図６】図５の比較器５のブロック図である。

【図７】（ａ）は図４のトレリス線図の前後のブランチ
のアドレス関係を示し、（ｂ）はその具体例を示す図で
ある。

【符号の説明】

１ブランチメトリック生成部２ＡＣＳ回路３パスメトリックメモリ４アドレスカウンタ５，９比較器６最大パスメトリックレジスタ７ラッチ回路８最尤パスアドレスレジスタ５１比較器５２セレクタ５３オア回路５４アンド回路

Claims

【特許請求の範囲】

【請求項１】受信信号に基いてパスメトリックを算出
する手段と、この算出パスメトリックを格納するパスメ
トリックメモリ手段と、このパスメトリックメモリ手段
のアドレスを生成するアドレスカウンタ手段と、最大パ
スメトリック値を一時格納する最大パスメトリックレジ
スタ手段と、この最大パスメトリックレジスタ手段の内
容Ａと前記算出パスメトリックＢとを比較して一定の比
較条件を満足したとき前記最大パスメトリックレジスタ
手段の内容を更新すると共にラッチパルスを生成する比
較手段と、このラッチパルスに応答してそのときの前記
アドレスカウンタの値を取込むラッチ手段と、このラッ
チ手段の出力をアドレスとして復号出力を生成するパス
メモリ手段とを含むビタビ復号器であって、前記ラッチ
手段のラッチ出力を一時格納する最尤パスアドレスレジ
スタと、前記最尤パスアドレスレジスタと前記アドレス
カウンタとの内容が一致したときに前記比較手段の比較
条件を変更制御する制御手段とを含むことを特徴とする
ビタビ復号器。
【請求項２】前記制御手段は、前記比較手段の比較条
件であるＡ＜ＢをＡ≦Ｂに変更制御するよう構成されて
いることを特徴とする請求項１記載のビタビ復号器。