JP3344360B2

JP3344360B2 - ビタビ復号装置

Info

Publication number: JP3344360B2
Application number: JP11590999A
Authority: JP
Inventors: 剛弘鎌田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2002-11-11
Anticipated expiration: 2019-04-23
Also published as: JP2000307439A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、畳み込み符号を復
号する高速動作可能なビタビ復号装置に関するものであ
る。

【０００２】

【従来の技術】従来高速なビタビ復号装置においてパス
メモリのオーバーフローを防止する正規化回路として特
開昭６２−１７８０２０があった。これを図９を用いて
説明する。図９において１０１は畳み込み符号で送られ
た受信符号より各枝の尤度を演算する枝メトリック計算
手段であり、枝メトリック減算手段９０１はメトリック
正規化記憶手段９０３の出力が第１論理値であるときに
後述する閾値以下の所定値を枝メトリック計算手段１０
１より出力される全ての枝メトリックから減算し、メト
リック正規化記憶手段９０３の出力が第２論理値である
ときに枝メトリック計算手段１０１の出力をそのまま出
力する。１０５は畳み込み符号器の各状態での生き残り
パスのパスメトリックを記憶するパスメトリック記憶手
段であり、９０２は枝メトリック減算手段９０１の出力
とパスメトリック記憶手段１０５の出力を入力とし新し
いパスメトリックと各状態での選択した枝の情報をパス
選択信号として出力するＡＣＳ（Add Compare Select）
手段、９０４はＡＣＳ手段９０２の出力である新しいパ
スメトリックが全てある閾値以上であるときは第１論理
値を、少なくとも１つの新しいパスメトリックがある閾
値未満であるときには第２論理値を出力するメトリック
正規化判定手段、９０３はメトリック正規化判定手段９
０４の出力を記憶するメトリック正規化記憶手段であ
る。１０７はＡＣＳ手段９０２の出力を基に最尤パスを
判定する最尤パス判定手段である。

【０００３】以上の構成に於ける動作を図１０を用いて
説明すると、１復号サイクル内に受信符号Ｒ（ｔ）より
枝メトリック計算手段により各枝の枝メトリックが計算
される。メトリック正規化記憶手段の出力Ｎ（ｔ−１）
が第１論理値であった場合、ある閾値以下の所定の値を
全ての枝メトリックから減算した値を枝メトリック減算
手段９０１の出力として出力する。その値とパスメトリ
ック記憶手段１０５に記憶された１復号サイクル前にお
けるパスメトリックＰＭ（ｔ−１）を用いてＡＣＳ演算
を実行し、新しいパスメトリックＰＭ（ｔ）を出力す
る。メトリック正規化判定手段９０４では全てのＰＭ
（ｔ）がある閾値以上である場合はパスメトリックの正
規化を行うために正規化判定結果Ｎ（ｔ）として第１論
理値を出力し、少なくとも１つのＰＭ（ｔ）が閾値未満
であるときに第２論理値を出力する。メトリック正規化
記憶手段９０３はメトリック正規化判定手段の出力Ｎ
（ｔ）を記憶する。このように全てのメトリックが閾値
以上であることを正規化条件として検出することにより
検出回路を簡素化し、高速動作を達成している。

【０００４】

【発明が解決しようとする課題】ところで、従来の方法
では枝メトリックから所定値の減算、ＡＣＳ演算、正規
化判定までの各演算を１復号サイクル内で行う必要があ
る。それぞれの遅延時間をＴｄ１、Ｔｄ２、Ｔｄ３とし
た場合、１復号サイクルは（Ｔｄ１＋Ｔｄ２＋Ｔｄ３）
より大きくする必要があり、１復号サイクルを高速にす
る場合にこのループがボトルネックとなり高速化が達成
できなかった。また、正規化判定手段がＡＣＳ手段の出
力を用いて正規化判定を行うことから、ＡＣＳ手段の出
力負荷容量が増大し、ここでの出力遅延も高速化を妨げ
る要因となっている。また、閾値がある固定の値である
ため、きめ細かな正規化が不可能であり、復号能力を下
げることになる。

【０００５】本発明は上記問題に鑑みなされたもので、
高速動作可能なビタビ復号装置を提供することを目的と
する。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、ＡＣＳ演算のみを１復号サイク
ルで行い、且つＡＣＳ手段の出力負荷容量を最小にする
ことでＡＣＳ演算の高速化を図り、また第一の所定の値
Ａと第二の所定の値Ｂの間にある関係を持たせることに
より、自動的にパスメトリックが負の値になることを防
止するものである。具体的に請求項１の発明が講じた解
決手段は、畳み込み符号で送られた受信符号より最尤復
号を行うビタビ復号装置において、各枝の尤度を演算す
る枝メトリック計算手段と、前記枝メトリック計算手段
の出力と第１制御信号を入力とし第一の所定の値Ａを前
記枝メトリック計算手段の出力から減算して出力する枝
メトリック減算手段と、前記枝メトリック減算手段の出
力を記憶する枝メトリック記憶手段と、畳み込み符号器
の各状態での生き残りパスのパスメトリックを記憶する
パスメトリック記憶手段と、前記枝メトリック記憶手段
の出力と前記パスメトリック記憶手段の出力を入力とし
新しいパスメトリックを前記パスメトリック記憶手段に
出力し各状態での選択した枝の情報をパス選択信号とし
て出力するＡＣＳ（Add Compare Select）手段と、前記
ＡＣＳ手段の出力を入力とし最尤パスを復号する最尤パ
ス判定手段と、前記パスメトリック記憶手段の全ての出
力が第二の所定の値Ｂ（Ｂ／２＞＝Ａ）以上であるか否
かを判定して判定結果を前記第１制御信号として出力す
るメトリック正規化判定手段を備える構成とするもので
ある。

【０００７】請求項１の発明の構成により、ＡＣＳ手段
は枝メトリック記憶手段の出力とメトリック記憶手段の
出力のみを用いて演算を実行し、新しいパスメトリック
を求めた後メトリック記憶手段に記憶する。メトリック
正規化判定手段はメトリック記憶手段の全出力を第二の
所定の値Ｂと比較することにより正規化判定を行い、そ
の結果をもとに枝メトリック減算手段により第一の所定
の値Ａを枝メトリック計算手段の出力の全ての枝メトリ
ックから減算して出力するか、あるいは枝メトリック計
算手段の出力をそのまま出力する。この枝メトリック減
算手段の出力が枝メトリック記憶手段に記憶される。

【０００８】さらに、請求項２の発明は前記メトリック
正規化判定手段の具体的な特徴を提供するものである。
具体的に請求項２の発明が講じた解決手段は、前記請求
項１記載のビタビ復号装置において、前記メトリック正
規化判定手段は前記パスメトリック記憶手段の全ての出
力が前記第二の所定の値Ｂ以上のときに第１論理値を、
また少なくとも１つの前記パスメトリック記憶手段の出
力が前記第二の所定の値Ｂ未満であるときに第２論理値
を前記第１制御信号として出力し、前記枝メトリック減
算手段は前記第１制御信号が第１論理値であるときに前
記第一の所定の値Ａを前記枝メトリック計算手段の出力
から減算し、また前記第１制御信号が第２論理値である
ときに前記枝メトリック計算手段の出力をそのまま出力
することを特徴とする構成とするものである。

【０００９】請求項２の発明の構成により、枝メトリッ
ク減算手段では、正規化判定手段での閾値で第二の所定
の値Ｂの１／２以下の第一の所定の値Ａが正規化判定手
段の出力を基に減算される。

【００１０】さらに、請求項３の発明は第二の所定の値
Ｂに制限を設けることにより、正規化判定手段の構成を
容易にするものである。具体的に請求項３の発明が講じ
た解決手段は、前記請求項２記載のビタビ復号装置にお
いて、前記メトリック正規化判定手段が前記第二の所定
の値Ｂ＝２ｊ（ｊ：１以上の整数）で前記パスメトリッ
ク記憶手段の出力であるｓ個の各状態のパスメトリック
（ｓは符号器の状態数）の出力ビット数がｘである時に
上位（ｘ−ｊ）ビット全ての論理和を生成するｓ個の第
１論理和生成手段と、前記ｓ個の第１論理和生成手段の
全ての出力の論理積を生成して前記第１制御信号として
出力する第１論理積生成手段を備え、前記枝メトリック
減算手段において減算される第一の所定の値Ａ＝Ｂ／２
であることを特徴とする構成とするものである。

【００１１】請求項３の発明の構成により、メトリック
正規化判定手段では第１論理和生成手段によりパスメト
リックの出力ｘビットの内で上位ｘ−ｊビットの全論理
和を生成することで、パスメトリックが閾値２ｊ以上で
あるかどうか判定し、２ｊ以上であれば論理値１を出力
し、２ｊ未満であれば論理値０を出力する。このｓ個の
第１論理和生成手段の出力の全論理積を第１論理積生成
手段により生成することにより全てのパスメトリックが
閾値２ｊ以上であれば第１論理値である論理値１を、ま
た少なくとも１つのパスメトリックが２ｊ未満であれば
第２論理値である論理値０を第１制御信号として出力す
る。枝メトリック減算手段では、第１制御信号が第１論
理値である場合は全ての枝メトリックからＢ／２＝２
（ｊ−１）を減算し、また第１制御信号が第２論理値で
ある場合には入力された枝メトリックをそのまま出力す
る。

【００１２】また、請求項４の発明は正規化判定の閾値
と、その判定結果により減算する減算値を新しいパスメ
トリックにより動的に変化させるものである。具体的に
請求項４の発明が講じた解決手段は、前記請求項１記載
のビタビ復号装置において、前記第二の所定の値Ｂは複
数個の値Ｂ（ｍ）（ｍ＝１，２，・・・、ｎ：ｎは２以
上の整数でＢ（ｍ）＝２＊Ｂ（ｍ−１）：Ｂ（１）＞＝
２）からなり前記メトリック正規化判定手段は前記Ｂ
（ｍ）の各々に対応して全ての前記パスメトリック記憶
手段の出力が前記Ｂ（ｍ）以上であるとき第１論理値を
第２制御信号としてまた少なくとも１つの前記パスメト
リック記憶手段の出力が前記Ｂ（ｍ）未満であるときに
第２論理値を前記第２制御信号としてそれぞれ出力し、
前記枝メトリック減算手段は前記ｎ個の第２制御信号を
入力とし前記複数個の値Ｂ（ｍ）の内のｍが２以上に対
応するｎ−１個の前記第２制御信号を記憶するｎ−１個
の制御信号記憶手段を備え、前記Ｂ（ｎ）に対応する前
記第２制御信号が第１論理値である第一の条件のときＢ
（ｎ）／２を前記第一の所定の値Ａとし、またｍ＜ｎの
前記Ｂ（ｍ）に対応する前記第２制御信号が第１論理値
で且つ前記制御信号記憶手段の記憶された前記Ｂ（ｍ＋
１）に対応する出力が第２論理値である第二の条件のと
きＢ（ｍ）／２を前記第一の所定の値Ａとし前記枝メト
リック計算手段の出力から減算し、前記条件以外のとき
は前記枝メトリック計算手段の出力をそのまま出力する
ことを特徴とする構成とするものである。

【００１３】請求項４の発明の構成により、メトリック
正規化判定手段ではパスメトリック記憶手段の出力であ
るパスメトリックが複数の閾値Ｂ（ｍ）と比較され、全
てのパスメトリックがＢ（ｍ）以上であるとき第１論理
値を、また少なくとも１つのパスメトリックがＢ（ｍ）
未満であるとき第２論理値を第２制御信号として出力す
る。枝メトリック減算手段では、このｎ個の第２制御信
号を判定結果として入力し減算制御に用いると同時にｎ
個の第２制御信号の内、閾値Ｂ（ｎ），Ｂ（ｎ−１）、
・・・、Ｂ（２）に対応する第２制御信号をｎ−１の制
御信号記憶手段に記憶する。減算はＢ（ｎ）に対応する
第２制御信号が第１論理値である場合はＢ（ｎ）／２を
全ての枝メトリックから減算し、Ｂ（ｍ）に対応する第
２制御信号（ｍ＜ｎ）が第１論理値で且つ前記制御信号
記憶手段に記憶されたＢ（ｍ＋１）に対応する出力が第
２論理値であるときＢ（ｍ）／２を全ての枝メトリック
から減算し、それ以外の条件の時は入力された枝メトリ
ックをそのまま出力する。

【００１４】さらに、請求項５の発明は第二の所定の値
Ｂに制限を設けることにより、メトリック正規化判定手
段の構成を容易にするものである。具体的に請求項５の
発明が講じた解決手段は、前記請求項４記載のビタビ復
号装置において、前記メトリック正規化判定手段は前記
第二の所定の値Ｂ（１）＝２ｋ（ｋ：１以上の整数）で
前記Ｂ（ｍ）の各々に対応して前記パスメトリック記憶
手段の出力であるｓ個の各状態のパスメトリック（ｓは
符号器の状態数）の出力ビット数がｘである時に上位
（ｘ−（ｋ＋ｍ−１））ビット全ての論理和を生成する
ｓ＊ｎ個の第２論理和生成手段と、前記Ｂ（ｍ）の各々
に対応した前記ｓ個の第２論理和生成手段の全ての出力
の論理積を生成して前記第２制御信号としてそれぞれ出
力するｎ個の第２論理積生成手段を備えることを特徴と
する構成とするものである。

【００１５】請求項５の発明の構成により、メトリック
正規化判定手段では、入力されるｓ組のパスメトリック
の出力ｘビットの内、上位（ｘ−（ｋ＋ｍ−１））ビッ
トの全ビットの論理和を第２論理和生成手段にて生成す
る。この出力が論理値１であれば、パスメトリックは閾
値Ｂ（ｍ）以上であり、論理値０であれば閾値Ｂ（ｍ）
未満である。ｓ個の第２論理和生成手段の全ての論理積
を第２論理積生成手段により生成し、全てのパスメトリ
ックが閾値Ｂ（ｍ）であれば、第１論路値として論理値
１を、また少なくとも１つのパスメトリックが閾値Ｂ
（ｍ）未満であれば第２論理値として論理値０を第２制
御信号として出力する。

【００１６】

【発明の実施の形態】（実施の形態１）以下、本発明の第一の実施形態におけるビタビ復号装置
を図面に基づいて説明する。図１において、１０１は畳
み込み符号で送られた受信符号より各枝の尤度を演算す
る枝メトリック計算手段であり、枝メトリック減算手段
１０２はメトリック正規化判定手段１０６の出力が第１
論理値であるときに後述する閾値の１／２以下の所定値
を枝メトリック計算手段１０１より出力される全ての枝
メトリックから減算し、メトリック正規化記憶手段１０
６の出力が第２論理値であるときに枝メトリック計算手
段１０１の出力をそのまま出力する。１０３は枝メトリ
ック減算手段１０２の出力を一時記憶する枝メトリック
記憶手段、１０５は畳み込み符号器の各状態での生き残
りパスのパスメトリックを記憶するパスメトリック記憶
手段であり、１０４は枝メトリック記憶手段１０３の出
力とパスメトリック記憶手段１０５の出力を入力とし新
しいパスメトリックと各状態での選択した枝の情報をパ
ス選択信号として出力するＡＣＳ（Add Compare Selec
t）手段、１０６はパスメトリック記憶手段１０５の出
力のパスメトリックが全てある閾値以上であるときは第
１論理値を、少なくとも１つのパスメトリックがある閾
値未満であるときには第２論理値を出力するメトリック
正規化判定手段である。１０７はＡＣＳ手段１０４の出
力を基に最尤パスを判定する最尤パス判定手段である。
本実施の形態では前記閾値として２ ⁴（＝１６）とし、
符号器の状態の数をｓとする。ｓ個のパスメトリック記
憶手段１０５の出力を各々符号なしの１０ビット信号と
する。メトリック正規化判定手段の構成を図２を用いて
詳細に示す。図２において、２００１〜２００ｓは入力
されたｓ個のパスメトリックそれぞれに対し上位６（＝
１０−４）ビット全ての論理和を生成するｓ個の第１論
理和生成手段、２０１は第１論理和生成手段２００１〜
２００ｓの全ての出力の論理積を生成して第１制御信号
として出力する第１論理積生成手段である。枝メトリッ
ク減算手段１０２の構成を図３を用いて詳細に示す。図
３において、３０１は入力される第１制御信号が第１論
理値、つまり全てのパスメトリック記憶手段の出力が１
６以上である場合に８（＝１６／２）を、また第１制御
信号が第２論理値、つまり少なくとも１つのパスメトリ
ック記憶手段の出力が１６未満である場合に０を出力す
る第１制御部、３０２は全ての枝メトリックから第１制
御部３０１の出力値を減算する減算手段である。

【００１７】以上のように構成されたビタビ復号装置の
動作を図１から図４を用いて説明する。ここでは図４に
示すように受信符号のサイクルを１復号サイクルとし、
枝メトリック計算手段により受信符号Ｒ（ｔ）より枝メ
トリックＢＭ（ｔ）が計算される。ここでパスメトリッ
ク記憶手段の出力ＰＭ（ｔ−１）が初めて、全て１６を
越え、ＰＭ（ｔ−１）の最小値を１６と仮定する。従っ
て、全てのパスメトリック記憶手段の出力の上位６ビッ
トのうち少なくとも１ビットは論理値１であるため、全
ての第１論理和生成手段２００１〜２００ｓの出力は論
理値１となることから、第１論理積生成手段２０１の出
力は論理値１となり、これが第１制御信号として出力さ
れる。本実施例では論理値１が第１論理値で、論理値０
が第２論理値とする。枝メトリック減算手段１０２では
第１制御信号が論理値１であるときに制御部３０１によ
り減算値として８を出力する。この８を全ての枝メトリ
ックＢＭ（ｔ）から減算する。この場合、減算後の枝メ
トリックＳＢＭ（ｔ）の取りうる最小値は−８である。
ＡＣＳ手段１０４では枝メトリック記憶手段の出力ＳＢ
Ｍ（ｔ−１）とＰＭ（ｔ−１）を用いて新しいパスのパ
スメトリックを演算するが、ＳＢＭ（ｔ−１）の最小値
は０であるためＰＭ（ｔ）の取りうる最小値は依然１６
である。時刻ｔ＋１で第１制御信号は論理値１のままで
枝メトリックＢＭ（ｔ＋１）から８を減算することにな
る。ＡＣＳ手段１０４ではＳＢＭ（ｔ）とパスメトリッ
クＰＭ（ｔ）を用いて新しいパスのパスメトリックを演
算するが、ＳＢＭ（ｔ）の最小値が−８であるためＰＭ
（ｔ＋１）の最小値は８となり時刻ｔ＋２では少なくと
も１つの第１論理和生成手段の出力が０となるため、第
１論理積生成手段の出力が論理値０となる。従って、時
刻ｔ＋２では制御部３０１の出力は０となり、入力され
た枝メトリックがそのまま出力される。このためＳＢＭ
（ｔ＋２）の取りうる最小値は０である。ＡＣＳ手段１
０４ではＳＢＭ（ｔ＋１）とパスメトリックＰＭ（ｔ＋
１）を用いて新しいパスのパスメトリックを演算する
が、ＳＢＭ（ｔ＋１）の最小値が−８であるためＰＭ
（ｔ＋２）の最小値は０となる。以上のようにパスメト
リックの値が閾値を越える毎に枝メトリックから閾値の
１／２の値が減算される事でパスメトリックがオーバー
フローする事を抑止し、正規化が行われる。最尤パス判
定手段ではＡＣＳ手段の出力から従来方法と同様にして
最尤パスを復号していく。

【００１８】この発明の実施形態により、パスメトリッ
ク記憶手段の出力を用いた正規化判定および、枝メトリ
ックからの閾値の１／２の値の減算を１復号サイクルで
実行する。また、ＡＣＳ手段による演算だけを１復号サ
イクルで実行すればよいことになる。したがって、（Ｔ
ｄ１＋Ｔｄ３）とＴｄ２の何れか大きい方より１復号サ
イクルを大きくするだけでよく、従来例のＴｄ１＋Ｔｄ
２＋Ｔｄ３に比べ高速化が可能である。また、メトリッ
ク正規化判定に用いるメトリック値としてメトリック記
憶手段の出力を用いていることから、ＡＣＳ手段の出力
負荷容量が低減する。これによって従来タイミングのボ
トルネックとなっていたＡＣＳ演算が高速で実行可能に
なることから高速なビタビ復号装置が実現可能になる。
また、枝メトリック減算手段における減算値を閾値の１
／２以下とすることで、パスメトリックの値は自動的に
０以上に維持されるため、減算後に負の値になった場合
の処理を行う回路等が削減され、回路規模の削減及び高
速動作が可能になる。

【００１９】なお、枝メトリック減算手段で第１制御信
号が論理値０の時は入力枝メトリックをそのまま出力す
るような選択回路を加えて用いても同様の効果を得られ
るし、また減算する値を８ではなく８以下の任意の整数
にしてもよい。

【００２０】（実施の形態２）以下、本発明の第二の実施形態におけるビタビ復号装置
を図面に基づいて説明する。図５において、図１と同じ
番号のブロックは同じ動作を行うため説明は省略する。
図５において、枝メトリック減算手段５０１はメトリッ
ク正規化判定手段５０２の出力である第２制御信号
（ｍ）（ｍ＝１，２）により、枝メトリック計算手段１
０１より出力される全ての枝メトリックから閾値の１／
２以下の整数を減算するか、或いは枝メトリック計算手
段１０１の出力をそのまま出力する。５０２はパスメト
リック記憶手段１０５の出力のパスメトリックが全てあ
る閾値Ｂ（ｍ）以上であるときは第１論理値を、少なく
とも１つのパスメトリックがある閾値Ｂ（ｍ）未満であ
るときには第２論理値を出力するメトリック正規化判定
手段である。本実施例では前記閾値としてＢ（２）＝２
⁴（＝１６）、Ｂ（１）＝２ ³（＝８）とし、符号器の状
態の数をｓとする。ｓ個のパスメトリック記憶手段の出
力を各々符号なしの１０ビット信号とする。メトリック
正規化判定手段の構成を図６を用いて詳細に示す。図６
において、６００１〜６００ｓは入力されたｓ個のパス
メトリックそれぞれに対し上位６（＝１０−（２＋３−
１））ビット全ての論理和を生成するｓ個の第２論理和
生成手段（ｐ、２）、６０１１〜６０１ｓは入力された
ｓ個のパスメトリックそれぞれに対し上位７（＝１０−
（１＋３−１））ビット全ての論理和を生成するｓ個の
第２論理和生成手段（ｐ、１）、６０２は第２論理和生
成手段（ｐ、２）６００１〜６００ｓの全ての出力の論
理積を生成して第２制御信号（２）として出力する第２
論理積生成手段（２）、６０３は第２論理和生成手段
（ｐ、１）６０１１〜６０１ｓの全ての出力の論理積を
生成して第２制御信号（１）として出力する第２論理積
生成手段（１）である。枝メトリック減算手段の構成を
図７を用いて詳細に示す。図７において、７００は第２
制御信号（２）を入力し、一時記憶する制御信号記憶手
段である。７０１は第２制御信号（２）、第２制御信号
（１）、制御信号記憶手段の出力を入力とし、第２制御
信号（２）が論理値１であるときは８を、第２制御信号
（１）が論理値１で制御信号記憶手段の出力が論地値０
であるときに４を、それ以外の時に０を出力する第２制
御部、３０２は全ての枝メトリックから第２制御部の出
力値を減算する減算手段である。

【００２１】以上のように構成されたビタビ復号装置の
動作を図５から図８を用いて説明する。ここでは図８に
示すように受信符号のサイクルを１復号サイクルとし、
時刻ｔに枝メトリック計算手段により受信符号Ｒ（ｔ）
より枝メトリックＢＭ（ｔ）が計算される。ここでパス
メトリック記憶手段の出力ＰＭ（ｔ−１）が初めて、全
て１６を越え、ＰＭ（ｔ−１）の最小値を１６と仮定す
る。従って、全てのパスメトリック記憶手段の出力の上
位６ビットのうち少なくとも１ビットは論理値１である
ため、全ての第２論理和生成手段（ｐ、２）６００１〜
６００ｓ、第２論理和生成手段（ｐ、１）６０１１〜６
０１ｓの出力は論理値１となることから、第２論理積生
成手段（２）６０２及び第２論理積生成手段（１）６０
３の出力は論理値１となり、これが第２制御信号
（２）、第２制御信号（１）として出力される。本実施
例では論理値１が第１論理値で、論理値０が第２論理値
と定義する。枝メトリック減算手段５０１では第２制御
信号（２）が論理値１であるため第２制御部７０１によ
り減算値として８を出力する。この８を全ての枝メトリ
ックＢＭ（ｔ）から減算する。この場合、減算後の枝メ
トリックＳＢＭ（ｔ）の取りうる最小値は−８である。
ＡＣＳ手段１０４では枝メトリック記憶手段の出力ＳＢ
Ｍ（ｔ−１）とＰＭ（ｔ−１）を用いて新しいパスのパ
スメトリックを演算するが、ＳＢＭ（ｔ−１）の取りう
る最小値は０であるためＰＭ（ｔ）の最小値は依然１６
である。

【００２２】時刻ｔ＋１で第２制御信号（２）、第２制
御信号（１）は時刻ｔと同じであるため、枝メトリック
ＢＭ（ｔ＋１）から８を減算することになる。この時、
ＳＢＭ（ｔ＋１）の取りうる最小値は−８が考えられる
が、ここでは説明の都合上ＳＢＭ（ｔ＋１）の最小値を
０とする。ＡＣＳ手段１０４ではＳＢＭ（ｔ）とＰＭ
（ｔ）を用いて新しいパスのパスメトリックを演算する
が、ＳＢＭ（ｔ）の最小値が−８であるためＰＭ（ｔ＋
１）の最小値は８となる。

【００２３】時刻ｔ＋２ではＰＭ（ｔ＋１）の最小値が
８であるため、少なくとも１つの第２論理和生成手段
（ｐ、２）の出力が０となり、第２論理積生成手段
（２）の出力が論理値０となる。一方第２論理和生成手
段（ｐ、１）６０１１〜６０１ｓの出力は全て１であり
第２制御信号（１）は論理値１のままである。制御信号
記憶手段の出力は時刻ｔ＋１で第２制御信号（２）が論
理値１であることから、論理値１である。第２制御信号
（１）が論理値１で、制御信号記憶手段の出力が論理値
１であるため第２制御部７０１の出力は０となり、入力
された枝メトリックがそのまま出力される。この時、Ｓ
ＢＭ（ｔ＋２）の取りうる最小値は０である。ＡＣＳ手
段１０４ではＳＢＭ（ｔ＋１）とパスメトリックＳＰＭ
（ｔ＋１）を用いて新しいパスのパスメトリックを演算
するが、ＳＢＭ（ｔ＋１）の最小値が０であるためＰＭ
（ｔ＋２）の最小値は８となる。

【００２４】時刻ｔ＋３ではＰＭ（ｔ＋２）の最小値が
８であるため、時刻ｔ＋１と同様に第２制御信号（２）
は論理値０、第２制御信号（１）は論理値１となるが、
制御信号記憶手段の出力は時刻ｔ＋２で第２制御信号
（２）が論理値０であることから、論理値０である。第
２制御信号（１）が論理値１で、制御信号記憶手段の出
力が論理値０であるため第２制御部７０１の出力は４と
なり、枝メトリックＢＭ（ｔ＋３）から４を減算するこ
とになる。この時、ＳＢＭ（ｔ＋３）の取りうる最小値
としては−４である。ＡＣＳ手段１０４ではＳＢＭ（ｔ
＋２）とパスメトリックＰＭ（ｔ＋2）を用いて新しい
パスのパスメトリックを演算するが、ＳＢＭ（ｔ＋２）
の最小値が０であるためＰＭ（ｔ＋３）の最小値は８の
ままである。

【００２５】時刻ｔ＋４ではＰＭ（ｔ＋３）の最小値が
８であるため、時刻ｔ＋３と同様に第２制御信号（２）
は論理値０、第２制御信号（１）は論理値１となり、制
御信号記憶手段の出力も論理値０であることから、第２
制御部７０１の出力は４となり、枝メトリックＢＭ（ｔ
＋４）から４を減算することになる。この時、ＳＢＭ
（ｔ＋４）の取りうる最小値としては−４である。ＡＣ
Ｓ手段１０４ではＳＢＭ（ｔ＋３）とパスメトリックＰ
Ｍ（ｔ＋３）を用いて新しいパスのパスメトリックを演
算するが、ＳＢＭ（ｔ＋３）の最小値がー４であるため
ＰＭ（ｔ＋４）の最小値は４となる。

【００２６】時刻ｔ＋５ではＰＭ（ｔ＋４）の最小値が
４であることから、全ての第２論理和生成手段（ｐ、
ｍ）の出力が論理値０であるため第２制御信号（１）、
第２制御信号（２）はいずれも論理値０となる。このた
め第２制御部７０１の出力は０となり、入力された枝メ
トリックがそのまま出力される。この時、ＳＢＭ（ｔ＋
５）の取りうる最小値は０である。ＡＣＳ手段１０４で
はＳＢＭ（ｔ＋４）とパスメトリックＰＭ（ｔ＋４）を
用いて新しいパスのパスメトリックを演算するが、ＳＢ
Ｍ（ｔ＋４）の最小値がー４であるためＰＭ（ｔ＋５）
の最小値は０になる。

【００２７】以上のようにパスメトリックの値が２つの
閾値１６と８を越える毎に枝メトリックから閾値の１／
２の値が減算する事でパスメトリックがオーバーフロー
する事を抑止し、正規化が行われる。最尤パス判定手段
ではＡＣＳ手段の出力から従来方法と同様にして最尤パ
スを復号していく。

【００２８】この発明の実施形態により、実施形態１で
得られる高速化、回路削減の効果に加え、本実施形態特
有の効果として、閾値を複数備えることによりきめ細か
な正規化減算を実行することが可能となり、理想的に最
小値を減算しておこなう正規化方法に近い特性を得るこ
とが可能である。

【００２９】

【発明の効果】本発明に係るビタビ復号装置によると、
枝メトリック記憶手段出力とパスメトリック記憶手段の
出力からＡＣＳ手段によりＡＣＳ演算を行うことで、１
復号サイクル中にＡＣＳ演算のみを実行するため、復号
サイクルの高速化が可能である。また、メトリック正規
化判定に用いるメトリック値としてメトリック記憶手段
の出力を用いていることから、ＡＣＳ手段の出力負荷容
量が低減することにより、ＡＣＳ演算の高速化が図れ
る。これによって従来タイミングのボトルネックとなっ
ていたＡＣＳ演算が高速で実行可能になることから高速
なビタビ復号装置が実現可能になる。また、枝メトリッ
ク減算手段における減算値を閾値の１／２以下とするこ
とで、パスメトリックの値は自動的に０以上に維持され
るため、減算後に負の値になった場合の処理を行う回路
等が削減され、回路規模の削減及び高速動作が可能にな
る。また、閾値を複数個用意することで正規加減算数を
動的に変更可能になりきめ細かな正規化が可能になる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のビタビ復号装置を示す
構成図

【図２】実施の形態１中のメトリック正規化判定手段を
示す構成図

【図３】実施の形態１中の枝メトリック減算手段を示す
構成図

【図４】実施の形態１の動作を説明するタイミングチャ
ート

【図５】本発明の実施の形態２のビタビ復号装置を示す
構成図

【図６】実施の形態２中のメトリック正規化判定手段を
示す構成図

【図７】実施の形態２中の枝メトリック減算手段を示す
構成図

【図８】実施の形態２の動作を説明するタイミングチャ
ート

【図９】従来技術を説明する概略図

【図１０】従来技術の動作を説明するタイミングチャー
ト

【符号の説明】

１０１枝メトリック計算手段１０２，５０１枝メトリック減算手段１０３枝メトリック記憶手段１０４ＡＣＳ手段１０５パスメトリック記憶手段１０６，５０２メトリック正規化判定手段１０７最尤パス判定手段２００１〜２００ｓ第１論理利和生成手段２０１第１論理積生成手段６００１〜６００ｓ第２論理和生成手段（ｓ、ｍ）：
ｍ＝２６０１１〜６０１ｓ第２論理和生成手段（ｓ、ｍ）：
ｍ＝１６０２，６０３第２論理積生成手段（ｍ）ｍ＝２，１９０１従来技術における枝メトリック減算手段９０２従来技術におけるＡＣＳ手段９０３従来技術におけるメトリック正規化記憶手段９０４従来技術におけるメトリック正規化判定手段

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平９−181619（ＪＰ，Ａ) 特開昭62−193323（ＪＰ，Ａ) 特開平10−336045（ＪＰ，Ａ) 特開平10−150371（ＪＰ，Ａ) 特開平７−264079（ＪＰ，Ａ) 特許2757473（ＪＰ，Ｂ２) 特公平７−114378（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330

Claims

(57)【特許請求の範囲】

【請求項１】畳み込み符号で送られた受信符号より最
尤復号を行うビタビ復号装置において、各枝の尤度を演
算する枝メトリック計算手段と、前記枝メトリック計算
手段の出力と第１制御信号を入力とし第一の所定の値Ａ
を前記枝メトリック計算手段の出力から減算して出力す
る枝メトリック減算手段と、前記枝メトリック減算手段
の出力を記憶する枝メトリック記憶手段と、畳み込み符
号器の各状態での生き残りパスのパスメトリックを記憶
するパスメトリック記憶手段と、前記枝メトリック記憶
手段の出力と前記パスメトリック記憶手段の出力を入力
とし新しいパスメトリックを前記パスメトリック記憶手
段に出力し各状態での選択した枝の情報をパス選択信号
として出力するＡＣＳ（Add Compare Select）手段と、
前記ＡＣＳ手段の出力を入力とし最尤パスを復号する最
尤パス判定手段と、前記パスメトリック記憶手段の全て
の出力が第二の所定の値Ｂ（Ｂ／２＞＝Ａ）以上である
か否かを判定して判定結果を前記第１制御信号として出
力するメトリック正規化判定手段を備えることを特徴と
したビタビ復号装置。
【請求項２】前記請求項１記載のビタビ復号装置にお
いて、前記メトリック正規化判定手段は前記パスメトリ
ック記憶手段の全ての出力が前記第二の所定の値Ｂ以上
のときに第１論理値を、また少なくとも１つの前記パス
メトリック記憶手段の出力が前記第二の所定の値Ｂ未満
であるときに第２論理値を前記第１制御信号として出力
し、前記枝メトリック減算手段は前記第１制御信号が第
１論理値であるときに前記第一の所定の値Ａを前記枝メ
トリック計算手段の出力から減算し、また前記第１制御
信号が第２論理値であるときに前記枝メトリック計算手
段の出力をそのまま出力することを特徴としたビタビ復
号装置。
【請求項３】前記請求項２記載のビタビ復号装置にお
いて、前記メトリック正規化判定手段が前記第二の所定
の値Ｂ＝２ｊ（ｊ：１以上の整数）で前記パスメトリッ
ク記憶手段の出力であるｓ個の各状態のパスメトリック
（ｓは符号器の状態数）の出力ビット数がｘである時に
上位（ｘ−ｊ）ビット全ての論理和を生成するｓ個の第
１論理和生成手段と、前記ｓ個の第１論理和生成手段の
全ての出力の論理積を生成して前記第１制御信号として
出力する第１論理積生成手段を備え、前記枝メトリック
減算手段において減算される第一の所定の値Ａ＝Ｂ／２
であることを特徴としたビタビ復号装置。
【請求項４】前記請求項１記載のビタビ復号装置にお
いて、前記第二の所定の値Ｂは複数個の値Ｂ（ｍ）（ｍ
＝１，２，・・・、ｎ：ｎは２以上の整数でＢ（ｍ）＝
２＊Ｂ（ｍ−１）：Ｂ（１）＞＝２）からなり前記メト
リック正規化判定手段は前記Ｂ（ｍ）の各々に対応して
全ての前記パスメトリック記憶手段の出力が前記Ｂ
（ｍ）以上であるとき第１論理値を第２制御信号として
また少なくとも１つの前記パスメトリック記憶手段の出
力が前記Ｂ（ｍ）未満であるときに第２論理値を前記第
２制御信号としてそれぞれ出力し、前記枝メトリック減
算手段は前記ｎ個の第２制御信号を入力とし前記複数個
の値Ｂ（ｍ）の内のｍが２以上に対応するｎ−１個の前
記第２制御信号を記憶するｎ−１個の制御信号記憶手段
を備え、前記Ｂ（ｎ）に対応する前記第２制御信号が第
１論理値である第一の条件のときＢ（ｎ）／２を前記第
一の所定の値Ａとし、またｍ＜ｎの前記Ｂ（ｍ）に対応
する前記第２制御信号が第１論理値で且つ前記制御信号
記憶手段の記憶された前記Ｂ（ｍ＋１）に対応する出力
が第２論理値である第二の条件のときＢ（ｍ）／２を前
記第一の所定の値Ａとし前記枝メトリック計算手段の出
力から減算し、前記条件以外のときは前記枝メトリック
計算手段の出力をそのまま出力することを特徴としたビ
タビ復号装置。
【請求項５】前記請求項４記載のビタビ復号装置にお
いて、前記メトリック正規化判定手段は前記第二の所定
の値Ｂ（１）＝２ｋ（ｋ：１以上の整数）で前記Ｂ
（ｍ）の各々に対応して前記パスメトリック記憶手段の
出力であるｓ個の各状態のパスメトリック（ｓは符号器
の状態数）の出力ビット数がｘである時に上位（ｘ−
（ｋ＋ｍ−１））ビット全ての論理和を生成するｓ＊ｎ
個の第２論理和生成手段と、前記Ｂ（ｍ）の各々に対応
した前記ｓ個の第２論理和生成手段の全ての出力の論理
積を生成して前記第２制御信号としてそれぞれ出力する
ｎ個の第２論理積生成手段を備えることを特徴としたビ
タビ復号装置。