JP2563961B2 - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JP2563961B2 JP2563961B2 JP63051167A JP5116788A JP2563961B2 JP 2563961 B2 JP2563961 B2 JP 2563961B2 JP 63051167 A JP63051167 A JP 63051167A JP 5116788 A JP5116788 A JP 5116788A JP 2563961 B2 JP2563961 B2 JP 2563961B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- path metric
- subtraction
- comparison
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル通信システムの受信機におい
て、ビタビアルゴリズムを用いて軟判定データから復号
データを作ることにより、受信信号の誤り訂正を行なう
ビタビ復号器に関するものである。
て、ビタビアルゴリズムを用いて軟判定データから復号
データを作ることにより、受信信号の誤り訂正を行なう
ビタビ復号器に関するものである。
第５図は例えば文献「コムサット テクニカル レビ
ュー」（COMSAT Tech.Rev.,vol.13,no.2,PP.315−330
（Fall 1983））に掲載された、シェノイ（A.Shenoy）
氏およびジョンソン（P.Johnson）氏による論文「ビタ
ビ復号器の直列構成」（“Serial implimentation of V
iterbi decoders"）に示されているところの従来のビタ
ビ復号器を示すブロック図である。図において、１は軟
判定データ、２は枝メトリック計算回路、３は枝メトリ
ック、４は加算器、５は比較器、６は選択器、７は正規
化前のパスメトリック、12は減数、13は減算器、14は正
規化後のパスメトリック、15はレジスタ、16は１クロッ
ク前のパスメトリック、17はACS（加算比較選択）回
路、18はトレリス接続信号、21はパスメモリ、22は復号
データ、24は最小値検出器、25は最尤状態信号である。
ュー」（COMSAT Tech.Rev.,vol.13,no.2,PP.315−330
（Fall 1983））に掲載された、シェノイ（A.Shenoy）
氏およびジョンソン（P.Johnson）氏による論文「ビタ
ビ復号器の直列構成」（“Serial implimentation of V
iterbi decoders"）に示されているところの従来のビタ
ビ復号器を示すブロック図である。図において、１は軟
判定データ、２は枝メトリック計算回路、３は枝メトリ
ック、４は加算器、５は比較器、６は選択器、７は正規
化前のパスメトリック、12は減数、13は減算器、14は正
規化後のパスメトリック、15はレジスタ、16は１クロッ
ク前のパスメトリック、17はACS（加算比較選択）回
路、18はトレリス接続信号、21はパスメモリ、22は復号
データ、24は最小値検出器、25は最尤状態信号である。
次に動作について説明する。ビタビ復号器では、最初
に枝メトリック計算回路２において、枝メトリック３を
計算する。即ち、受信信号から作られた軟判定データ１
に対しビタビ復号器において種々の符号化データを仮定
し、各々の符号化データの確からしさを表す枝メトリッ
ク３を計算する。ここでは枝メトリック３は非負の値を
とり、その最尤値は零に等しいものとする。
に枝メトリック計算回路２において、枝メトリック３を
計算する。即ち、受信信号から作られた軟判定データ１
に対しビタビ復号器において種々の符号化データを仮定
し、各々の符号化データの確からしさを表す枝メトリッ
ク３を計算する。ここでは枝メトリック３は非負の値を
とり、その最尤値は零に等しいものとする。
ACS回路17ではパスメトリックの計算を行う。その主
要機能は次の２つである。
要機能は次の２つである。
畳込み符号の状態数をＮで表したときACS回路17の加
算器4,比較器5,および選択器６は時刻ｋ−１で作られて
いるパスメトリック｛▲Γ(i) K-1▼;i＝1,2,…,N｝16に
時刻ｋの枝メトリック３を加算し、比較，選択を行なっ
て、時刻ｋにおける正規化前のパスメトリック｛GK (i);
i＝1,2,…,N｝７を作る。
算器4,比較器5,および選択器６は時刻ｋ−１で作られて
いるパスメトリック｛▲Γ(i) K-1▼;i＝1,2,…,N｝16に
時刻ｋの枝メトリック３を加算し、比較，選択を行なっ
て、時刻ｋにおける正規化前のパスメトリック｛GK (i);
i＝1,2,…,N｝７を作る。
伝送路雑音によってパスメトリックが増加する現象を
防止するためにパスメトリックの正規化を行なう。即
ち、各時刻において正規化前のパスメトリック
｛GK (i)｝７から減数βｋ12を求め、減算を行なって各
パスメトリックを▲Γ(i) K▼＝GK (i)−βｋ;i＝1,2,…,
Nに正規化する。こうして作られた正規化後のパスメト
リック｛ΓK (i)｝14はレジスタ15に蓄えられ、次の時刻
に加算器４に供給される。
防止するためにパスメトリックの正規化を行なう。即
ち、各時刻において正規化前のパスメトリック
｛GK (i)｝７から減数βｋ12を求め、減算を行なって各
パスメトリックを▲Γ(i) K▼＝GK (i)−βｋ;i＝1,2,…,
Nに正規化する。こうして作られた正規化後のパスメト
リック｛ΓK (i)｝14はレジスタ15に蓄えられ、次の時刻
に加算器４に供給される。
ACS回路17におけるパスメトリックの比較選択の結果
は比較器５の出力信号であり、これはトレリス接続信号
18と称せられる。トレリス接続信号はパスメモリ21に供
給される。
は比較器５の出力信号であり、これはトレリス接続信号
18と称せられる。トレリス接続信号はパスメモリ21に供
給される。
正規化の過程において、最小値検出器24は減算前のパ
スメトリック｛GK (i)｝７の最小値を検出すると同時
に、この最小パスメトリックを有する状態（これを最尤
状態と称する）を識別して最尤状態信号25を作ってこれ
をパスメモリに供給する。即ち、最小パスメトリックが の場合、GK (io)の値を減数βＫ12とすると同時に、ioを
最尤状態信号25とする。パスメモリ21は最尤状態信号25
に基づいて、蓄えられているトレリス接続信号18から復
号データを作って出力する。
スメトリック｛GK (i)｝７の最小値を検出すると同時
に、この最小パスメトリックを有する状態（これを最尤
状態と称する）を識別して最尤状態信号25を作ってこれ
をパスメモリに供給する。即ち、最小パスメトリックが の場合、GK (io)の値を減数βＫ12とすると同時に、ioを
最尤状態信号25とする。パスメモリ21は最尤状態信号25
に基づいて、蓄えられているトレリス接続信号18から復
号データを作って出力する。
従来のビタビ復号器は以上のように構成されているの
で、特に高速で動作するビタビ復号器の場合には以下の
ような問題点があった。それは最小値検出器24のハード
ウェア量が膨大なものとなりがちなことであり、更にこ
れに起因してビタビ復号器の最高動作速度が制限される
ことである。
で、特に高速で動作するビタビ復号器の場合には以下の
ような問題点があった。それは最小値検出器24のハード
ウェア量が膨大なものとなりがちなことであり、更にこ
れに起因してビタビ復号器の最高動作速度が制限される
ことである。
この問題を解決するために、これまでにも最小値検出
方式を他の方式に置換えるような種々の提案が行なわれ
てきた。例えば、正規化前のすべてのパスメトリック
｛GK (i)｝７があらかじめ設定された一定値を越えた場
合にその一定値を減数βＫ12とし、そうでない場合には
減数βＫ12を零とするような方式であり、これは簡単な
ハードウェアで実現可能である。この他にも本件出願人
により既に出願された特許「加算比較選択回路」（特開
昭61−230430号公報を参照されたい）は減数βＫ12を作
るためのアルゴリズムを工夫することによって、簡単な
ハードウェアで正規化を有効に実行し得るような回路を
提案している。
方式を他の方式に置換えるような種々の提案が行なわれ
てきた。例えば、正規化前のすべてのパスメトリック
｛GK (i)｝７があらかじめ設定された一定値を越えた場
合にその一定値を減数βＫ12とし、そうでない場合には
減数βＫ12を零とするような方式であり、これは簡単な
ハードウェアで実現可能である。この他にも本件出願人
により既に出願された特許「加算比較選択回路」（特開
昭61−230430号公報を参照されたい）は減数βＫ12を作
るためのアルゴリズムを工夫することによって、簡単な
ハードウェアで正規化を有効に実行し得るような回路を
提案している。
最小値検出方式を他の方式で置換えた場合の一つの問
題点は、最小パスメトリックを有する最尤状態を識別し
て最尤状態信号25を作るのが困難になることである。こ
のことから、高速ビタビ復号器では、最尤状態信号25を
作らずに符号の任意の状態（例えば、変数ｉ＝１に対応
するところの１番目の状態）に基いてパスメモリ21から
復号データ22を出力することがしばしば行なわれる。最
尤状態信号25を用いずに、誤り率特性の良い復号データ
22を得るためには、パスメモリ21に蓄えておくトレリス
接続信号18の量を増加する必要がある。このように、最
尤状態信号25を作らない場合には、ACS回路17のハード
ウェア量を削減して動作速度を高速化することが可能と
なるが、一方パスメモリ21のハードウェア量が増加する
という問題点があった。
題点は、最小パスメトリックを有する最尤状態を識別し
て最尤状態信号25を作るのが困難になることである。こ
のことから、高速ビタビ復号器では、最尤状態信号25を
作らずに符号の任意の状態（例えば、変数ｉ＝１に対応
するところの１番目の状態）に基いてパスメモリ21から
復号データ22を出力することがしばしば行なわれる。最
尤状態信号25を用いずに、誤り率特性の良い復号データ
22を得るためには、パスメモリ21に蓄えておくトレリス
接続信号18の量を増加する必要がある。このように、最
尤状態信号25を作らない場合には、ACS回路17のハード
ウェア量を削減して動作速度を高速化することが可能と
なるが、一方パスメモリ21のハードウェア量が増加する
という問題点があった。
この発明は、上記のような問題点を解決するためにな
されたもので、ACS回路において、簡単なハードウェア
でパスメトリックの正規化を有効に行なうとともに、パ
スメモリのために高い確率で最尤状態を検出し得るよう
な機能を備え、高速動作に適するようなビタビ復号器を
得ることを目的とする。
されたもので、ACS回路において、簡単なハードウェア
でパスメトリックの正規化を有効に行なうとともに、パ
スメモリのために高い確率で最尤状態を検出し得るよう
な機能を備え、高速動作に適するようなビタビ復号器を
得ることを目的とする。
この発明に係るビタビ復号器は、受信信号の軟判定デ
ータから計算した枝メトリックと、すでに計算されてい
るパスメトリックとにつき、加算，比較および選択の信
号処理を行なう加算比較選択手段と、該加算比較選択手
段により実行された加算，比較，及び選択の信号処理結
果に対し減算処理を行って新しいパスメトリックを計算
し、当該加算比較選択手段に対して上記すでに計算され
ているところのパスメトリックとして出力する減算手段
と、上記減算前のパスメトリックを一定の法則を用いて
閾値信号に変換するパスメトリック変換手段と、上記閾
値信号の最小値を複数個のアンドゲートで求め、それを
上記減算手段に対してその減算のための減数として出力
する減数発生手段と、上記加算比較選択手段によるパス
メトリックの選択結果をトレリス接続信号として蓄える
パスメモリと、上記パスメトリック変換手段の変換過程
で得られる信号に基づいて最尤状態を示す状態信号を作
成し、該状態信号を上記パスメモリに供給して、誤り訂
正後の復号データを出力せしめる状態信号発生手段とを
備えるようにしたものである。
ータから計算した枝メトリックと、すでに計算されてい
るパスメトリックとにつき、加算，比較および選択の信
号処理を行なう加算比較選択手段と、該加算比較選択手
段により実行された加算，比較，及び選択の信号処理結
果に対し減算処理を行って新しいパスメトリックを計算
し、当該加算比較選択手段に対して上記すでに計算され
ているところのパスメトリックとして出力する減算手段
と、上記減算前のパスメトリックを一定の法則を用いて
閾値信号に変換するパスメトリック変換手段と、上記閾
値信号の最小値を複数個のアンドゲートで求め、それを
上記減算手段に対してその減算のための減数として出力
する減数発生手段と、上記加算比較選択手段によるパス
メトリックの選択結果をトレリス接続信号として蓄える
パスメモリと、上記パスメトリック変換手段の変換過程
で得られる信号に基づいて最尤状態を示す状態信号を作
成し、該状態信号を上記パスメモリに供給して、誤り訂
正後の復号データを出力せしめる状態信号発生手段とを
備えるようにしたものである。
この発明におけるビタビ復号器では、最小パスメトリ
ック、またはそれに相当する値の減数が複数個のANDゲ
ートという簡単なハードウェアによって求められるの
で、ACS回路のハードウェア構成が簡単となり、高速動
作が可能となる。また最尤状態、またはそれに相当する
状態を高い確率で識別し得るので、パスメモリのハード
ウェア量を増加させずに誤り率特性の良い復号データが
得られる。
ック、またはそれに相当する値の減数が複数個のANDゲ
ートという簡単なハードウェアによって求められるの
で、ACS回路のハードウェア構成が簡単となり、高速動
作が可能となる。また最尤状態、またはそれに相当する
状態を高い確率で識別し得るので、パスメモリのハード
ウェア量を増加させずに誤り率特性の良い復号データが
得られる。
以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例によるビタビ復号器のブロッ
ク図である。第１図において、８はパスメトリック変換
回路、９は2M−１≦▲Ｇ(i) K▼＜2M+1−１なるパスメト
リック｛▲Ｇ(i) K▼｝７を2M−１なる▲α(i) K▼に変換
して得られる閾値信号｛▲α(i) K;i＝1,2,…Ｎ｝、10は
閾値信号｛▲α(i) K▼｝の特定のビットで作られるとこ
ろの識別信号｛σ(i) K;i＝1,2.…,N｝、11は減数発生
器、19は状態信号発生器、20は最尤状態、またはそれに
相当する状態を表す状態信号である。
１図はこの発明の一実施例によるビタビ復号器のブロッ
ク図である。第１図において、８はパスメトリック変換
回路、９は2M−１≦▲Ｇ(i) K▼＜2M+1−１なるパスメト
リック｛▲Ｇ(i) K▼｝７を2M−１なる▲α(i) K▼に変換
して得られる閾値信号｛▲α(i) K;i＝1,2,…Ｎ｝、10は
閾値信号｛▲α(i) K▼｝の特定のビットで作られるとこ
ろの識別信号｛σ(i) K;i＝1,2.…,N｝、11は減数発生
器、19は状態信号発生器、20は最尤状態、またはそれに
相当する状態を表す状態信号である。
第２図はパスメトリック変換回路８の一構成例を表す
ブロック図である。第２図において、23は閾値信号発生
器である。第３図は閾値信号発生器23の一実施例を示す
回路図であり、第３図において、26a,26bはANDゲート、
27a,27b,27cはORゲートである。第４図は第３図の閾値
信号発生器の動作を示す真理値表である。
ブロック図である。第２図において、23は閾値信号発生
器である。第３図は閾値信号発生器23の一実施例を示す
回路図であり、第３図において、26a,26bはANDゲート、
27a,27b,27cはORゲートである。第４図は第３図の閾値
信号発生器の動作を示す真理値表である。
なお、第２図のパスメトリック変換回路８と第３図の
閾値信号発生器については、識別信号｛σ(i) K｝を出力
する機能を除いた部分を上述の既出願特許「加算比較選
択回路」の実施例中のパスメトリック変換回路を用いて
構成してもよい。
閾値信号発生器については、識別信号｛σ(i) K｝を出力
する機能を除いた部分を上述の既出願特許「加算比較選
択回路」の実施例中のパスメトリック変換回路を用いて
構成してもよい。
次に動作について説明する。軟判定データ１から枝メ
トリック３を計算し、枝メトリック３に基づいて正規化
前のパスメトリック｛▲Ｇ(i) K▼;i＝1,2,…,N｝７を作
るまでの過程は第５図の従来のビタビ復号器の場合と同
様である。
トリック３を計算し、枝メトリック３に基づいて正規化
前のパスメトリック｛▲Ｇ(i) K▼;i＝1,2,…,N｝７を作
るまでの過程は第５図の従来のビタビ復号器の場合と同
様である。
正規化前のパスメトリック｛▲Ｇ(i) K▼｝７はパスメ
トリック変換回路８において閾値信号｛▲α(i) K▼｝９
に変換される。減数発生器11はこの閾値信号｛▲
α(i) K｝９の最小値を検出してそれを減数βＫ12とす
る。パスメトリック変換回路８を構成する閾値信号発生
器23は第３図に示すような回路で構成されており、その
動作は第４図の真理値表で表現されている。このような
パスメトリック変換回路８は論文「ビタビ復号器におけ
るパスメトリックの圧縮」（M.Miyake,T.Fujino and K.
Fujiwara,“Compression of path metrics in Viterbi
decoders,"in Proc.GLOBECOM′87 Tokyo,Japan,pp.43.
2.1−43.2.5,Nov.1987）において詳しく議論されてい
る。このようなパスメトリック変換回路８の主要な特徴
は次の２点である。
トリック変換回路８において閾値信号｛▲α(i) K▼｝９
に変換される。減数発生器11はこの閾値信号｛▲
α(i) K｝９の最小値を検出してそれを減数βＫ12とす
る。パスメトリック変換回路８を構成する閾値信号発生
器23は第３図に示すような回路で構成されており、その
動作は第４図の真理値表で表現されている。このような
パスメトリック変換回路８は論文「ビタビ復号器におけ
るパスメトリックの圧縮」（M.Miyake,T.Fujino and K.
Fujiwara,“Compression of path metrics in Viterbi
decoders,"in Proc.GLOBECOM′87 Tokyo,Japan,pp.43.
2.1−43.2.5,Nov.1987）において詳しく議論されてい
る。このようなパスメトリック変換回路８の主要な特徴
は次の２点である。
閾値の最小値を検出する機能を有する減数発生器11を
簡単なハードウェアで実現できる。上記文献に示されて
いるように、閾値｛▲α(i) K｝について対応するビット
毎のAND（論理積）をとることによって、容易に最小値
を求めることができる。このことは第４図の真理値表か
らも明らかである。
簡単なハードウェアで実現できる。上記文献に示されて
いるように、閾値｛▲α(i) K｝について対応するビット
毎のAND（論理積）をとることによって、容易に最小値
を求めることができる。このことは第４図の真理値表か
らも明らかである。
雑音によるパスメトリックの増加現象を有効に抑圧し
て、最小パスメトリックの値を小さな値に保つことがで
きる。上記文献に示されているように、通常の８値軟判
定ビタビ復号器では正規化後のパスメトリック
｛ΓK (i)｝14の最小値は常に０から３までの値に保たれ
る。従って、正規化前のパスメトリック｛GK (i)｝７に
ついてもその最小値は小さな値に保たれる。
て、最小パスメトリックの値を小さな値に保つことがで
きる。上記文献に示されているように、通常の８値軟判
定ビタビ復号器では正規化後のパスメトリック
｛ΓK (i)｝14の最小値は常に０から３までの値に保たれ
る。従って、正規化前のパスメトリック｛GK (i)｝７に
ついてもその最小値は小さな値に保たれる。
上記の特徴から次のことがわかる。即ちそれは正規
化前のパスメトリック｛▲Ｇ(i) K▼｝７が常に小さな値
をとることから、閾値信号｛▲α(i) K▼｝の最小値は高
い確率で零となることである。特に受信信号のSN比が高
い場合には正規化前のパスメトリック｛▲Ｇ(i) K▼｝の
最小値は高い確率で零の値をとる。そこで各々の閾値信
号｛αK (i)｝の最下位ビットを識別信号▲σ(i) K▼10と
して出力することにすれば、識別信号｛▲σ(i) K▼｝は
最小パスメトリックGK (i)＝０の状態を表現する信号と
なる。同様に閾値信号αK (i)の最下位ビットの次のビッ
トを識別信号▲σ(i) K▼10として出力することにすれ
ば、識別信号｛▲σ(i) K▼｝はパスメトリックが▲Ｇ
(i) K▼≦１であるような状態を表現する信号となる。こ
うして最小パスメトリック，又はそれに相当するパスメ
トリックを有する状態が高い確率で識別される。
化前のパスメトリック｛▲Ｇ(i) K▼｝７が常に小さな値
をとることから、閾値信号｛▲α(i) K▼｝の最小値は高
い確率で零となることである。特に受信信号のSN比が高
い場合には正規化前のパスメトリック｛▲Ｇ(i) K▼｝の
最小値は高い確率で零の値をとる。そこで各々の閾値信
号｛αK (i)｝の最下位ビットを識別信号▲σ(i) K▼10と
して出力することにすれば、識別信号｛▲σ(i) K▼｝は
最小パスメトリックGK (i)＝０の状態を表現する信号と
なる。同様に閾値信号αK (i)の最下位ビットの次のビッ
トを識別信号▲σ(i) K▼10として出力することにすれ
ば、識別信号｛▲σ(i) K▼｝はパスメトリックが▲Ｇ
(i) K▼≦１であるような状態を表現する信号となる。こ
うして最小パスメトリック，又はそれに相当するパスメ
トリックを有する状態が高い確率で識別される。
以上のようにして作られた識別信号｛▲σ(i) K▼｝に
基づいて状態信号発生器19は最尤状態、またはそれに相
当する状態を表現するところの状態信号20を出力する。
例えば、閾値信号▲α(i) K▼の最下位ビットを識別信号
▲σ(i) K▼とすると、最小パスメトリック が零の値をとる場合に状態信号20はその最尤状態ioを表
し、そうでない場合には状態信号20は任意の状態（例え
ばio＝１）を表す。受信信号のSN比を勘案して閾値信号
αK (i)と識別信号σK (i)との関係を適当に設定すれば、
状態信号20は高い確率で最尤状態を表現し得るようにな
る。なお、識別信号｛▲σ(i) K▼｝10から状態信号を作
る状態信号発生器19の機能は、例えばテキサス インス
トルメンツ（Texas Instruments）社のTTL IC,SN74LS14
8,あるいはシグネティックス（Signetics）社のFAST TT
L IC,74F148を用いて容易に実現することができる。
基づいて状態信号発生器19は最尤状態、またはそれに相
当する状態を表現するところの状態信号20を出力する。
例えば、閾値信号▲α(i) K▼の最下位ビットを識別信号
▲σ(i) K▼とすると、最小パスメトリック が零の値をとる場合に状態信号20はその最尤状態ioを表
し、そうでない場合には状態信号20は任意の状態（例え
ばio＝１）を表す。受信信号のSN比を勘案して閾値信号
αK (i)と識別信号σK (i)との関係を適当に設定すれば、
状態信号20は高い確率で最尤状態を表現し得るようにな
る。なお、識別信号｛▲σ(i) K▼｝10から状態信号を作
る状態信号発生器19の機能は、例えばテキサス インス
トルメンツ（Texas Instruments）社のTTL IC,SN74LS14
8,あるいはシグネティックス（Signetics）社のFAST TT
L IC,74F148を用いて容易に実現することができる。
なお、上記実施例では第３図の閾値発生器を有するよ
うなパスメトリック変換回路の例を示したが、上記既出
願特許「加算比較選択回路」に示されているところのパ
スメトリック変換回路を用いてもよく、上記実施例と同
様の効果を奏する。
うなパスメトリック変換回路の例を示したが、上記既出
願特許「加算比較選択回路」に示されているところのパ
スメトリック変換回路を用いてもよく、上記実施例と同
様の効果を奏する。
以上のように、この発明に係るビタビ復号器によれ
ば、受信信号の軟判定データから計算した枝メトリック
と、すでに計算されているパスメトリックとにつき、加
算，比較および選択の信号処理を行なう加算比較選択手
段と、該加算比較選択手段により実行された加算，比
較，及び選択の信号処理結果に対し減算処理を行って新
しいパスメトリックを計算し、当該加算比較選択手段に
対して上記すでに計算されているところのパスメトリッ
クとして出力する減算手段と、上記減算前のパスメトリ
ックを一定の法則を用いて閾値信号に変換するパスメト
リック変換手段と、上記閾値信号の最小値を複数個のア
ンドゲートで求め、それを上記減算手段に対してその減
算のための減数として出力する減数発生手段と、上記加
算比較選択手段によるパスメトリックの選択結果をトレ
リス接続信号として蓄えるパスメモリと、上記パスメト
リック変換手段の変換過程で得られる信号に基づいて最
尤状態を示す状態信号を作成し、該状態信号を上記パス
メモリに供給して、誤り訂正後の復号データを出力せし
める状態信号発生手段とを備えるようにしたので、ビタ
ビ復号器のACS回路のハードウェア量を削減でき。かつ
パスメモリのハードウェア量を増加させることなく誤り
率特性の良好な復号データを作ることが可能であり、従
って高速動作に適するビタビ復号器を実現できるという
効果がある。
ば、受信信号の軟判定データから計算した枝メトリック
と、すでに計算されているパスメトリックとにつき、加
算，比較および選択の信号処理を行なう加算比較選択手
段と、該加算比較選択手段により実行された加算，比
較，及び選択の信号処理結果に対し減算処理を行って新
しいパスメトリックを計算し、当該加算比較選択手段に
対して上記すでに計算されているところのパスメトリッ
クとして出力する減算手段と、上記減算前のパスメトリ
ックを一定の法則を用いて閾値信号に変換するパスメト
リック変換手段と、上記閾値信号の最小値を複数個のア
ンドゲートで求め、それを上記減算手段に対してその減
算のための減数として出力する減数発生手段と、上記加
算比較選択手段によるパスメトリックの選択結果をトレ
リス接続信号として蓄えるパスメモリと、上記パスメト
リック変換手段の変換過程で得られる信号に基づいて最
尤状態を示す状態信号を作成し、該状態信号を上記パス
メモリに供給して、誤り訂正後の復号データを出力せし
める状態信号発生手段とを備えるようにしたので、ビタ
ビ復号器のACS回路のハードウェア量を削減でき。かつ
パスメモリのハードウェア量を増加させることなく誤り
率特性の良好な復号データを作ることが可能であり、従
って高速動作に適するビタビ復号器を実現できるという
効果がある。
第１図はこの発明の一実施例によるビタビ復号器を示す
ブロック図、第２図は第１図中のパスメトリック変換回
路の一実施例を示すブロック図、第３図は第２図中の閾
値発生器の一実施例を示す図、第４図は第３図の閾値発
生器の動作を表す真理値表を示す図、第５図は従来のビ
タビ復号器を示すブロック図である。 図において、１は軟判定データ、２は枝メトリック計算
回路、３は枝メトリック、４は加算器、５は比較器、６
は選択器、７は正規化前のパスメトリック、８はパスメ
トリック変換回路（パスメトリック変換手段）、９は閾
値信号、10は識別信号、11は減数発生器（減数発生手
段）、12は減数、13は減算器、14は正規化前のパスメト
リック、15はレジスタ、16は１シンボル時刻前のパスメ
トリック、17はACS回路、18はトレリス接続信号、19は
状態信号発生器（状態信号発生手段）、20は状態信号、
21はパスメモリ、22は復号データ、23は閾値信号発生
器、26a,26bはANDゲート、27a,27b,27cはORゲートであ
る。 なお図中同一符号は同一又は相当部分を示す。
ブロック図、第２図は第１図中のパスメトリック変換回
路の一実施例を示すブロック図、第３図は第２図中の閾
値発生器の一実施例を示す図、第４図は第３図の閾値発
生器の動作を表す真理値表を示す図、第５図は従来のビ
タビ復号器を示すブロック図である。 図において、１は軟判定データ、２は枝メトリック計算
回路、３は枝メトリック、４は加算器、５は比較器、６
は選択器、７は正規化前のパスメトリック、８はパスメ
トリック変換回路（パスメトリック変換手段）、９は閾
値信号、10は識別信号、11は減数発生器（減数発生手
段）、12は減数、13は減算器、14は正規化前のパスメト
リック、15はレジスタ、16は１シンボル時刻前のパスメ
トリック、17はACS回路、18はトレリス接続信号、19は
状態信号発生器（状態信号発生手段）、20は状態信号、
21はパスメモリ、22は復号データ、23は閾値信号発生
器、26a,26bはANDゲート、27a,27b,27cはORゲートであ
る。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】受信信号の軟判定データから計算した枝メ
トリックと、すでに計算されているパスメトリックとに
つき、加算，比較および選択の信号処理を行なう加算比
較選択手段と、 該加算比較選択手段により実行された加算，比較，及び
選択の信号処理結果に対し減算処理を行なって新しいパ
スメトリックを計算し、当該加算比較選択手段に対して
上記すでに計算されているところのパスメトリックとし
て出力する減算手段と、 上記減算前のパスメトリックを一定の法則を用いて閾値
信号に変換するパスメトリック変換手段と、 上記閾値信号の最小値を複数個のアンドゲートで求め、
それを上記減算手段に対してその減算のための減数とし
て出力する減数発生手段と、 上記加算比較選択手段によるパスメトリックの選択結果
をトレリス接続信号として蓄えるパスメモリと、 上記パスメトリック変換手段の変換過程で得られる信号
に基づいて最尤状態を示す状態信号を作成し、該状態信
号を上記パスメモリに供給して、誤り訂正後の復号デー
タを出力せしめる状態信号発生手段とを備えたことを特
徴とするビタビ復号器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63051167A JP2563961B2 (ja) | 1988-03-03 | 1988-03-03 | ビタビ復号器 |
| US07/318,152 US5117427A (en) | 1988-03-03 | 1989-03-02 | Communication system with concatenated coding error correction |
| FR898902810A FR2628587B1 (ja) | 1988-03-03 | 1989-03-03 | |
| GB8904936A GB2216753B (en) | 1988-03-03 | 1989-03-03 | Communication system with concatenated coding error correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63051167A JP2563961B2 (ja) | 1988-03-03 | 1988-03-03 | ビタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225227A JPH01225227A (ja) | 1989-09-08 |
| JP2563961B2 true JP2563961B2 (ja) | 1996-12-18 |
Family
ID=12879266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63051167A Expired - Fee Related JP2563961B2 (ja) | 1988-03-03 | 1988-03-03 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563961B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069129U (ja) * | 1992-07-07 | 1994-02-04 | 株式会社カイジョー | 遠心乾燥装置 |
| KR100338388B1 (ko) * | 1995-12-28 | 2002-10-31 | 사단법인 고등기술연구원 연구조합 | 경판정방식을이용한비터기복호기 |
| KR100296788B1 (ko) * | 1998-12-23 | 2001-09-06 | 김 수 원 | 폴딩 비터비 검출기 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230430A (ja) * | 1985-04-04 | 1986-10-14 | Mitsubishi Electric Corp | 加算比較選択回路 |
| JPS61261931A (ja) * | 1985-05-15 | 1986-11-20 | Mitsubishi Electric Corp | ビタ−ビ復号器 |
| JPH07114378B2 (ja) * | 1986-01-31 | 1995-12-06 | 三菱電機株式会社 | ビタ−ビ復号器 |
-
1988
- 1988-03-03 JP JP63051167A patent/JP2563961B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01225227A (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2019078C (en) | Viterbi decoder | |
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| JPH09181619A (ja) | ビタービ復号器とその復号方法 | |
| JP4520122B2 (ja) | 高次基数のｌｏｇｍａｐプロセッサ | |
| US20030028838A1 (en) | Acceleration of convergence rate with verified bits in turbo decoding | |
| WO1998018209A1 (fr) | Dispositif et appareil de decodage de viterbi | |
| JPH09149013A (ja) | チャネルデコーディングされた伝送デジタル信号における残留誤差に関する情報の取得生成方法 | |
| JP3264855B2 (ja) | トーレス削除方法を用いるビタビ復号器における生存者メモリ | |
| JP2563961B2 (ja) | ビタビ復号器 | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| EP1128560A1 (en) | Apparatus and method for performing SISO decoding | |
| US6614858B1 (en) | Limiting range of extrinsic information for iterative decoding | |
| US6915474B2 (en) | Turbo decoding apparatus and decoding iteration count controlling method in turbo decoding | |
| US7991082B2 (en) | Maximum a posteriori probability decoder | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JP2757473B2 (ja) | ヴィタビ復号器 | |
| KR101134806B1 (ko) | 부호 복호 방법 | |
| JP3847181B2 (ja) | 軟判定ビタビ復号装置 | |
| JP2757475B2 (ja) | ブランチメトリック演算回路 | |
| JP2757476B2 (ja) | ヴィタビ復号器 | |
| JP2757474B2 (ja) | ヴィタビ復号器 | |
| JP3259387B2 (ja) | ビタビ復号器 | |
| Freudenberger et al. | An algorithm for detecting unreliable code sequence segments and its applications | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |