JPS61261931A - ビタ−ビ復号器 - Google Patents
ビタ−ビ復号器Info
- Publication number
- JPS61261931A JPS61261931A JP10296285A JP10296285A JPS61261931A JP S61261931 A JPS61261931 A JP S61261931A JP 10296285 A JP10296285 A JP 10296285A JP 10296285 A JP10296285 A JP 10296285A JP S61261931 A JPS61261931 A JP S61261931A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- viterbi decoder
- metric
- pulse
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル通信において誤り訂正符号とし
て用いられる畳込み符号を復号するビタービ復号器に関
するものである。
て用いられる畳込み符号を復号するビタービ復号器に関
するものである。
第４図は従来のビタービ復号器を示すブロック図であり
、図において、１は被復号信号入力端子、２はブランチ
メトリック計算回路、３は加算器、４は比較・選択回路
、５はバスタ［・リンク記憶回路、６はパスメモリ、７
は復号信号出力端子である。
、図において、１は被復号信号入力端子、２はブランチ
メトリック計算回路、３は加算器、４は比較・選択回路
、５はバスタ［・リンク記憶回路、６はパスメモリ、７
は復号信号出力端子である。
次に動作について説明する。被復号信号入力端子１より
入力される各復号ステップ毎の入力データをもとに、送
信側で用いている畳込み符号のトレリス上の各ブランチ
に対するブランチメトリックが回路２により計算される
０次に、トレリス上の各内部状態に遷移する２つのパス
につき、１つ前の復号過程におけるサバイバ（ＳＵＲＶ
ＩＶＯＲ）のパスメトリックと上記ブランチメトリック
とが加算器３により加算され、メトリックの大きい方の
パスが比較・選択回路４により選択され各内部状態の新
しいサバイバとなる。
入力される各復号ステップ毎の入力データをもとに、送
信側で用いている畳込み符号のトレリス上の各ブランチ
に対するブランチメトリックが回路２により計算される
０次に、トレリス上の各内部状態に遷移する２つのパス
につき、１つ前の復号過程におけるサバイバ（ＳＵＲＶ
ＩＶＯＲ）のパスメトリックと上記ブランチメトリック
とが加算器３により加算され、メトリックの大きい方の
パスが比較・選択回路４により選択され各内部状態の新
しいサバイバとなる。
これら新しいサバイバのバスメトリックはバスメトリッ
ク記憶回路５に記憶され、またそのサバイバのバスに対
応する符号器入力データ系列の内容はバスメモリ６に記
憶される。更に、図示しない選択手段によって各内部状
態の新しいサバイバのうちの１つが選択され、このサバ
イバのバスを復号打切りパス長だけパスメモリ６におい
てさかのぼった時点のデータピントが復号データとして
、復号信号出力端子７より出力される。
ク記憶回路５に記憶され、またそのサバイバのバスに対
応する符号器入力データ系列の内容はバスメモリ６に記
憶される。更に、図示しない選択手段によって各内部状
態の新しいサバイバのうちの１つが選択され、このサバ
イバのバスを復号打切りパス長だけパスメモリ６におい
てさかのぼった時点のデータピントが復号データとして
、復号信号出力端子７より出力される。
ところで、畳込み符号をビタービ復号する場合、受信側
では送信側における符号ブロックを正しく区切る必要が
あり、この符号ブロックの区切りが送信側と受信側とで
一致しない場合、復号が正しく行なわれず、復号データ
の誤りが極めて多くなる。
では送信側における符号ブロックを正しく区切る必要が
あり、この符号ブロックの区切りが送信側と受信側とで
一致しない場合、復号が正しく行なわれず、復号データ
の誤りが極めて多くなる。
第４図に示す従来のビタービ復号器は上記の様に構成さ
れており、送信側と異なる符号ブロックで区切って復号
を行なった場合、正、シ＜データが復号されないという
問題点があった。
れており、送信側と異なる符号ブロックで区切って復号
を行なった場合、正、シ＜データが復号されないという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、データを常に正しく復号できるビタービ復号
器を得ることを目的とする。
たもので、データを常に正しく復号できるビタービ復号
器を得ることを目的とする。
この発明に係るビタービ復号器は、各復号ステップにお
けるすべてのサバイバのバスメトリックが所定の大きさ
以上になった瞬間を判定してパルスを出力する判定回路
と、それと同時にすべてのサバイバのバスメトリックか
らある値を引き去る減算器と、前記判定回路の出力パル
スの発生頻度を計測して復号の同期／非同期状態を検出
するとともに非同期状態を検出した場合には被復号信号
入力を移相させて復号のブロックの区切りを変更する回
路とを設けたものである。
けるすべてのサバイバのバスメトリックが所定の大きさ
以上になった瞬間を判定してパルスを出力する判定回路
と、それと同時にすべてのサバイバのバスメトリックか
らある値を引き去る減算器と、前記判定回路の出力パル
スの発生頻度を計測して復号の同期／非同期状態を検出
するとともに非同期状態を検出した場合には被復号信号
入力を移相させて復号のブロックの区切りを変更する回
路とを設けたものである。
この発明においては、判定回路が各復号ステップにおけ
るすべてのバスメトリックが所定の大きさ以上になった
瞬間を判定してパルスを出力し、計測回路が前記判定回
路の出力パルスの発生頻度を計測することにより、等価
的に各復号ステップにおけるサバイバのバスメトリック
の増加速度を測定し、この増加速度が所定値より大きい
場合には同期状態、所定値より小さい場合には非同期状
態と判定して、強制的に復号器を同期状態に持っていく
から、常に正しい復号が可能となる。
るすべてのバスメトリックが所定の大きさ以上になった
瞬間を判定してパルスを出力し、計測回路が前記判定回
路の出力パルスの発生頻度を計測することにより、等価
的に各復号ステップにおけるサバイバのバスメトリック
の増加速度を測定し、この増加速度が所定値より大きい
場合には同期状態、所定値より小さい場合には非同期状
態と判定して、強制的に復号器を同期状態に持っていく
から、常に正しい復号が可能となる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるビタービ復号器を示し、図
において、第４図と同一符号は、同一のものを示す、２
０はブランチメトリック計算回路２．加算器３．比較・
選択回路４．バスメトリック記憶回路５．パスメモリ６
により構成されたビタービ復号器本体、２１は復号器本
体２０の各復号ステップのサバイバのバスメトリックか
らある一定の値を引き去る減算器、２２は復号器本体２
０の各復号ステップのサバイバのバスメトリックが所定
値以上であるかどうかを検出する比較器（判定回路）、
２３は各復号ステップのすべてのサバイバのバスメトリ
ックが所定値以上になった時に前記減算器２１に減算を
指令し、またパルス間隔計測器２４にパルスを発する減
算制御回路、２４はバスメトリックが所定値以上の時に
比較器２２より出力される判定パルスの間隔を測定して
その発生頻度を計測するパルス間隔計測器、２５はパル
ス間隔計測器２４において計測されたパルス間隔がある
値以上かどうかを判定するしきい値回路、２６はしきい
値回路２５の判定結果に従って移相器２７により、被復
号信号の復号ブロックの区切りをコントロールする制御
回路である。
図は本発明の一実施例によるビタービ復号器を示し、図
において、第４図と同一符号は、同一のものを示す、２
０はブランチメトリック計算回路２．加算器３．比較・
選択回路４．バスメトリック記憶回路５．パスメモリ６
により構成されたビタービ復号器本体、２１は復号器本
体２０の各復号ステップのサバイバのバスメトリックか
らある一定の値を引き去る減算器、２２は復号器本体２
０の各復号ステップのサバイバのバスメトリックが所定
値以上であるかどうかを検出する比較器（判定回路）、
２３は各復号ステップのすべてのサバイバのバスメトリ
ックが所定値以上になった時に前記減算器２１に減算を
指令し、またパルス間隔計測器２４にパルスを発する減
算制御回路、２４はバスメトリックが所定値以上の時に
比較器２２より出力される判定パルスの間隔を測定して
その発生頻度を計測するパルス間隔計測器、２５はパル
ス間隔計測器２４において計測されたパルス間隔がある
値以上かどうかを判定するしきい値回路、２６はしきい
値回路２５の判定結果に従って移相器２７により、被復
号信号の復号ブロックの区切りをコントロールする制御
回路である。
また、第２図に各復号のステップのサバイバのバスメト
リックの最小値の時間変化の様子と前記制御回路２３の
出力パルス発生の様子を復号器が同期状態にある場合に
ついて、第３図に復号器が非同期状態にある場合につい
てそれぞれ模式的に示す。
リックの最小値の時間変化の様子と前記制御回路２３の
出力パルス発生の様子を復号器が同期状態にある場合に
ついて、第３図に復号器が非同期状態にある場合につい
てそれぞれ模式的に示す。
次に動作について説明する。一般にビタービ復号器にお
いては、第２図に示されるように符号の同期がとれてい
る時には、各復号ステップのサバイバのバスメトリック
の増加速度が、第３図に示されるように同期がとれてい
ない時よりも速いという傾向がある９本発明では、この
性質を符号の同期／非同期の判定に用いている。
いては、第２図に示されるように符号の同期がとれてい
る時には、各復号ステップのサバイバのバスメトリック
の増加速度が、第３図に示されるように同期がとれてい
ない時よりも速いという傾向がある９本発明では、この
性質を符号の同期／非同期の判定に用いている。
即ち比較器２２によりビタービ復号器本体２０の各復号
ステップのサバイバのパスメトリックがある値以上の大
きさであるかどうかを検出し、これら各復号ステップの
すべてのサバイバのパスメトリックが所定値以上になっ
た時に、減算器２１により、まずすべてのサバイバのパ
スメトリックから所定値を引き去り、かつ同時にパルス
間隔計測器２４に対し減算制御回路２３からパルスを出
力する。パルス間隔計測器２４においては、それら入力
パルスの間隔を計測し、等価的に各復号ステップのサバ
イバのパスメトリックの増加速度を計測している。この
計測の結果は、しきい値回路２５に送られ、復号器が同
期状態にあるか非同期状態にあるかが判定された後、非
同期状態にあると判定された場合には、制御回路２６は
被復号信号の復号ブロックの区切りを移相器２７により
変更させて、復号器本体２０が同期状罪となるようにし
ている。
ステップのサバイバのパスメトリックがある値以上の大
きさであるかどうかを検出し、これら各復号ステップの
すべてのサバイバのパスメトリックが所定値以上になっ
た時に、減算器２１により、まずすべてのサバイバのパ
スメトリックから所定値を引き去り、かつ同時にパルス
間隔計測器２４に対し減算制御回路２３からパルスを出
力する。パルス間隔計測器２４においては、それら入力
パルスの間隔を計測し、等価的に各復号ステップのサバ
イバのパスメトリックの増加速度を計測している。この
計測の結果は、しきい値回路２５に送られ、復号器が同
期状態にあるか非同期状態にあるかが判定された後、非
同期状態にあると判定された場合には、制御回路２６は
被復号信号の復号ブロックの区切りを移相器２７により
変更させて、復号器本体２０が同期状罪となるようにし
ている。
以上のように、この発明に係るビタービ復号器によれば
、ビタービ復号器の同期の検出を、各復号ステップのす
べてのサバイバのパスメトリックがある値を越える頻度
を計測する事によって行ない、非同期状態と判定した時
には、強制的に被復号信号の位相を変更するように構成
したので、ビタービ復号器を常に同期状態に保つことが
でき、正しい復号結果が得られる効果がある。
、ビタービ復号器の同期の検出を、各復号ステップのす
べてのサバイバのパスメトリックがある値を越える頻度
を計測する事によって行ない、非同期状態と判定した時
には、強制的に被復号信号の位相を変更するように構成
したので、ビタービ復号器を常に同期状態に保つことが
でき、正しい復号結果が得られる効果がある。
第１図はこの発明の一実施例によるビタービ復号器のブ
ロック図、第２図は復号器が同期状態にある時のパスメ
トリックの最小値の時間変化の様子を示す模式図、第３
図は復号器が非同期状態にある時のパスメトリックの最
小値の時間変化の様子を示す模式図、第４図は従来のビ
タービ復号器を示すブロック図である。 図において、２０はビタービ復号器本体、２１は減算器
、２２は比較器、２３は減算制御回路、２４はパルス間
隔計測器、２５はしきい値回路、２６は制御回路、２７
は移相器、２はブランチメトリック計算回路、３は加算
器、４は比較・選択回路、５はパスメトリック記憶回路
、６はパスメモリである。 なお図中同一符号は同−又は相当部分を示す。
ロック図、第２図は復号器が同期状態にある時のパスメ
トリックの最小値の時間変化の様子を示す模式図、第３
図は復号器が非同期状態にある時のパスメトリックの最
小値の時間変化の様子を示す模式図、第４図は従来のビ
タービ復号器を示すブロック図である。 図において、２０はビタービ復号器本体、２１は減算器
、２２は比較器、２３は減算制御回路、２４はパルス間
隔計測器、２５はしきい値回路、２６は制御回路、２７
は移相器、２はブランチメトリック計算回路、３は加算
器、４は比較・選択回路、５はパスメトリック記憶回路
、６はパスメモリである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）畳込み符号を復号するビタービ復号器本体と、外
部より移相量が制御可能で被復号信号を入力とし出力を
ビタービ復号器本体の入力とする移相器と、ビタービ復
号器本体の各復号ステップにおけるすべてのサバイバの
パスメトリックがある値以上の時に判定パルスを出力す
る判定回路と、前記判定パルスが出力された時に前記す
べてのサバイバのパスメトリックから所定値を引き去る
減算器と、前記判定パルスの発生頻度を計測する回路と
、この計測された前記判定パルスの頻度が所定値以上ま
たは以下の時に識別信号を出力するしきい値回路と、こ
の識別信号に従って前記移相器の移相量を制御する制御
回路とを備えたことを特徴とするビタービ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10296285A JPS61261931A (ja) | 1985-05-15 | 1985-05-15 | ビタ−ビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10296285A JPS61261931A (ja) | 1985-05-15 | 1985-05-15 | ビタ−ビ復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61261931A true JPS61261931A (ja) | 1986-11-20 |
Family
ID=14341407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10296285A Pending JPS61261931A (ja) | 1985-05-15 | 1985-05-15 | ビタ−ビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61261931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225227A (ja) * | 1988-03-03 | 1989-09-08 | Mitsubishi Electric Corp | ビタビ復号器 |
| EP0670636A1 (en) * | 1994-03-02 | 1995-09-06 | AT&T Corp. | Viterbi processor |
-
1985
- 1985-05-15 JP JP10296285A patent/JPS61261931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225227A (ja) * | 1988-03-03 | 1989-09-08 | Mitsubishi Electric Corp | ビタビ復号器 |
| EP0670636A1 (en) * | 1994-03-02 | 1995-09-06 | AT&T Corp. | Viterbi processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4308557A (en) | Video disc system | |
| EP0139511A2 (en) | Digital data decoders | |
| KR900005242A (ko) | 에러정정회로 | |
| EP0355850B1 (en) | Sequential decoder | |
| EP0231943A2 (en) | Sequential decoding device for decoding systematic code | |
| JPS63236416A (ja) | 符号化復号化方法 | |
| JPS61261931A (ja) | ビタ−ビ復号器 | |
| JP2000215619A (ja) | デ―タ誤り訂正装置 | |
| JPH02168753A (ja) | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 | |
| DE69526644D1 (de) | Digitales übertragungs- und aufzeichungsystem mit einfacher fehlerkorrektur | |
| GB2315000A (en) | Detecting sync./async. states of Viterbi decoded data using trace-back | |
| US6637003B1 (en) | Viterbi decoder and synchronism controlling method | |
| JPH038140B2 (ja) | ||
| NZ195230A (en) | Video disc player:extraction of information signal | |
| EP0200124A2 (en) | Decoding method and encoder-decoder for cyclic codes | |
| NZ195228A (en) | Video disc encoding/decoding:error code is coset code | |
| JP3342424B2 (ja) | ブランチメトリック演算装置及びビタビ復号装置 | |
| KR100248061B1 (ko) | 레이더 시스템 송수신기 직류성분 오프셋 제거 장치 및 방법 | |
| JP2803627B2 (ja) | 畳込み復号化回路 | |
| KR0180101B1 (ko) | 수신 시간차를 이용한 비동기 데이타 동기식 수신 방법 및 그 비트 오류율 측정 방법 | |
| JPS61137447A (ja) | 多相ｐｓｋ信号の復号装置 | |
| JPS62151030A (ja) | フレ−ム同期回路 | |
| JPS62213322A (ja) | ビタビ復号器を有する受信機の動作状態監視方法 | |
| JPH11313051A (ja) | データとクロックの位相調整回路 | |
| JPS60219852A (ja) | コ−ド処理方式 |