JPH02168753A - 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタルデータの伝送あるいは蓄積などによ
って受信信号に生じた誤りを自動的に訂正して出力する
誤り訂正装置において、受信信号のシンボルの切れ目や
復調器の状態が正しいか否かを判定する同期検出方法お
よびその装置、並びに該装置を用いてシンボルの切れ目
や復調器の状態を正しく補正する同期方法に関するもの
である。

（従来の技術） ディジタルデータの伝送あるいは蓄積などによって生じ
る誤りは、伝送路上の雑音あるいは蓄積媒体の物理的な
欠陥によるものが多いことが認められている。従来、そ
のような雑音や欠陥の影響から逃れるために、データを
送る側ではデータをいくつかの情報シンボルに区切り、
各シンボルに対して予め決められた順序でもって変換を
施し冗長度を付加してから、伝送路上あるいは蓄積媒体
に送り出し、データを受ける側では、伝送路あるいは蓄
積媒体から送られてきた受信信号系列に含まれる前記冗
長度をもとにして、各シンボルの誤りを検出し訂正する
という方式を採用している。

情報シンボルに変換を施し冗長ビット列を付加する方法
および変換されて冗長ビット列の付加された受信信号列
からもとの情報シンボルを復元する方法として従来一般
によく知られ利用されているものに、それぞれ畳み込み
符号やトレリス符号などの本符号を用いる方法及び逐次
復号アルゴリズムを用いる方法がある。本発明は一般的
な本符号と逐次復号アルゴリズムについて適用できるが
、以下では説明の都合上、本符号については畳み込み符
号と呼ばれる符号に限定し、逐次復号アルゴリズムにつ
いてはファンアルゴリズムと呼ばれるアルゴリズムに限
定して説明を行う。本符号及び逐次復号アルゴリズムに
ついての詳細は例えば、（株）昭晃堂から１９７３年に
発行された刊行物「符号理論」に詳しく述べられている
。なお、ファンアルゴリズムは米国人ファン（Ｒ，Ｍ、
Ｆａｎｏ）が考案したもので、１９６３年に米国電気電
子工学会の情報理論に関する論文誌の第９巻６４〜７４
項（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｏｎ　Ｉｎｆｏ
ｒｍａｔｉｏｎ　Ｔｈｅｏｒｙ、　ＩＴ−９，ｐｐ、６
４−７４）に「ＡＨｅｕｒｉｓｔｉｃ　Ｄｉｓｃｕｓｓ
ｉｏｎ　ｏｆ　Ｐｒｏｂａｂｉｌｉｓｔｉｃ　Ｄｅｃｏ
ｄｉｎｇ　Ｊ　　という題名で掲載された論文の中で述
べられている。

これらの方法のうち情報シンボルに変換を施し冗長ビッ
ト列を付加する符号化方法について簡潔に述べれば、符
号化を実行する符号化装置は、例えばシフトレジスタの
ような、内部状態を保持するための回路を持ち、入力さ
れる情報シンボルに依存して、予め決められた方法で内
部状態を変更する。内部状態を保持する回路としてシフ
トレジスタを用いている場合には、情報シンボルをシフ
トレジスタに入力することによって内部状態を変更する
。一方、符号化装置は、内部状態を予め決められた関数
発生器に入力して冗長ビット列を発生し、その冗長ビッ
ト列を情報シンボルに付加したものを符号シンボルとす
る。符号化装置から出力された符号シンボルは変調器に
よって変調された後、伝送路に送出、あるいは蓄積媒体
に記録される。そして、伝送路を通りあるいは蓄積媒体
から再生された信号は、復調器によって復調された後、
誤り訂正装置に送られる。誤り訂正装置の受信した受信
信号は、伝送路上の雑音あるいは蓄積媒体の物理的な欠
陥によって生じた誤りにより、必ずしも送られた符号シ
ンボルとは一致しない。

受信信号列からもとの情報シンボル列を逐次復号アルゴ
リズムによって復元する方法について簡単に述べれば、
誤り訂正装置は、対応する符号化装置と同一の機能を有
する回路（以下では符号化装置複製という）を内部に持
っており、例えば情報シンボルの長さが２ビツトならば
００．０１．１０．１１の４通りのすべての可能な情報
シンボルを符号化装置複製にそれぞれ入力したときに出
力される符号シンボルと受信信号とをそれぞれ比較して
、受信信号に最も近い符号シンボルを与える情報シンボ
ルを送られた情報シンボルだと推定する。近さの尺度と
しては、一般に、次式で定義されるファン尤度と呼ばれ
る尤度が用いられる。

ｌｏｇ２（ｐ（ｙｌｘ）　／　ｐ（ｙ）　）　−Ｂここ
でｐ（ｙ）は受信信号がｙである確率を、ｐ（ｙｌｘ）
は符号シンボルＸが送られた下で誤り訂正装置が受信信
号ｙを受は取る確率である。また、Ｂはバイアスと呼ば
れる値で予めシミュレーションなどによって最適な値を
決めておく。なお、ファノ尤度は実数値であるが、実際
には装置化の都合上ファノ尤度にほぼ比例した整数値で
近似したものを用いる。

ファノアルゴリズムでは、基本的には、ファノ尤度の累
積尤度が最も大きくなる情報シンボル列を送られた情報
シンボル列だと判定してゆく。もっとも、伝送路上の雑
音が強いときには、受信信号に誤りが多発し、間違った
情報シンボルを送られた情報シンボルだと判定してしま
う可能性があるのだが、もし誤り訂正装置が一旦誤った
判定をした場合には、それ以後の符号化装置複製の内部
状態が符号化装置の内部状態と食い違い、それ以後は誤
り訂正装置がファノ尤度の大きな情報シンボルを見つけ
ようとしてもながなが見つからなくなるので、過去にお
いて誤った判定を行ったことが検出できる。従って、逐
次復号アルゴリズムでは、誤り訂正装置がファノ尤度の
大きな情報シンボルを見つけにくくなると、過去におい
て誤った判定を行ったと判定して、符号化装置複製の内
部状態を過去の状態に戻した後、過去において選んだ情
報シンボルの次にファノ尤度の大きな情報シンボルを送
られた情報シンボルだと判定して復号化をやり直す。た
だし、次に大きな情報シンボルを見つけ出そうとしても
、すでに探索済みで、見つけることができなければ、も
う一つ過去の状態に戻って同様の操作を行う。誤り訂正
装置が過去において誤った判定を行ったと判断する厳密
な基準については前記文献に述べられている。

逐次復号アルゴリズムでは、そのような試行錯誤的な探
索を繰り返して復号化を行うために一旦出力した復号結
果が後で変更される可能性がある。このため受信信号お
よび復号結果の入出力はバッファと呼ばれる記憶回路を
介して行われる。

第６図に従来の誤り訂正装置の機能ブロック図を示す。

図においてバッファ６０２は多段のシフＩ・レジスタと
して機能し、各段には受信信号とそれに対する訂正結果
が書き込めるようになっている。また詳細は省略するが
、制御回路６０５が各部の制御を行う。図において入力
端子から６０１から受信信号が入力されると、バッファ
６０２の内容が右に１段だけシフトされ、バッファ６０
２の右端から押し出された訂正結果が出力端子６０３か
ら出力され、入力端子６０１から入力された受信信号が
バッファ６０２の左端に書き込まれる。一方、誤り訂正
回路６０４はバッファ６０２に書き込まれた受信信号を
読み出し、それに対して誤り訂正を施し、訂正結果をバ
ッファ６０２に書き込む。なお誤り訂正回路６０４はバ
ッファ６０２の任意の段に読み書きできるものとする。

第７図は従来の誤り訂正装置を具体的にしたブロック図
である。図中、第６図と同様の機能を有するブロックに
は同じ番号を付しである。なお制御回路６０５からは多
数の制御信号が出ているが、接続方法や機能は以下の説
明から明らかなので、説明の便宜」二、本発明に直接関
係しない制御信号の図示を省略した。また制御回路６０
５の機能は以下の説明から明らかなので、説明の便宜上
、制御回路６０５の内部構造に関する詳細な説明は省略
した。またこれ以外に、本発明と直接関係しない部分に
ついては略記しである。なお制御回路６０５は、カラン
夕とＲＯＭからなり、ＲＯＭに書かれたデータにもとづ
いて制御信号を発生ずるシーケンサや、フリップフロッ
プからなる順序回路で構成される。第７図において、入
力端子６０１から入力される受信信号は順に入力レジス
タ７０２にシリアルに入力される。なお入力端子６０１
から受信信号が入力される際には、復調器の方式によっ
て、ビット単位に入力されたり、シンボル単位に入力さ
れたりする。入力レジスタ７０２はカウンタを内蔵し、
入力された受信信号の数を計数し、その結果を制御回路
６０５へ送出する。計数された数は、復調器の方式によ
って、ビット数であったり、シンボル数であったりする
。そして制御回路６０５は入力レジスタ７０２に入力さ
れた受信信号の数が予め決められた数に等しくなるとセ
レクタ７１１とセレクタ７０５を制御し、ＲＡＭ７０８
のアドレスと入力データどして、それぞれ人出力カウン
タ７０９の値と入力レジスタ７０２の内容を選択する。

そしてＲＡＭ７０８に書き込み信号を送り、入力レジス
タ７０２の受信信号を、人出力カウンタ７０９の示すＲ
ＡＭ７０８のアドレスに書き込む。なお入力レジスタ７
０２に内蔵されているカウンタのピッＩ・数がｍであれ
ば、前記予め決められた数は２のｍ乗である。このよう
に選んでおけば、受信信号をＲＡＭ７０８に読み込むご
とに、入力レジスタ７０２に内蔵されているカウンタを
初期化する必要はない。

次に制御回路６０５はＲＡＭ７０８を読み出しモードに
し、入出力カウンタ７０９の示すＲＡＭ７０８のアドレ
スに書き込まれている訂正結果を、出力レジスタ７０３
に書き込む。最後に制御回路は人出力ヵウンタ７０９の
値を１だけ増やす。そして出力レジスタ７０３に書き込
まれた訂正結果は、１シンボルずつシリアルに出力端子
６０３から出力されてゆく。以上のように構成すれば、
第６図のバッファ６０４の機能がＲＡＭ７０８および周
辺のブロックとを組み合わせて実現できる。一方、誤り
訂正回路６０４は、訂正カウンタ７１０を増減させて、
訂正カウンタ７１０の示すＲＡＭ７０８のアドレスに記
憶されている受信信号を読み出し、それに対して誤り訂
正を実行し、訂正結果をＲＡＭ７０８に書き込む。なお
誤り訂正回路６０４の１Ｍ７０８への読み書きと、入力
レジスタ７０２と出力レジスタ７０３のＲＡＭ７０８へ
の読み書きが、同時刻に要求された時には、誤り訂正回
路６０４の読み書きを一時停止し、入力レジスタ７０２
と出力レジスタ７０３の読み書きを優先して実行する。

また制御回路６０５は、発信器７０６の出力するマシン
クロックが０から１に立ち上がる時に、内部状態を更新
して制御信号を発生ずる。なお誤り訂正回路６０４は、
マシンクロック１サイクルごとに、１シンボルの受信信
号を処理するものとする。

さてバッファの記憶容量は有限であるから、伝送路に雑
音が多くて誤り訂正装置が過去の判定を何度もやり直す
ときには、バッファオーバーフローが発生する。バッフ
ァオーバーフローとは、過去の判定をやり直そうとして
も、すでに新しい受信信号が過去の受信信号の上に上書
きされたために、過去の判定がやり直せない状態である
。なお、第７図の従来の誤り訂正装置では、制御回路６
０５が入出力カウンタ７０９の内容と訂正カウンタ７１
０の内容の大小を比較して、バッファオーバーフローの
発生を検出する。具体的には、入出力カランタ７０９と
訂正カウンタ７１０のビット長を、ＲＡＭ７０８のアド
レスのビット長よりも１ビット長くしておき、入出力カ
ウンタ７０９の内容から訂正カウンタ７１０の内容を減
算する。そして、減算の結果が予め決められた値よりも
大きくなったならばバッファオーバーフローが発生した
と見なす。実際には新しい受信信号が過去の受信信号に
上書きされていないのだが、装置化の便宜上、カウンタ
の比較でバッファオーバーフローを判定する。以下では
混乱のない限り、厳密な意味でのバッファオーバーと便
宜上のバッファオーバーフローを区別しない。なお、上
記の減算は、２の補数を用いた減算とし、ギャリーやボ
ローは無視する。

バッファオーバーフローが発生ずると、逐次復号アルゴ
リズムの続行が不可能となるので、第７図の従来の誤り
訂正装置では、バッファに記憶された受信信号を予め決
められた一定数だけ読み飛ばし、誤り訂正装置を初期化
して、誤り訂正を再開する。具体的には例えば、バッフ
ァオーバーフローが発生ずると訂正カウンタ７１０を予
め決められた数だけ増やして、誤り訂正回路６０４を初
期化する。また、この方法以外に、バッファオーバーフ
ローが発生すると、入出力カウンタ７０９の内容を訂正
カウンタ７１０の内容に代入して、誤り訂正回路６０４
を初期化するという方法もある。初期化された誤り訂正
回路６０４は、初期化後の訂正カウンタ７１０が指す受
信信号を、受信信号系列の先頭とみなして、逐次復号ア
ルゴリズムを再開する。もっとも、逐次復号アルゴリズ
ムを再開しても、誤り訂正回路６０４の初期化の際に、
誤り訂正回路６０４に内蔵されている符号化装置複製の
内部状態が、対応する符号化装置の内部状態と一致して
いなければ、再開した直後に再びバッファオーバーフロ
ーが発生ずるが、試行錯誤を繰り返していれば、いつか
は正常な状態に回復する。

なお伝送路によっては、符号シンボルの句切りが変動し
たり、復調器の位相が変動することもあり得る。例えば
符号化率１／２の符号、すなわち１ビツトの情報に対し
て１ビツトの冗長ビットを付は加えて長さ２ビットの符
号シンボルを発生ずる符号では、符号シンボルの句切り
方には２通りがある。変調器と復調器が２ビット単位に
変調と復調を行うのであれば問題は無いが、ビット単位
に変調と復調を行うのであれば、誤り訂正装置がシンボ
ルの句切りを識別する必要がある。また位相変調方式の
復調器では、伝送路の雑音の影響で位相が変動して、０
を送信したのに１と復調されたり、１を送信したのにＯ
という具合にビットが反転されて復調される場合がある
。なお以下では説明の便宜」二、符号シンボルの切れ目
も、復調器の位相の変動も、単に位相と呼ぶ。バッファ
オーバーフローは伝送路の雑音だけでなく、このような
位相の変動によっても発生ずる。そこで位相が変動する
ような伝送路では、車量を再開する時には位相を変えて
、試行錯誤的に位相を正しい状態に同期させる方法が用
いられていた。第８図に位相変動を処理できる従来の誤
り訂正装置のブロック図を示す。第８図の誤り訂正装置
は、第７図の誤り訂正装置の入力端子６０１と入力レジ
スタ７０２の間に、位相補正回路８０１が付加された構
成になっており、制御回路６０５がリセット信号を発生
ずるたびに、位相の補正の仕方を変更する。なお、受信
信号のシンボルの句切りの補正は、位相補正回路８０１
の内部で処理することも可能であるが、第８図の誤り訂
正装置では、入力レジスタ７０２に保持されている受信
信号の数を操作して制御回路６０５に供給することで、
実現している。参考までに第９図に第８図の位相補正回
路８０１のブロック図を示す。第９図の位相補正回路は
、受信信号をビット単位に位相復調する復調器で、復調
器の位相変動によって、復調されるピッＩ・が反転され
る復調器に対応するものである。第８図において、入力
端子９０１．９０２．９０８は、それぞれ入力端子６０
１、制御回路６０５、入力レジスタ７０２と接続され、
出力端子９０３．９０７は、それぞれ制御回路６０５、
入力レジスタ７０２と接続される。そして入力端子９０
２から、リセット信号が補正カウンタ９０４に供給され
、誤り訂正回路６０４が初期化されてリセット信号が立
ち上がるごとに、補正カウンタ７０４が１つずつ増やさ
れる。補正カウンタ７０４の内容のうち１ビツトが排他
的論理和回路９０６に供給され、入力端子９０１から供
給される受信信号との排他的論理和がとられ、出力端子
９０７から出力されてゆく。また補正カウンタ９０４の
残りのビットと、入力端子９０８から供給される受信信
号の数が、加算器９０５で加算され、その結果が出力端
子９０３から出力されてゆく。なお加算器９０５におい
て、加算される２つの数および加算結果のビット長は互
いに等しく、加算における桁上がりは無視されるとする
。

なお以上で述べたような符号化装置及び誤り訂正装置は
、例えば米国特許第３．６６５．３９６号明細書に記さ
れているような回路で実現できる。

（発明が解決しようとする課題） しかしながら従来の同期方法では、位相が正しくても位
相を変えることが多かったために、−旦バッファオーバ
ーフローが発生ずると、バッファオーバーフローが連続
して発生し、訂正結果の信頼性が低くなるという問題が
あった。

この発明の目的は、位相が正しいか否かを検出するだめ
の、誤り訂正復号化装置における同期検出方法およびそ
の装置、並びに該装置を用いた同（勿） 期方法を提供し、位相が正しいのに位相を変えることを
防ぐことにある。

（課題を解決するための手段） 本発明の同期検出方法は、バッファと誤り訂正回路を具
備し、アドレスカウンタを増加させながら、アドレスカ
ウンタの示すバッファの番地に列して、訂正結果を読み
出して出力する操作と、入力された受信信号を書き込む
操作を繰り返すとともに、誤り訂正回路によって、バッ
ファに書き込まれた受信信号に対して誤り訂正を施して
、訂正結果をバッファに書き込んで、入力される受信信
号の誤りを訂正して出力する誤り訂正装置における同期
検出方法であって、誤り訂正回路が初期化されてから最
初に誤り訂正を施した受信信号の受信時刻から、誤り訂
正回路が誤り訂正を施している受信信号の受信時刻まで
の時間間隔を、予め決められた数値と比較し、もし時間
間隔が前記予め決められた数値よりも大きくなれば、復
調器の位相および受信信号のシンボルの切れ目が正しい
状態にあると判定して、同期検出信号を発生ずることを
特徴とする。

本発明の同期検出装置（」、）弓・ノアと誤り訂正回路
を具備し、アドレスカラ、・夕を増加させながら、アド
レスカウンタの示すバッファの番地に対して、訂正結果
を読みだ１３．て出力する操作ど、入力された受信信号
を書き込む操作を繰り返゛すとともに、誤り訂正回路に
Ｊ：って、バッフｒに書き込まれた受信信号に列して誤
１つ訂］１：を施して、５］正結果をバッファに書き込
んで、入力される受信イ占号の誤りを訂正して出力する
誤り訂正装置に）ｕＪる同期検出装置であって、誤り訂
正回路が初期化されるとバッファに読み込よれノー受信
信号のアドレスを記憶するレジスタと、誤り訂正装置が
誤り訂正を施している受信信号のアトｌメスから前記レ
ジスタの内容を減算する減算器と、減算器の内容が予め
決められた数値よりも大きいか否かを判定する比較器と
を具備し、減算器の出力が予め決められた数値よりも大
きくなれば同期検出信号を発生ずることを特徴とする。

本発明の第２の同期検出装置は、バッファと誤り訂正回
路を具備し、アドレスカウンタを増加させながら、アド
レスカウンタの示すバッファの番地に対して、訂正結果
を読みだして出力する操作と、入力された受信信号を書
き込む操作を繰り返すとともに、誤り訂正回路によって
、バッファに書き込まれた受信信号に対して誤り訂正を
施して、訂正結果をバッファに書き込んで、入力される
受信信号の誤りを訂正して出力する誤り訂正装置におけ
る同期検出装置であって、誤り訂正回路が初期化される
と初期化され、誤り訂正装置が誤り訂正を施しでいる受
信信号のアドレスが増減すると増減される、同期検出用
カウンタと、同期検出用カウンタの内容が予め決められ
た数値よりも大きいか否かを判定する比較器とを具備し
、同期検出用カウンタの出力が予め決められた数値より
も大きくなれば同期検出信号を発生ずることを特徴とす
る。

本発明の同期方法は、バッファと誤り訂正回路を具備し
、アドレスカウンタを増加させながら、アドレスカウン
タの示すバッファの番地に対して、訂正結果を読み出し
て出力する操作と、入力された受信信号を書き込む操作
を繰り返すとともに、誤り訂正回路によって、バッファ
に書き込まれた受信信号に対して誤り訂正を施して、訂
正結果をバッファに書き込んで、入力される受信信号の
誤りを訂正して出力する誤り訂正装置における同期方法
であって、バッファに蓄えられている受信信号および訂
正結果の数が予め決められた数より大きくなると、バッ
ファに書き込まれている受信信号を読み飛ばし、バッフ
ァの記憶容量を予め決められた数に制限する第１のステ
ップと、受信信号のシンボルの句切り方あるいは復調器
の位相の補正の仕方を変更する第２のステップと、誤り
訂正回路を初期化し復号を再開して、もし請求項２また
は３記載の同期検出装置によって同期が検出されればバ
ッファの記憶容量を元に戻して終ｊ′シ、もし誤り訂正
回路が誤り訂正を施している受信信号に新しい受信信号
が上書きされたなら第２のステップに移る第３のステッ
プ、とからなることを特徴とする。

本発明の第２の同期方法は、バッファと誤り訂正回路を
具備し、アドレスカウンタを増加させながら、アドレス
カウンタの示すバッファの番地に対して、訂正結果を読
みだして出力する操作と、入力された受信信号を書き込
む操作を繰り返すとともに、誤り訂正回路によって、バ
ッファに書き込まれた受信信号に対して誤り訂正を施し
て、訂正結果をバッファに書き込んで、入力される受信
信号の誤りを訂正して出力する誤り訂正装置における同
期方法であって、バッファに蓄えられている受信信号お
よび訂正結果の数が予め決められた数より大きくなると
、バッファに書き込まれている受信信号を読み飛ばし、
バッファの記憶容量を予め決められた数に制限する第１
のステップと、誤り訂正回路を初期化し復号を再開して
、もし請求項２または３記載の同期検出装置によって同
期が検出されればバッファの記憶容量を元に戻して終了
し、もし誤り訂正回路が誤り訂正を施している受他信号
に新しい受信信号が上書きされたなら次のステップに移
る第２のステップと、第１のステップを実行してから現
在までに、誤り訂正回路が誤り訂正を施している受信信
号に新しい受信信号が上書きされた回数が、もし予め定
められた回数より／」）さければ第２のステップＱこ移
り、さもなくば次のステップに移る第３のステップと、
受信信号のシンボルの句切り方あるいは復調器の位相の
補正の仕方を変更する第４のステップと、誤り訂正回路
を初期化し復号を再開して、もし請求項２または３記載
の同期検出装置によって同期が検出されればバッファの
記憶容量を元に戻して終了し、もし誤り訂正回路が誤り
訂正を施している受信信号に新しい受信信号が上書きさ
れたなら第４のステップに移る第５のステップ、とから
なることを特徴とする。

（作用） 逐次復号法にもとづく誤り訂正装置は試行錯誤的な探索
を行って誤りを訂正するので、パーストノイズすなわち
受信信号の誤りが集中して存在するような場合や、位相
が正しくない場合には、試行錯誤的な探索を繰り返［，
７ても確からしそうな情報シンボルが見−つからないの
で、頻繁に、受信信号に対Ｉ〜で過去に施しな復号化が
間違いであると判定し、で、符号化装置複製の内部状態
を過去の状態に戻し５で復号化をやり・ζ１（−結果、
誤り訂正が進行Ｉ、２ない。

従って、誤りコ］正装置が最初に復号化を施した受信信
号から、誤ｌ′）Ｈ−ｒ止装置が現在復号化を施しでい
乙受信信勺よｔ″′・“）時間間隔が予め決められた値
よりも大きいか否・１つ弓調べることによって、位相が
正しい状態にあるかが判定できる。なお前記予め決めら
れた値は、伝送路の状態によって異なるので予め〕／ミ
ュレー　／ヨンで最適な値を決めておく。また位相が正
しい状態にないことは、連続１、て発生するバッファオ
ーバ−フローの回数を調−・、れば判定できる。

そ１．で、位相が正Ｉ−い状態にあるか否かがわかれば
、位相が正しくない時には、バッファに記憶する受信信
号の数を小さくして、位相が正しくなるまでにバッファ
オーバーフローで読み飛ばされる受信信号の数を小さく
することが可能となる。

また、位相が正しいのに位相を変えて、受信信号を無駄
に読み飛ばすという無駄が省ける。

（実施例） 第１図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の一実施例を示す。

第１図の同期検出装置は、例えば第８図の従来の誤り訂
正装置に付加して用いる。以下では第８図の誤り訂正装
置に接続するものとして説明する。第１図および第８図
において入力端子１０１から発信器７０６の発生するマ
シンクロックが入力され、遅延回路１０５とフリップフ
ロップ１．０９に供給される。また入力端子１０２から
制御回路６０５の発生するりセット信号が入力され、遅
延回路１０５に供給される。このリセット信号は、通常
は１で、誤り訂正装置の電源を入れて誤り訂正装置の動
作を開始する時と、バッファオーバーフローが発生した
時に、一定時間だけＯにされて、リセット信号が１に立
ち上がると誤り訂正回路の内部状態が初期化される。遅
延回路１０５はリセット信号が１になると入力端子１０
１から入力されるマシンクロックの数をカウントし、予
め決められた数より大きくなると１を出力する。遅延回
路１０５の値はレジスタ１０６に供給され、遅延回路１
０５の出力が立ち上がると、レジスタ１０６は新しい入
力データを保持する。入力端子１０３には訂正カウンタ
７１０の内容が供給されて１７）るので、誤り訂正装置
の制御回路６０５がバッファオーバー゛ノロ−を検出し
てリセット信号を発生して、誤り訂正装置の内部状態を
初期化した後には、初期化後の訂正カウンタ７１０の値
が、レジスタ１０６に保持されている。たたし、遅延回
路１０５でのりセント信号の遅延時間は、訂正カウンタ
７１０が初期化されるまでに要する時間より長いものと
する。減算器１−０７は、入力端子１０３に供給される
値から、レジスタ１．０６の値を減算して、その結果を
比較器１０８に供給する。なおレジスタ１０６のビット
長は、入力端子１０３に供給される値のビット長よりも
１ビ・ノドだけ長く、また減算器１０７は２の補数で減
算し、入出力のビット長はすべてレジスタ１０６のビッ
ト長に等しいものとする。このため、入力端子１０３に
供給される値は、最上位ビットに０が付１ｊ　却１　ｉ
られて、減算器１０７に供給される。比較器１０８は、
減算器１０７（ｎ出力と、入力端子１０・１に供給され
る１直を比較して、もし前者が後者より太きけれは１夛
出力し、さイ、なくばＯを出力する。なお入力端子１０
４に供給される値は予め決められている。比較器１０８
の出力は、し゛ノツプフロップ１０９を介して、ｌｉ′
、力端子１１０に供給されて、出力される。フリ・・ブ
Ｌし・′：Ｉ、・プ１．ｏ９＋、ｈ、入力端子１０〕、
に供給されるマン沖買ｊ・りが立札」がると、比較器１
０８の出力を保持し、保持し７た値を出力端子コ１０に
供給する。この−；−ｒ　＋、ｊ　ンｑ°フロ・ノブは
、マシンクロックの立ち土がり時１′・こ、レジ゛スタ
］０６の内容や入力端子］０３から供給される値が確定
り、ないために発生する、比較器１０８の出力のノイズ
が、出力端子１１０に出力されることを防ぐ／、二めの
ものである。

第２図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の第２の実施例を示
す。第２図の同期検出装置は、例えば第８図の従来の誤
り訂正装置に付加して用いるもので、バッファオーバー
フローが発生したら入出力カウンタ７０９の内容を訂正
カウンタ７１０に代入して、ＲＡＭ７０８に読み込まれ
た受信信号を読み飛ばずような、誤り訂正装置に対応す
るものである。第８図の誤り計装置に付加するとして説
明すれば、第２図および第８図において、入力端子２０
１から、発信器２０６の発生するマシンクロックが入力
され、フリップフロップ１０９に供給される。また入力
端子２０２から誤り訂正装置のリセット信号が入力され
、レジスタ２０Ｇに供給される。このリセット信号は、
通常は１で、誤り訂正装置の電源を入れて誤り訂正装置
の動作を開始する時と、バッファオーバーフローが発生
した時に、一定時間だけ０にされて、リセット信号が１
に立ち上がると誤り訂正回路の内部状態が初期化される
。リセット信号が立ち上がると、レジスタ２０６は新し
い入力データを保持する。

入力端子２０３には人出力カウンタ７０９の内容が供給
されているので、誤り訂正装置の制御回路６０５がバッ
ファオーバーフローを検出してリセット信号を発生し、
誤り訂正装置の内部状態を初期化した後には、初期化後
の訂正カウンタ７１０の値が、レジスタ１０６に保持さ
れることになる。減算器２０７は、入力端子２０５に供
給される言］正カウンタ７１０の値から、レジスタ２０
６に保持されている値を減算しで、その結果を比較器２
０８に供給する。なおレジスタ２０６のビット長は、入
力端子２０３に供給される値のビット長よりも１ビツト
たけ長く、また減算器２０７は２の補数で減算し、人出
力のビット長はすべてレジスタ２０６のビット長に等し
いものとする。このため、入力端子２０５に供給される
値は、最十位ビットに０が付は加えられて、減算器２０
７に供給される。比較器２０８は、減算器２０７の出力
と、入力端子２０４に供給される値を比較し、て、もし
前者が後者より太きければ１を出力し、かもなくはＯを
出力する。なお入力端子２０４に供給される値は予め決
められている。比較器２０８の出力は、フリップフロッ
プ２０９を介して出力端子２１０から出力かれる。フリ
ップフロップ２０９の機能は、第１図のフリップフロッ
プ１０９と同様に、マシンクロックの立ち」−かり時に
発生する比較器２０８の出力のノイズが、出力端子２１
０に出力されることを防ぐためのものである。

第３図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の第３の実施例を示
す。第３図の同期検出装置は、例えば第８図の従来の誤
り訂正装置に付加して用いるものである。第８図の誤り
訂正装置に付加するとして説明すれば、第３図および第
８図において、入力端子３０１から誤り訂正装置のマシ
ンクロックが入力され、フリップフロップ３０９に供給
される。また入力端子３０２から誤り訂正装置のリセッ
ト信号が入力され、カウンタ３０６に供給される。この
リセット信号は、通常はＪで、誤り訂正装置の電源を入
れて誤り削正装置の動作を開始する時と、バッファオバ
ーフローが発生しｔ：時に、一定時間だけＯにされて、
リセット信号が１に立ち上がると誤り訂正回路の内部状
態が初期化される。リセット信号が立ち−１−がると、
カウンタ３０６はオール０に初期化される。入力端子３
０３には、制御回路７０８がら訂正カウンタ７１０に供
給されている、制御信号が供給され、訂正カウンタ７１
０が増減されるとカウンタ３０６も増減される。比較器
は、カウンタ３０６の出力と、入力端子３０４に供給さ
れる値を比較して、もし前者が後者より大きければ工を
出力し、さもなくばＯを出力する。なお入力端子３０４
に供給される値は予め決められている。比較器３０８の
出力は、フリップフロップを介して、出力端子３１０か
ら出力される。フリップフロップ３０９の機能は、第１
図のフリップフロップ１０９と同様に、マシンクロック
の立ぢ上がり時に発生する比較器３０８の出力のノイズ
が、出力端子３１０に出力されることを防ぐためのもの
である。

上記の本発明の同期検出装置を用いると、受信信号のシ
ンボルの句切りや復調器の位相の補正を正しい状態にす
るための、同期方法が構成できる。第４図に上記の同期
検出方法を用いる同期方法の流れ図を示す。第４図の同
期方法は、本発明の誤り検出装置を組み込んだ第８図の
誤り訂正装置において、第４図に示される制御手順を制
御回路６０５に組み込んで実現する。第４図および第８
図において、制御回路６０５がバッファオーバーフロー
を検出すると、制御回路６０５の制御手順はブロック４
０１に移され（、本発明の同期方法が開始する。第４図
の同期法では、まずブロック４０２で、へ′ソファすな
わちＲＡ−Ｍ２Ｏ３に読み込まれている受信信号を読み
飛ばし、ＲＡ、Ｍ２Ｏ３に読み込める受信信号の数を予
め決められ／、：大きさに制限ずイ）。次にブロック４
０３で位相補正の仕方を変更し、ブロック４０４で誤り
訂正回路６０４を初期化する８ぞしてブロック４０５に
制御を移し、逐次復号ア）トゴリズムを開始する。ブロ
ック４０５で逐次復号アルゴリズムを１ステップ実行す
ると、ブロック４０６で、バッファオーバーフローが発
生したか否かを判断する。もしバッファオーバーフロー
が発生したらブロック４１０に制御を移して、ＲＡＭ７
０８に読み込まれている受信信号を読み飛ばした後、ブ
ロック４０３に制御を移し、位相の補正の仕方を変更し
て２．誤り訂正回路６０４を初期化し逐次復号アルゴリ
ズムを再開する手順をやり直す。もしバッファオーバー
フローが発生していなければブロック４０７に制御を移
す。ブロック４０７では本発明の同期検出装置の出力を
調べて、もし同期が正しく３５） ければブロック４０８に制御を移し、もし正しくなけれ
ばブロック４０５に制御を移し逐次復号アルゴリズムを
続行する。ブロック４０８ではＲＡＭ７０８に書き込め
る受信信号の数をもとに戻し、本発明の同期方法を終了
する。

第４図の同期方法は、位相が正しくなるまでバッファの
容量を小さくすることで、位相が正しくなるまでに読み
飛ばされる受信信号の数を小さくしている。しかしなが
ら第４図の同期方法では、変調器と復調器の性能が良く
て位相の誤りがめったに発生しない用途では、同期が正
しいのに位相の補正を変更してしまう結果、読み飛ばさ
れる受信信号の数が増加してしまう。そこで位相の誤り
がめったに発生しない用途では、第４図の同期方法を部
分的に変更した同期方法を使う。第５図に変更部分を示
す。変更された同期方法では、ブロック４０２から４０
３に直接制御を移さず、第４図のブロック４０２の操作
を終了すると、第５図のポイント５０１に制御を移す。

第５図の手順に制御が移ると、まずブロック５０２で変
数ＮをＯに初期化した後、ブロック５０３に制御を移し
、誤り訂正回路６０４を初期化する。次にブロック５０
４に制御を移して、逐次復号アルゴリズムを開始する。

ブロック５０４で逐次復号アルゴリズムを１ステップ実
行すると、ステップ５０５でオーバーフローが発生した
か否かを調べて、もしバッファオーバーフローが発生し
てなければブロック５０９に、発生したらブロック５０
６に制御を移す。ブロック５０９では、同期検出装置の
出力を調べ、もしその出力が１ならばブロック５１０に
制御を移して、ＲＡＭ７０８の容量を元に戻し、本発明
の同期方法を終了する。もしブロック５０９において、
同期検出装置の出力が０であれば、ブロック５０４に制
御を移して、逐次復号アルゴリズムを続行する。ブロッ
ク５０６では、変数Ｎを１だけ増やし、ＲＡＭ７０８の
受信信号を読み飛ばして、ブロック５０７に制御を移す
。ブロック５０７では変数Ｎの値が予め決められた数２
と等しいか否かを判定し、等しくなければブロック５０
３に制御を移して、誤り訂正回路の初期化からやり直し
、等しければポイント５０８から抜は出して変更部分の
手順を終了し、第４図のブロック４０３に制御を移す。

（発明の効果） 以上述べてきたように、本発明に従えば、位相が正しい
か否かを検出できる同期検出装置が構成でき、また、該
装置を用いてバッファバッファオーバーフローで読み飛
ばされる受信信号の数を小さくする同期方法が実現でき
る。これにより誤り訂正の信頼性を改善できる。

【図面の簡単な説明】

第１図は本発明の同期検出装置の一実施例を示す図、第
２図は本発明の同期検出装置の第２の実施例を示す図、
第３図は本発明の第３の実施例を示す図、第４図は本発
明の同期検出装置を用いた同期法の制御手順を示す流れ
図、第５図は本発明の同期検出装置を用いた第２の同期
法の操作手順で、第４図の流れ図と異なる部分を示す流
れ図、第６図は従来の誤り訂正装置の機能ブロック図、
第７図は従来の誤り訂正装置の一実施例を示すブロック
図、第８図は従来の誤り訂正装置の第２の実施例を示す
ブロック図、第９図は、第８図の従来の誤り訂正装置で
用いられていた位相補正回路を具体的にしたブロック図
である。図において １０５・・・遅延回路、１０６．２０６・・・レジスタ
、１０７゜２０７・・・減算器、１０８．２０８．３０
８・・・比較器、３０６・・・カウンタ、１０９，２０
９，３０９・・・フリップフロップ、６０４・・・誤り
訂正回路、６０５・・・制御回路、６０２・・・記憶回
路、７０８・・・ＲＡＭ、８０１・・・位相補正回路、
７０９・・・人出力カウンタ、７１０・・・訂正カウン
タ、７０５．７１１・・・セレクタ、７０６・・・発信
器、７０２・・・入力レジスタ、７０３・・・出力レジ
スタ・

Claims (5)

【特許請求の範囲】
1. （１）バッファと誤り訂正回路を具備し、アドレスカウ
   ンタを増加させながら、アドレスカウンタの示すバッフ
   ァの番地に対して、訂正結果を読み出して出力する操作
   と、入力された受信信号を書き込む操作を繰り返すとと
   もに、誤り訂正回路によって、バッファに書き込まれた
   受信信号に対して誤り訂正を施して、訂正結果をバッフ
   ァに書き込んで、入力される受信信号の誤りを訂正して
   出力する誤り訂正装置における同期検出方法において、
   誤り訂正回路が初期化されてから最初に誤り訂正を施し
   た受信信号の受信時刻から、誤り訂正回路が誤り訂正を
   施している受信信号の受信時刻までの時間間隔を、予め
   決められた数値と比較し、もし時間間隔が前記予め決め
   られた数値よりも大きくなれば、復調器の位相および受
   信信号のシンボルの切れ目が正しい状態にあると判定し
   て、同期検出信号を発生することを特徴とする同期検出
   方法。
2. （２）バッファと誤り訂正回路を具備し、アドレスカウ
   ンタを増加させながら、アドレスカウンタの示すバッフ
   ァの番地に対して、訂正結果を読みだして出力する操作
   と、入力された受信信号を書き込む操作を繰り返すとと
   もに、誤り訂正回路によって、バッファに書き込まれた
   受信信号に対して誤り訂正を施して、訂正結果をバッフ
   ァに書き込んで、入力される受信信号の誤りを訂正して
   出力する誤り訂正装置における同期検出装置において、
   誤り訂正回路が初期化されるとバッファに読み込まれた
   受信信号のアドレスを記憶するレジスタと、誤り訂正装
   置が誤り訂正を施している受信信号のアドレスから前記
   レジスタの内容を減算する減算器と、減算器の内容が予
   め決められた数値よりも大きいか否かを判定する比較器
   とを具備し、減算器の出力が予め決められた数値よりも
   大きくなれば同期検出信号を発生することを特徴とする
   同期検出装置。
3. （３）バッファと誤り訂正回路を具備し、アドレスカウ
   ンタを増加させながら、アドレスカウンタの示すバッフ
   ァの番地に対して、訂正結果を読みだして出力する操作
   と、入力された受信信号を書き込む操作を繰り返すとと
   もに、誤り訂正回路によって、バッファに書き込まれた
   受信信号に対して誤り訂正を施して、訂正結果をバッフ
   ァに書き込んで、入力される受信信号の誤りを訂正して
   出力する誤り訂正装置における同期検出装置において、
   誤り訂正回路が初期化されると初期化され、誤り訂正装
   置が誤り訂正を施している受信信号のアドレスが増減す
   ると増減される、同期検出用カウンタと、同期検出用カ
   ウンタの内容が予め決められた数値よりも大きいか否か
   を判定する比較器とを具備し、同期検出用カウンタの出
   力が予め決められた数値よりも大きくなれば同期検出信
   号を発生することを特徴とする同期検出装置。
4. （４）バッファと誤り訂正回路を具備し、アドレスカウ
   ンタを増加させながら、アドレスカウンタの示すバッフ
   ァの番地に対して、訂正結果を読みだして出力する操作
   と、入力された受信信号を書き込む操作を繰り返すとと
   もに、誤り訂正回路によって、バッファに書き込まれた
   受信信号に対して誤り訂正を施して、訂正結果をバッフ
   ァに書き込んで、入力される受信信号の誤りを訂正して
   出力する誤り訂正装置における同期検出方法において、
   バッファに蓄えられている受信信号および訂正結果の数
   が予め決められた数より大きくなると、バッファに書き
   込まれている受信信号を読み飛ばし、バッファの記憶容
   量を予め決められた数に制限する第１のステップと、受
   信信号のシンボルの句切り方あるいは復調器の位相の補
   正の仕方を変更する第２のステップと、誤り訂正回路を
   初期化し復号を再開して、もし請求項２または３記載の
   同期検出装置によって同期が検出されればバッファの記
   憶容量を元に戻して終了し、もし誤り訂正回路が誤り訂
   正を施している受信信号に新しい受信信号が上書きされ
   たなら第２のステップに移る第３のステップ、とからな
   ることを特徴とする同期方法。
5. （５）バッファと誤り訂正回路を具備し、アドレスカウ
   ンタを増加させながら、アドレスカウンタの示すバッフ
   ァの番地に対して、訂正結果を読みだして出力する操作
   と、入力された受信信号を書き込む操作を繰り返すとと
   もに、誤り訂正回路によって、バッファに書き込まれた
   受信信号に対して誤り訂正を施して、訂正結果をバッフ
   ァに書き込んで、入力される受信信号の誤りを訂正して
   出力する誤り訂正装置における同期検出方法において、
   バッファに蓄えられている受信信号および訂正結果の数
   が予め決められた数より大きくなると、バッファに書き
   込まれている受信信号を読み飛ばし、バッファの記憶容
   量を予め決められた数に制限する第１のステップと、誤
   り訂正回路を初期化し復号を再開して、もし請求項２ま
   たは３記載の同期検出装置によって同期が検出されれば
   バッファの記憶容量を元に戻して終了し、もし誤り訂正
   回路が誤り訂正を施している受信信号に新しい受信信号
   が上書きされたなら次のステップに移る第２のステップ
   と、第１のステップを実行してから現在までに、誤り訂
   正回路が誤り訂正を施している受信信号に新しい受信信
   号が上書きされた回数が、もし予め定められた回数より
   小さければ第２のステップに移り、さもなくば次のステ
   ップに移る第３のステップと、受信信号のシンボルの句
   切り方あるいは復調器の位相の補正の仕方を変更する第
   ４のステップと、誤り訂正回路を初期化し復号を再開し
   て、もし請求項２または３記載の同期検出装置によって
   同期が検出されればバッファの記憶容量を元に戻して終
   了し、もし誤り訂正回路が誤り訂正を施している受信信
   号に新しい受信信号が上書きされたなら第４のステップ
   に移る第５のステップ、とからなることを特徴とする同
   期方法。