JPH0624348B2

JPH0624348B2 - 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法

Info

Publication number: JPH0624348B2
Application number: JP63127828A
Authority: JP
Inventors: 道雄島田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-05-24
Filing date: 1988-05-24
Publication date: 1994-03-30
Anticipated expiration: 2009-03-30
Also published as: EP0343639A3; EP0343639B1; AU3513189A; DE68911032D1; US5079771A; CA1330598C; JPH02168753A; AU617476B2; DE68911032T2; EP0343639A2

Description

【発明の詳細な説明】（産業上の利用分野）本発明はディジタルデータの伝送あるいは蓄積などによ
って受信信号に生じた誤りを自動的に訂正して出力する
誤り訂正装置において、受信信号のシンボルの切れ目や
復調器の状態が正しいか否かを判定する同期検出方法お
よびその装置、並びに該装置を用いてシンボルの切れ目
や復調器の状態を正しく補正する同期方法に関するもの
である。

（従来の技術）ディジタルデータの伝送あるいは蓄積などによって生じ
る誤りは、伝送路上の雑音あるいは蓄積媒体の物理的な
欠陥によるものが多いことが認められている。従来、そ
のような雑音や欠陥の影響から逃れるために、データを
送る側ではデータをいくつかの情報シンボルに区切り、
各シンボルに対して予め決められた順序でもって変換を
施し冗長度を付加してから、伝送路上あるいは蓄積媒体
に送り出し、データを受ける側では、伝送路あるいは蓄
積媒体から送られてきた受信信号系列に含まれる前記冗
長度をもとにして、各シンボルの誤りを検出し訂正する
という方式を採用している。

情報シンボルに変換を施し冗長ビット列を付加する方法
および変換されて冗長ビット列の付加された受信信号列
からもとの情報シンボルを復元する方法として従来に一
般によく知られ利用されているものに、それぞれ畳み込
み符号やトレリス符号などの木符号を用いる方法及び逐
次復号アルゴリズムを用いる方法がある。本発明は一般
的な木符号と逐次復号アルゴリズムについて適用できる
が、以下では説明の都合上、木符号については畳み込み
符号と呼ばれる符号に限定し、逐次復号アルゴリズムに
ついてはファノアルゴリズムと呼ばれるアルゴリズムに
限定して説明を行う。木符号及び逐次復号アルゴリズム
についての詳細は例えば(株)昭晃堂から1973年に発行さ
れた刊行物「符号理論」に詳しく述べらている。なお、
ファノアルゴリズムは米国人ファノ(R.M.Fano)が考案し
たもので、1963年に米国電気電子工学会の情報理論に関
する論文誌の第9巻64〜74頁(IEEE Transaction on Info
rmation Theory, IT-9, pp.64-74) に「A Heuristic
Discussion of Probabilistic Decoding」という題名
で掲載された論文の中で述べられている。

これらの方法のうち情報シンボルに変換を施し冗長ビッ
ト列を付加する符号化方法について簡潔に述べれば、符
号化を実行する符号化装置は、例えばシフトレジスタの
ような、内部状態を保持するための回路を持ち、入力さ
れる情報シンボルに依存して、予め決められた方法で内
部状態を変更する。内部状態を保持する回路としてシフ
トレジスタを用いている場合には、情報シンボルをシフ
トジスタに入力することによって内部状態を変更する。
一方、符号化装置は、内部状態を予め決められた関数発
生器に入力して冗長ビット列を発生し、その冗長ビット
列を情報シンボルに付加したものを符号シンボルとす
る。符号化装置から出力された符号シンボルは変調器に
よって変調された後、伝送路に送出、あるいは蓄積媒体
に記録される。そして、伝送路を通りあるいは蓄積媒体
から再生された信号は、復調器によって復調された後、
誤り訂正装置に送られる。誤り訂正装置の受信した受信
信号は、伝送路上の雑音あるいは蓄積媒体の物理的な欠
陥によって生じた誤りにより、必ずしも送られた符号シ
ンボルとは一致しない。

受信信号列からもとの情報シンボル列を逐次復号アルゴ
リズムによって復元する方法について簡単に述べれば、
誤り訂正装置は、対応する符号化装置と同一の機能を有
する回路(以下では符号化装置複製という)を内部に持っ
ており、例えば情報シンボルの長さが2ビットならば0
0、01、10、11の４通りのすべての可能な情報シンボル
を符号化装置複製にそれぞれ入力したときに出力される
符号シンボルと受信信号とをそれぞれ比較して、受信信
号に最も近い符号シンボルを与える情報シンボルを送ら
れた情報シンボルだと推定する。近さの尺度としては、
一般に、次式で定義されるファノ尤度と呼ばれる尤度が
用いらるれる。

log²{p(y|x)/p(y)}−Ｂここでp(y)は受信信号がyである確率を、p(y|x)は符号
シンボルxが送られた下で誤り訂正装置が受信信号yを受
け取る確率である。また、Ｂはバイアスと呼ばれる値で
予めシミュレーションなどによって最適な値を決めてお
く。なお、ファノ尤度は実数値であるが、実際には装置
化の都合上ファノ尤度にほぼ比例した整数値で近似した
ものを用いる。ファノアルゴリズムでは、基本的には、
ファノ尤度の累積尤度が最も大きくなる情報シンボル列
を送られた情報シンボル列だと判定してゆく。もっと
も、伝送路上の雑音が強いときには、受信信号に誤りが
多発し、間違った情報シンボルを送られた情報シンボル
だと判定してしまう可能性があるのだが、もし誤り訂正
装置が一旦誤った判定をした場合には、それ以後の符号
化装置複製の内部状態が符号化装置の内部状態と食い違
い、それ以後は誤り訂正装置がファノ尤度の大きな情報
シンボルを見つけようとしてもなかなか見つからなくな
るので、過去において誤った判定を行ったことが検出で
きる。従って、逐次復号アルゴリズムでは、誤り訂正装
置がファノ尤度の大きな情報シンボルを見つけにくくな
ると、過去において誤った判定を行ったと判定して、符
号化装置複製の内部状態を過去の状態に戻したとき、過
去において選んだ情報シンボルの次にファノ尤度の大き
な情報シンボルを送られた情報シンボルだと判定して復
号化をやり直す。ただし、次に大きな情報シンボルを見
つけ出そうとしても、すでに探索済みで、見つけること
ができなければ、もう一つ過去の状態に戻って同様の操
作を行う。誤り訂正装置が過去において誤った判定を行
ったと判断する厳密な基準については前記文献に述べら
れている。

逐次復号アルゴリズムでは、そのような試行錯誤的な探
索を繰り返して復号化を行うために一旦出力した復号結
果が後で変更される可能性がある。このため受信信号お
よび復号結果の入出力はバッファと呼ばれる記憶回路を
介して行われる。第6図に従来の誤り訂正装置の機能ブ
ロック図を示す。図においてバッファ602は多段のシフ
トレジスタとして機能し、各段には受信信号とそれに対
する訂正結果が書き込めるようになっている。また詳細
は省略するが、制御回路605が各部の制御を行う。図に
おいて入力端子から601から受信信号が入力されるとバ
ッファ602の内容だけが右に1段だけシフトされ、バッフ
ァ602の右端から押し出された訂正結果が出力端子603か
ら出力され、入力端子601から入力された受信信号がバ
ッファ602の左端に書き込まれる。一方、誤り訂正回路6
04はバッファ602に書き込まれた受信信号を読み出し、
それに対して誤り訂正を施し、訂正結果をバッファ602
に書き込む。なお誤り訂正回路604はバッファ602の任意
の段に読み書きできるものとする。

第7図は従来の誤り訂正装置を具体的にしたブロック図
である。図中、第6と同様の機能を有するブロックには
同じ番号を付してある。なお制御回路605からは多数の
制御信号が出ているが、接続方法や機能は以下の説明か
ら明らかなので、説明の便宜上、本発明に直接関係しな
い制御信号の図示を省略した。また制御回路605の機能
は以下の説明から明らかなので、説明の便宜上、制御回
路605の内部構造に関する詳細な説明は省略した。また
これ以外に、本発明と直接関係しない部分については略
記してある。なお制御回路605は、カウンタとROMからな
り、ROMに書かれたデータにもとづいて制御信号を発生
するシーケンサや、フリップフロップからなる順序回路
で構成される。第7図において、入力端子601から入力さ
れる受信信号は順に入力レジスタ702にシリアルに入力
される。なお入力端子601から受信信号が入力される際
には、復調器の方式によって、ビット単位に入力された
り、シンボル単位に入力されたりする。入力レジスタ70
2はカウンタを内蔵し、入力された受信信号の数を計数
し、その結果を制御回路605へ送出する。計数された数
は、復調器の方式によって、ビット数であったり、シン
ボル数であったりする。そして制御回路605は入力レジ
スタ702に入力された信号の数が予め決められた数に等
しくなるとセレクタ711とセレクタ705を制御し、RAM708
のアドレスと入力データとして、それぞれ入出力カウン
タ709の値と入力レジスタ702の内容を選択する。そして
RAM708に書き込み信号を送り、入力レジスタ702の受信
信号を、入出力カウンタ709の示すRAM708のアドレスに
書き込む。なお入力レジスタ702に内蔵されているカウ
ンタのビット数がmであれば、前記予め決められた数は2
のm乗である。このように選んでおけば、受信信号をRAM
708に読み込むごとに、入力レジスタ702に内蔵されてい
るカウンタを初期化する必要はない。次に制御回路605
はRAM708を読み出しモードにし、入出力カウンタ709の
示すRAM708のアドレスに書き込まれている訂正結果を、
出力レジスタ703に書き込む。最後に制御回路は入出力
カウンタ709の値を1だけ増やす。そして出力レジスタ70
3に書き込まれた訂正結果は、1シンボルずつシリアルに
出力端子603から出力されてゆく。以上のように構成す
れば、第6図のバッファ602の機能がRAM708および周辺の
ブロックとを組み合わせて実現できる。一方、誤り訂正
回路604は、訂正カウンタ710を増減させて、訂正カウン
タ710の示すRAM708のアドレスに記憶されている受信信
号を読み出し、それに対して誤り訂正を実行し、訂正結
果をRAM708に書き込む。なお誤り訂正回路604のRAM708
への読み書きと、入力レジスタ702と出力レジスタ703の
RAM708への書き込みが、同時刻に要求された時には、誤
り訂正回路604の読み書きを一時停止し、入力レジスタ7
02と出力レジスタ703の読み書きを優先して実行する。
また制御回路605は、発信器706の出力するマシンクロッ
クが0から1に立ち上がる時に、内部状態を更新して制御
信号を発生する。なお誤り訂正回路604は、マシンクロ
ック1サイクルごとに、1シンボルの受信信号を処理する
ものとする。

さてバッファの記憶容量は有限であるから、伝送路に雑
音が多くて誤り訂正装置が過去の判定を何度もやり直す
ときには、バッファオーバーフローが発生する。バッフ
ァオーバーフローとは、過去の判定をやり直そうとして
も、すでに新しい受信信号が過去の受信信号の上に上書
きされたために、過去の判定がやり直せない状態であ
る。なお、第7図の従来の誤り訂正装置では、制御回路6
05が入出力カウンタ709の内容と訂正カウンタ710の内容
の大小を比較して、バッファオーバーフローの発生を検
出する。具体的には、入出力カウンタ709と訂正カウン
タ710のビット長を、RAM708のアドレスのビット長より
も1ビット長くしておき、入出力カウンタ709の内容から
訂正カウンタ710の内容を減算する。そして、減算の結
果が予め決められた値よりも大きくなったならばバッフ
ァオーバーフローが発生したと見なす。実際には新しい
受信信号が過去の受信信号に上書きされていないのだ
が、装置化の便宜上、カウンタの比較でバッファオーバ
ーフローを判定する。以下では混乱のない限り、厳密な
意味でのバッファオーバーと便宜上のバッファオーバー
フローを区別しない。なお、上記の減算は、2の補数を
用いた減算とし、キャリーやボローは無視する。

バッファオーバーフローが発生すると、逐次復号アルゴ
リズムの続行が不可能となるので、第7図の従来の誤り
訂正装置では、バッファに記憶された受信信号を予め決
められた一定数だけ読み飛ばし、誤り訂正装置を初期化
して、誤り訂正を再開する。具体的には例えば、バッフ
ァオーバーフローが発生すると訂正カウンタ710を予め
決められた数だけ増やして、誤り訂正回路604を初期化
する。また、この方法以外に、バッファオーバーフロー
が発生すると、入出力カウンタ709の内容を訂正カウン
タ710の内容に代入して、誤り訂正回路604を初期化する
という方法もある。初期化された誤り訂正回路604は、
初期化後の訂正カウンタ710が指す受信信号を、受信信
号系列の先頭とみなして、逐次復号アルゴリズムを再開
する。もっとも、逐次復号アルゴリズムを再開しても、
誤り訂正回路604の初期化の際に、誤り訂正回路604に内
蔵されている符号化装置複製の内部状態が、対応する符
号化装置の内部状態と一致していなければ、再開した直
後に再びバッファオーバーフローが発生するが、試行錯
誤を繰り返していれば、いつかは正常な状態に回復す
る。

なお伝送路によっては、符号シンボルの句切りが変動し
たり、復調器の位相が変動することもあり得る。例えば
符号化率1/2の符号、すなわち1ビットの情報に対して1
ビットの冗長ビットを付け加えて長さ2ビットの符号シ
ンボルを発生する符号では、符号シンボルの句切り方に
は2通りがある。変調器と復調器が2ビット単位に変調と
復調を行うのであれば問題は無いが、ビット単位に変調
と復調を行うのであれば、誤り訂正装置がシンボルの句
切りを識別する必要がある。また位相変調方式の復調器
では、伝送路の雑音の影響で位相が変動して、0を送信
したのに1と復調されたり、1を送信したのに0という具
合にビットが反転されて復調される場合がある。なお以
下では説明の便宜上、符号シンボルの切れ目も、復調器
の位相の変動も、単に位相と呼ぶ。バッファオーバーフ
ローは伝送路の雑音だけでなく、このような位相の変動
によっても発生する。そこで位相が変動するような伝送
路では、復号を再開する時には位相を変えて、試行錯誤
的に位相を正しい状態に同期させる方法が用いられてき
た。第8図に位相変動を処理できる従来の誤り訂正装置
のブロック図を示す。第8図の誤り訂正装置は、第7図の
誤り訂正装置の入力端子601と入力レジスタ702の間に、
位相補正回路801が付加された構成になっており、制御
回路605がリセット信号を発生するたびに、位相の補正
の仕方を変更する。なお、受信信号のシンボルの句切り
の補正は、位相補正回路801の内部で処理することも可
能であるが、第8図の誤り訂正装置では、入力レジスタ7
02に保持されている受信信号の数を操作して制御回路60
5に供給することで、実現している。参考までに第9図に
第8図の位相補正回路801のブロック図を示す。第9図の
位相補正回路は、受信信号をビット単位に位相復調する
復調器で、復調器の位相変動によって、復調されるビッ
トが反転される復調器に対応するものである。第8図に
おいて、入力端子901、902、903は、それぞれ入力端子6
01、制御回路605、入力レジスタ702と接続され、出力端
子903、907は、それぞれ制御回路605、入力レジスタ702
と接続される。そして入力端子902から、リセット信号
が補正カウンタ904に供給され、誤り訂正回路604が初期
化されてリセット信号が立ち上がるごとに、補正カウン
タ904が1ずつ増やされる。補正カウンタ904の内容のう
ち1ビットが排他的論理和回路906に供給され、入力端子
901から供給される受信信号との排他的論理和がとら
れ、出力端子907から出力されてゆく。また補正カウン
タ904の残りのビットと、入力端子908から供給される受
信信号の数が、加算器905で加算され、その結果が出力
端子903から出力されてゆく。なお加算器905において、
加算される２つの数および加算結果のビット長は互いに
等しく、加算における桁上がりは無視されるとする。

なお以上で述べたような符号化装置及び誤り訂正装置
は、例えば米国特許第3,665,396号明細書に記されてい
るような回路で実現する。

（発明が解決しようとする課題）しかしながら従来の同期方法では、位相が正しくても位
相を変えることが多かったために、一旦バッファオーバ
ーフローが発生すると、バッファオーバーフローが連続
して発生し、訂正結果の信頼性が低くなるという問題が
あった。

この発明の目的は、位相が正しいか否かを検出するため
の、誤り訂正復号化装置における同期検出方法およびそ
の装置、並びに該装置を用いた同期方法を提供し、位相
が正しいのに位相を変えることを防ぐことにある。

（課題を解決するための手段）本発明の同期検出方法は、バッファと誤り訂正回路を具
備し、アドレスカウンタを増加させながら、アドレスカ
ウンタの示すバッファの番地に対して、訂正結果を読み
出して出力する操作と、入力された受信信号を書き込む
操作を繰り返すとともに、誤り訂正回路によって、バッ
ファに書き込まれた受信信号に対して誤り訂正を施し
て、訂正結果をバッファに書き込んで、入力される受信
信号の誤りを訂正して出力する訂正装置における同期検
出方法であって、誤り訂正回路が初期化されてから最初
に誤り訂正を施した受信信号の受信時刻から、誤り訂正
回路が誤り訂正を施している受信信号の受信時刻までの
時間間隔を、予め決められた数値と比較し、もし時間間
隔が前記予め決められた数値よりも大きくなれば、復調
器の位相および受信信号のシンボルの切れ目が正しい状
態にあると判定して、同期検出信号を発生することを特
徴とする。

本発明の同期検出装置は、バッファと誤り訂正回路を具
備し、アドレスカウンタを増加させながら、アドレスカ
ウンタの示すバッファの番地に対して、訂正結果を読み
出して出力する操作と、入力された受信信号を書き込む
操作を繰り返すとともに、誤り訂正回路によって、バッ
ファに書き込まれた受信信号に対して誤り訂正を施し
て、訂正結果をバッファに書き込んで、入力される受信
信号の誤りを訂正して出力する誤り訂正装置における同
期検出装置であって、誤り訂正回路が初期化されるとバ
ッファに読み込まれた受信信号のアドレスを記憶するレ
ジスタと、誤り訂正装置が誤り訂正を施している受信信
号のアドレスから前記レジスタの内容を減算する減算器
と、減算器の内容が予め決められた数値よりも大きいか
否かを判定する比較器とを具備し、減算器の出力が予め
決められた数値よりも大きくなれば同期検出信号を発生
することを特徴とする。

本発明の第2の同期検出装置は、バッファと誤り訂正回
路を具備し、アドレスカウンタを増加させながら、アド
レスカウンタの示すバッファの番地に対して、訂正結果
を読み出して出力する操作と、入力された受信信号を書
き込む操作を繰返すとともに、誤り訂正回路によって、
バッファに書き込まれた受信信号に対して誤り訂正を施
して、訂正結果をバッファに書き込んで、入力される受
信信号の誤りを訂正して出力する誤り訂正装置における
同期検出装置であって、誤り訂正回路が初期化されると
初期化され、誤り訂正装置が誤り訂正を施している受信
信号のアドレスが増減すると増減される、同期検出用カ
ウンタと、同期検出用カウンタの内容が予め決められた
数値よりも大きか否かを判定する比較器とを具備し、同
期検出用カウンタの出力が予め決められた数値よりも大
きくなれば同期検出信号を発生することを特徴とする。

本発明の同期方法は、バッファと誤り訂正回路を具備
し、アドレスカウンタを増加させながら、アドレスカウ
ンタの示すバッファの番地に対して、訂正結果を読み出
して出力する操作と、入力された受信信号を書き込む操
作を繰り返すとともに、誤り訂正回路によって、バッフ
ァに書き込まれた受信信号に対して誤り訂正を施して、
訂正結果をバッファに書き込んで、入力される受信信号
の誤りを訂正して出力する誤り訂正装置における同期方
法であって、バッファに蓄えられている受信信号および
訂正結果の数が予め決められた数より大きくなると、バ
ッファに書き込まれている受信信号を読み飛ばし、バッ
ファの記憶容量を予め決められた数に制限する第1のス
テップと、受信信号のシンボルの句切り方あるいは復調
器の位相の補正の仕方を変更する第２のステップと、誤
り訂正回路を初期化し復号を再開しても、もし請求項2
または3記載の同期検出装置によって同期が検出されれ
ばバッファの記憶容量を元に戻して終了し、もし誤り訂
正回路が誤り訂正を施している受信信号に新しい受信信
号が上書きされたなら第2のステップに移る第3のステッ
プ、とからなることを特徴とする。

本発明の第２の同期方法は、バッファと誤り訂正回路を
具備し、アドレスカウンタを増加させながら、アドレス
カウンタの示すバッファの番地に対して、訂正結果を読
み出して出力する操作と、入力された受信信号を書き込
む操作を繰り返すとともに、誤り訂正回路によって、バ
ッファに書き込まれた受信信号に対して誤り訂正を施し
て、訂正結果をバッファに書き込んで、入力される受信
信号の誤りを訂正して出力する誤り訂正装置における同
期方法であって、バッファに蓄えられている受信信号お
よび訂正結果の数が予め決められた数より大きくなる
と、バッファに書き込まれている受信信号を読み飛ば
し、バッファの記憶容量を予め決められた数に制限する
第1のステップと、誤り訂正回路を初期化し復号を再開
して、もし請求項2または3記載の同期検出装置によって
同期が検出されればバッファの記憶容量を元に戻して終
了し、もし誤り訂正回路が誤り訂正を施している受信信
号に新しい受信信号が上書きされたなら次のステップに
移る第2のステップと、第1のステップを実行してから現
在までに、誤り訂正回路が誤り訂正を施している受信信
号に新しい受信信号が上書きされた回数が、もし予め定
められた回数より小さければ第2のステップに移り、さ
もなくば次のステップに移る第3のステップと、受信信
号のシンボルの句切り方あるいは復調器の位相の補正の
仕方を変更する第4のステップと、誤り訂正回路を初期
化し復号を再開して、もし請求項2または3記載の同期検
出装置によって同期が検出されれば、バッファの記憶容
量を元に戻して終了し、もし誤り訂正回路が誤り訂正を
施している受信信号に新しい受信信号が上書きされたな
ら第4のステップに移る第5のステップ、とからなること
を特徴とする。

（作用）逐次復号法にもとづく誤り訂正装置は試行錯誤的な探索
を行って誤りを訂正するので、バーストノイズすなわち
受信信号の誤りが集中して存在するような場合や、位相
が正しくない場合には試行錯誤的な探索を繰り返しても
確からしそうな情報シンボルが見つからないので、頻繁
に、受信信号に対して過去に施した復号化が間違いであ
ると判定して、符号化装置複製の内部状態を過去の状態
に戻して復号化をやり直す結果、誤り訂正が進行しな
い。

従って、誤り訂正装置が最初に復号化を施した受信信号
から、誤り訂正装置が現在復号化を施している受信信号
までの時間間隔が予め決められた値よりも大きいか否か
を調べることによって、位相が正しい状態にあるかが判
定できる。なお前記予め決められた値は、伝送路の状態
によって異なるので予めシュミレーションで最適な値を
決めておく。また位相が正しい状態にないことは、連続
して発生するバッファオーバーフローの回数を調べれば
判定できる。

そして、位相が正しい状態にあるか否かがわかれば、位
相が正しくない時には、バッファに記憶する受信信号の
数を小さくして、位相が正しくなるまでにバッファオー
バーフローで読み飛ばされる受信信号の数を小さくする
ことが可能となる。また、位相が正しいのに位相を変え
て、受信信号を無駄に飛ばすという無駄が省ける。

（実施例）第1図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の一実施例を示す。
第1図の同期検出装置は、例えば第8図の従来の誤り訂正
装置に付加して用いる。以下では第8図の誤り訂正装置
に接続するものとして説明する。第1図および第8図にお
いて入力端子101から発信器706の発生するマシンクロッ
クが入力され、遅延回路105とフリップフロップ109に供
給される。また入力端子102から制御回路605の発生する
リセット信号が入力され、遅延回路105に供給される。
このリセット信号は、通常は1で、誤り訂正装置の電源
を入れて誤り訂正装置の動作を開始する時と、バッファ
オーバーフローが発生した時に、一定時間だけ0にされ
て、リセット信号が1に立ち上がると誤り訂正回路の内
部状態が初期化される。遅延回路105はリセット信号が1
になると入力端子101から入力されるマシンクロックの
数をカウントし、予め決められた数より大きくなると1
を出力する。遅延回路105の値はレジスタ106に供給さ
れ、遅延回路105の出力が立ち上がると、レジスタ106は
新しい入力データを保持する。入力端子103には訂正カ
ウンタ710の内容が供給されているので、誤り訂正装置
の制御回路605がバッファオーバーフローを検出してリ
セット信号を発生して、誤り訂正装置の内部状態を初期
化した後には、初期化後の訂正カウンタ710の値が、レ
ジスタ106に保持されている。ただし、遅延回路105での
リセット信号の遅延時間は、訂正カウンタ710が初期化
されるまでに要する時間より長いものとする。減算器10
7は、入力端子103に供給される値から、レジスタ106の
値を減算して、その結果を比較器108に供給する。なお
レジスタ106のビット長は、入力端子103に供給される値
のビット長よりも1ビットだけ長く、また減算器107は2
の捕数で減算し、入出力のビット長はすべてレジスタ10
6のビット長に等しいものとする。このため、入力端子1
03に供給される値は、最上位ビットに0が付け加えられ
て、減算器107に供給される。比較器108は、減算器107
の出力と、入力端子104に供給される値を比較して、も
し前者が後者より大きければ1を出力し、さもなくば0を
出力する。なお入力端子104に供給される値は予め決め
られている。比較器108の出力は、フリップフロップ109
を介して、出力端子110に供給されて、出力される。フ
リップフロップ109は、入力端子101に供給されるマシン
クロックが立ち上がると、比較器108の出力を保持し、
保持した値を出力端子110に供給する。このフリップフ
ロップは、マシンクロックの立ち上がり時に、レジスタ
106の内容や入力端子103から供給される値が確定しない
ために発生する、比較器108の出力のノイズが、出力端
子110に出力されることを防ぐためのものである。

第2図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の第２の実施例を示
す。第2図の同期検出装置は、例えば第8図の従来の誤り
訂正装置に付加して用いるもので、バッファオーバーフ
ローが発生したら入出力カウンタ709の内容を訂正カウ
ンタ710に代入して、RAM708に読み込まれた受信信号を
読み飛ばすような、誤り訂正装置に対応するものであ
る。第8図の誤り訂正装置に付加するとして説明すれ
ば、第2図および第8図において、入力端子201から、発
信器706の発生するマシンクロックが入力され、フリッ
プフロップ209に供給される。また入力端子202から誤り
訂正装置のリセット信号が入力され、レジスタ206に供
給される。このリセット信号は、通常は1で、誤り訂正
装置の電源を入れて誤り訂正装置の動作を開始する時
と、バッファオーバーフローが発生した時に、一定時間
だけ0にされて、リセット信号が1に立ち上がると誤り訂
正回路の内部状態が初期化される。リセット信号が立ち
上がると、レジスタ206は新しい入力データを保持す
る。入力端子203には入出力カウンタ709の内容が供給さ
れているので、誤り訂正装置の制御回路605がバッファ
オーバーフローを検出したりしてリセット信号を発生
し、誤り訂正装置の内部状態を初期化した後には、初期
化後の訂正カウンタ710の値が、レジスタ206に保持され
ることになる。減算器207は、入力端子205に供給される
訂正カウンタ710の値から、レジスタ206に保持されてい
る値を減算して、その結果を比較器208に供給する。な
おレジスタ206のビット長は、入力端子203に供給される
値のビット長よりも1ビットだけ長く、また減算器207は
2の捕数で減算し、入出力のビット長はすべてレジスタ2
06のビット長に等しいものとする。このため、入力端子
205に供給される値は、最上位ビットに0が付け加えられ
て、減算器207に供給される。比較器208は減算器207の
出力と、入力端子204に供給される値を比較しても、も
し前者が後者より大きければ1を出力し、さもなくば0を
出力する。なお入力端子204に供給される値は予め決め
られている。比較器208の出力は、フリップフロップ209
を介して出力端子210から出力される。フリップフロッ
プ209の機能は、第1図のフリップフロップ109と同様
に、マシンクロックの立ち上がり時に発生する比較器20
8の出力のノイズが、出力端子210に出力されることを防
ぐためのものである。

第3図に本発明の同期検出方法にもとづいて構成した、
誤り訂正装置における同期検出装置の第3の実施例を示
す。第3図の同期検出装置は、例えば第8図の従来の誤り
訂正装置に付加して用いるものである。第8図の誤り訂
正装置に付加するとして説明すれば、第3図および第8図
において、入力端子301から誤り訂正装置のマシンクロ
ックが入力され、フリップフロップ309に供給される。
また入力端子302から誤り訂正装置のリセット信号が入
力され、カウンタ306に供給される。このリセット信号
は、通常は1で、誤り訂正装置の電源を入れて誤り訂正
装置の動作を開始する時と、バッファオーバーフローが
発生した時に、一定時間だけ0にされて、リセット信号
が1に立ち上がると誤り訂正回路の内部状態が初期化さ
れる。リセット信号が立ち上がると、カウンタ306はオ
ール0に初期化される。入力端子303には、制御回路708
から訂正カウンタ710に供給されている、制御信号が供
給され、訂正カウンタ710が減算されるとカウンタ306も
増減される。比較器は、カウンタ306の出力と、入力端
子304に供給される値を比較して、もし前者が後者より
大きければ1を出力し、さもなくば0を出力する。なお入
力端子304に供給される値は予め決められている。比較
器308の出力は、フリップフロップを介して、出力端子3
10から出力される。フリップフロップ309の機能は、第1
図のフリップフロップ109と同様に、マシンクロックの
立ち上がり時に発生する比較器308の出力のノイズが、
出力端子310に出力されることを防ぐためのものであ
る。

上記の本発明の同期検出装置を用いると、受信信号のシ
ンボルの句切りや復調器の位相の補正を正しい状態にす
るための、同期方法が構成できる。第4図に上記の同期
検出装置を用いる同期方法の流れ図を示す。第4図の同
期方法は、本発明の誤り検出装置を組み込んだ第8図の
誤り訂正装置において、第4図に示される制御手順を制
御回路605に組み込んで実現する。第4図および第8図に
おいて、制御回路605がバッファオーバーフローを検出
すると、制御回路605の制御手順はブロック401に移され
て、本発明の同期方法が開始する。第4図の同期法で
は、まずブロック402で、バッファすなわちRAM708に読
み込まれている受信信号を読み飛ばし、RAM708に読み込
める受信信号の数を予め決められた大きさに制限する。
次にブロック403で位相補正の仕方を変更し、ブロック4
04で誤り訂正回路604を初期化する。そしてブロック405
に制御を移し、逐次復号アルゴリズムを開始する。ブロ
ック405で逐次復号アルゴリズムを1ステップ実行する
と、ブロック406で、バッファオーバーフローが発生し
たか否かを判断する。もしバッファオーバーフローが発
生したらブロック410に制御を移して、RAM708に読み込
まれている受信信号を読み飛ばした後、ブロック403に
制御を移し、位相の補正の仕方を変更して、誤り訂正回
路604を初期化し逐次複合アルゴリズムを再開する手順
をやり直す。もしバッファオーバーフローが発生してい
なければブロック407に制御を移す。ブロック407では本
発明の同期検出装置の出力を調べて、もし同期が正しけ
ればブロック408に制御を移し、もし正しくなければブ
ロック405に制御を移し逐次複合アルゴリズムを続行す
る。ブロック408ではRAM708に書き込める受信信号の数
をもとに戻し、本発明の同期方法を終了する。

第4図の同期方法は、位相が正しくなるまでバッファの
容量を小さくすることで、位相が正しくなるまでに読み
飛ばされる受信信号の数を小さくしている。しかしなが
ら第4図の同期方法では、変調器と復調器の性能が良く
て位相の誤りがめったに発生しない用途では、同期が正
しいのに位相の補正を変更してしまう結果、読み飛ばさ
れる受信信号の数が増加してしまう。そこで位相の誤り
がめったに発生しない用途では、第4図の同期方法を部
分的に変更した同期方法を使う。第5図に変更部分を示
す。変更された同期方法では、ブロック402から403に直
接制御を移さず、第4図のブロック402の操作を終了する
と、第5図のポイント501に制御を移す。第5図の手順に
制御が移ると、まずブロック502で変数Ｎを0に初期化し
た後、ブロック503に制御を移し、誤り訂正回路604を初
期化する。次にブロック504に制御を移して逐次復号ア
ルゴリズムを開始する。ブロック504で逐次復号アルゴ
リズムを1ステップ実行すると、ステップ505でオーバー
フローが発生したか否かを調べて、もしバッファオーバ
ーフローが発生してなければブロック509に、発生した
らブロック506に制御を移す。ブロック509では、同期検
出装置の出力を調べ、もしその出力が1ならばブロック5
10に制御を移して、RAM708の容量を元に戻し、本発明の
同期方法を終了する。もしブロック509において、同期
検出装置の出力が0であれば、ブロック504に制御を移し
て、逐次復号アルゴリズムを続行する。ブロック506で
は、変数Ｎを1だけ増やし、RAM708の受信信号を読み飛
ばして、ブロック507に制御を移す。ブロック507では変
数Ｎの値が予め決められた数Ｚと等しいか否かを判定
し、等しくなければブロック503に制御を移して、誤り
訂正回路の初期化からやり直し、等しければポイント50
8から抜け出して変更部分の手順を終了し、第4図のブロ
ック403に制御を移す。

（発明の効果）以上述べてきたように、本発明に従えば、位相が正しい
か否かを検出できる同期検出装置が構成でき、また、該
装置を用いてバッファバッファオーバーフローで読み飛
ばされる受信信号の数を小さくする同期方法が実現でき
る。これにより誤り訂正の信頼性を改善できる。

【図面の簡単な説明】

第1図は本発明の同期検出装置の一実施例を示す図、第2
図は本発明の同期検出装置の第2の実施例を示す図、第3
図は本発明の第3の実施例を示す図、第4図は本発明の同
期検出装置を用いた同期法の制御手順を示す流れ図、第
5図は本発明の同期検出装置を用いた第2の同期法の操作
手順で、第4図の流れ図と異なる部分を示す流れ図、第6
図は従来の誤り訂正装置の機能ブロック図、第7図は従
来の誤り訂正装置の一実施例を示すブロック図、第8図
は従来の誤り訂正装置の第2の実施例を示すブロック
図、第9図は、第8図の従来の誤り訂正装置で用いられて
いた位相補正回路を具体的にしたブロック図である。図
において 105……遅延回路、106,206……レジスタ、107,207……
減算器、108,208,308……比較器、306……カウンタ、10
9,209,309……フリップフロップ、604……誤り訂正回
路、605……制御回路、602……バッファ、708……RAM、
801……位相補正回路、709……入出力カウンタ、710…
…訂正カウンタ、705,711……セレクタ、706……発信
器、702……入力レジスタ、703……出力レジスタ。

Claims

【特許請求の範囲】

【請求項１】バッファと誤り訂正回路を具備し、アドレ
スカウンタを増加させながら、アドレスカウンタの示す
バッファの番地に対して、訂正結果を読み出して出力す
る操作と、入力された受信信号を書き込む操作を繰り返
すとともに、誤り訂正回路によって、バッファに書き込
まれた受信信号に対して誤り訂正を施して、訂正結果を
バッファに書き込んで、入力される受信信号の誤りを訂
正して出力する誤り訂正装置における同期検出方法にお
いて、誤り訂正回路が初期化されてから最初に誤り訂正
を施した受信信号の受信時刻から、誤り訂正回路が誤り
訂正を施している受信信号の受信時刻までの時間間隔
を、予め決められた数値と比較し、もし時間間隔が前記
予め決められた数値よりも大きくなれば、復調器の位相
および受信信号のシンボルの切れ目が正しい状態にある
と判定して、同期検出信号を発生することを特徴とする
同期検出方法。
【請求項２】バッファと誤り訂正回路を具備し、アドレ
スカウンタを増加させながら、アドレスカウンタの示す
バッファの番地に対して、訂正結果を読みだし出力する
操作と、入力された受信信号を書き込む操作を繰り返す
とともに、誤り訂正回路によって、バッファに書き込ま
れた受信信号に対して誤り訂正を施して、訂正結果をバ
ッファに書き込んで、入力される受信信号の誤りを訂正
して出力する誤り訂正装置における同期検出装置におい
て、誤り訂正回路が初期化されるバッファに読み込まれ
た受信信号のアドレスを記憶するレジスタと、誤り訂正
装置が誤り訂正を施している受信信号のアドレスから前
記レジスタの内容を減算する減算器と、減算器の内容が
予め決められた数値よりも大きいか否かを判定する比較
器とを具備し、減算器の出力が予め決められた数値より
も大きくなれば同期検出信号を発生することを特徴とす
る同期検出装置。
【請求項３】バッファと誤り訂正回路を具備し、アドレ
スカウンタを増加させながら、アドレスカウンタの示す
バッファの番地に対して、訂正結果を読みだして出力す
る操作と、入力された受信信号を書き込む操作を繰り返
すとともに、誤り訂正回路によって、バッファに書き込
まれた受信信号に対して誤り訂正を施して、訂正結果を
バッファに書き込んで、入力される受信信号の誤りを訂
正して出力する誤り訂正装置における同期検出装置にお
いて、誤り訂正回路が初期化されると初期化され、誤り
訂正装置が誤り訂正を施している受信信号のアドレスが
増減すると増減される、同期検出用カウンタと、同期検
出用カウンタの内容が予め決められた数値よりも大きい
か否かを判定する比較器とを具備し、同期検出用カウン
タの出力が予め決められた数値よりも大きくなれば同期
検出信号を発生することを特徴とする同期検出装置。
【請求項４】バッファと誤り訂正回路を具備し、アドレ
スカウンタを増加させながら、アドレスカウンタの示す
バッファの番地に対して、訂正結果を読みだして出力す
る操作と、入力された受信信号を書き込む操作を繰り返
すとともに、誤り訂正回路によって、バッファに書き込
まれた受信信号に対して誤り訂正を施して、訂正結果を
バッファに書き込んで、入力される受信信号の誤りを訂
正して出力する誤り訂正装置における同期検出方法にお
いて、バッファに蓄えられている受信信号および訂正結
果の数が予め決められた数より大きくなると、バッファ
に巻き込まれている受信信号を読み飛ばし、バッファの
記憶容量を予め決められた数に制限する第1のステップ
と、受信信号のシンボルの句切り方あるいは復調器の位
相の補正の仕方を変更する第2のステップと、誤り訂正
回路を初期化し復号を再開して、請求項2または3記載の
同期検出装置によって同期が検出されればバッファの記
憶容量を元に戻して終了し、誤り訂正回路が誤り訂正を
施している受信信号に新しい受信信号が上書きされたな
ら第2のステップに移る第3のステップ、とからなること
を特徴とする同期方法。
【請求項５】バッファと誤り訂正回路を具備し、アドレ
スカウンタを増加させながら、アドレスカウンタの示す
バッファの番地に対して、訂正結果を読みだして出力す
る操作と、入力された受信信号を書き込み操作を繰り返
すとともに、誤り訂正回路によって、バッファに書き込
まれた受信信号に対して誤り訂正を施して、訂正結果を
バッファに書き込んで、入力される受信信号の誤りを訂
正して出力する誤り訂正装置における同期検出方法にお
いて、バッファに蓄えられている受信信号および訂正結
果の数が予め決められた数より大きくなると、バッファ
に書き込まれている受信信号を読み飛ばし、バッファの
記憶容量を予め決められた数に制限する第1のステップ
と、誤り訂正回路を初期化し復号を再開して、請求項2
または3記載の同期検出装置によって同期が検出された
バッファの記憶容量を元に戻して終了し、誤り訂正回路
が誤り訂正を施している受信信号に新しい受信信号が上
書きされたなら次のステップに移る第2のステップと、
第1のステップを実行してから現在までに、誤り訂正回
路が誤り訂正を施している受信信号に新しい受信信号が
上書きされた回数が、予め定められた回数より小さけれ
ば第2のステップに移り、さもなくば次のステップに移
る第3のステップと、受信信号のシンボルの句切り方あ
るいは復調器の位相の補正の仕方を変更する第4のステ
ップと、誤り訂正回路を初期化し復号を再開して、請求
項2または3記載の同期検出装置によって同期が検出され
ればバッファの記憶容量を元に戻して終了し、誤り訂正
回路が誤り訂正を施している受信信号に新しい受信信号
が上書きされたなら第4のステップに移る第5のステッ
プ、とからなることを特徴とする同期方法。