JP3737388B2 - 最尤符号探索装置及び方法 - Google Patents
最尤符号探索装置及び方法 Download PDFInfo
- Publication number
- JP3737388B2 JP3737388B2 JP2001183456A JP2001183456A JP3737388B2 JP 3737388 B2 JP3737388 B2 JP 3737388B2 JP 2001183456 A JP2001183456 A JP 2001183456A JP 2001183456 A JP2001183456 A JP 2001183456A JP 3737388 B2 JP3737388 B2 JP 3737388B2
- Authority
- JP
- Japan
- Prior art keywords
- likelihood
- maximum likelihood
- threshold
- numerical value
- code search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信システムに関し、特に、伝送の際に生じる誤りを訂正して情報シンボル系列を正しく受信するために用いられる誤り訂正復号化装置及び方法に関する。
【０００２】
【従来の技術】
伝送の際に生じる誤りによって情報シンボル系列が正しく受信されないことを防ぐために、無線通信システム等においては、誤り訂正符号化装置と誤り訂正復号化装置が、広く用いられている。
【０００３】
図９は、従来の無線通信システムにおける送信装置の基本構成を示す機能ブロック図である。図において、入力端子９１から入力された情報シンボル系列Ｕが、誤り訂正符号化装置９２に入力される。そして、誤り訂正符号化装置９２から出力された符号シンボル系列Ｃが、変調器９３に入力される。変調器９３は、符号シンボル系列Ｃを、アナログ・ベースバンド信号系列に変換して、変換結果を出力する。変調器９３から出力されたアナログ・ベースバンド信号系列は、アップ・コンバータ９４で高周波信号に変換されて、アンテナ９５から送信される。
【０００４】
図１０は、従来の無線通信システムにおける受信装置の基本構成を示す機能ブロック図である。図において、アンテナ１０１で受信された高周波信号が、ダウン・コンバータ１０２に入力される。ダウン・コンバータ１０２は、高周波信号をアナログ・ベースバンド信号系列に変換して、変換結果を出力する。復調器１０３は、ダウン・コンバーター１０２の出力するアナログ・ベースバンド信号系列を復調して、復調結果を出力する。そして、復調結果として得られた受信信号系列Ｒが、誤り訂正復号化装置１０４に入力され、誤り訂正復号化装置１０４の出力する情報シンボル系列Ｕが、出力端子１０５から出力される。
【０００５】
図１１は、従来の誤り訂正符号化装置９２（図９参照）の基本構成の一例を示す機能ブロック図である。図において、情報シンボル系列Ｕが、入力端子１１１から入力されて、変換手段１１２に供給される。
【０００６】
変換手段１１２は、入力された情報シンボル系列Ｕに対して、予め決められた変換を施して、変換結果を、符号シンボル系列Ｃとして、出力端子１１３から出力する。
【０００７】
尚、変換手段１１２は、情報シンボル系列ＵがＵ（ｋ）であれば、符号シンボル系列ＣとしてＣ（ｋ）を出力するものとする。ここで、ｋは、１以上１６以下の整数であり、情報シンボル系列の集合｛Ｕ（１），Ｕ（２），．．．，Ｕ（１６）｝と、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝は、予め決められているシンボル系列の集合である。
【０００８】
図１２は、従来の誤り訂正復号化装置１０４（図１０参照）の基本構成の一例を示す機能ブロック図である。図において、入力端子１２５から受信信号系列Ｒが入力されて、尤度計算手段１２２（１）〜１２２（１６）に供給される。
【０００９】
記憶手段１２１には、予め、符号シンボル系列Ｃ（１）〜Ｃ（１６）が記憶されている。記憶されている符号シンボル系列Ｃ（１）〜Ｃ（１６）は、夫々、尤度計算手段１２２（１）〜１２２（１６）に供給される。また、記憶されている符号シンボル系列Ｃ（１）〜Ｃ（１６）は、最尤符号探索装置１２３にも供給される。
【００１０】
尤度計算手段１２２（１）は、受信信号系列Ｒと符号シンボル系列Ｃ（１）との尤度、すなわち、受信信号系列Ｒが受信された時に送信された符号シンボル系列がＣ（１）である可能性の高さ、を計算して、計算結果を最尤符号探索装置１２３に供給する。尚、以下では、尤度計算手段１２２（１）の出力する尤度をＭ（１）と表記する。
【００１１】
尤度計算手段１２２（２）〜１２２（１６）は、尤度計算手段１２２（１）と同じ構造をとり、尤度計算手段１２２（１）が符号シンボル系列Ｃ（１）に対して施したのと同じ操作を、夫々、符号シンボル系列Ｃ（２）〜Ｃ（１６）に対して施し、尤度Ｍ（２）〜Ｍ（１６）を出力する。
【００１２】
最尤符号探索装置１２３は、入力された尤度Ｍ（１）〜Ｍ（１６）の中から、その値が最大であるような尤度を求める。そして、あるｋに対して、尤度Ｍ（ｋ）が最大である場合には、入力された符号シンボル系列Ｃ（１）〜Ｃ（１６）の中から、Ｃ（ｋ）を選択して出力する。尚、最尤符号探索装置１２３の構成については、後述する。
【００１３】
変換手段１２４は、入力された符号シンボル系列Ｃに対して、予め決められた変換を施して、変換結果を、情報シンボル系列Ｕとして、出力端子１２９から出力する。
【００１４】
尚、変換手段１２４は、符号シンボル系列ＣがＣ（ｋ）であれば、情報シンボル系列ＵとしてＵ（ｋ）を出力するものとする。ここで、ｋは、１以上１６以下の整数であり、情報シンボル系列の集合｛Ｕ（１），Ｕ（２），．．．，Ｕ（１６）｝と、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝は、図１１の誤り訂正符号化装置の変換手段１１２で予め決められている集合と、夫々、等しい。
【００１５】
図１３は、最尤符号探索装置１２３の基本構成を示す機能ブロック図である。図において、入力端子１３２（１）〜１３２（１６）から、夫々、尤度Ｍ（１）〜Ｍ（１６）が入力され、入力端子１３３（１）〜１３３（１６）から、夫々、符号シンボル系列Ｃ（１）〜Ｃ（１６）が入力される。
【００１６】
比較選択手段１３１（１）は、入力された尤度と符号シンボル系列の組（Ｍ（１），Ｃ（１））と、入力されたもう一方の組（Ｍ（２），Ｃ（２））に対して、Ｍ（１）とＭ（２）の大小を比較し、Ｍ（１）≧Ｍ（２）なら、（Ｍ（１），Ｃ（１））を選択して出力し、さもなくば、（Ｍ（２），Ｃ（２））を選択して出力する。尚、以下では、出力された組を、（Ｎ（１），Ｄ（１））と表記する。
【００１７】
比較選択手段１３１（２）〜１３１（１５）は、比較選択手段１３１（１）と同じ構造をとり、比較選択手段１３１（１）が、（Ｍ（１），Ｃ（１））及び（Ｍ（２），Ｃ（２））に対して施したのと同じ操作を、入力される尤度と符号シンボル系列の２つの組に施して、一方の組を出力する。尚、比較選択手段１３１（２）〜１３１（１５）の出力する組を、夫々、（Ｎ（２），Ｄ（２））〜（Ｎ（１５），Ｄ（１５））と表記する。
【００１８】
そして、比較選択手段１３１（１５）の出力する符号シンボル系列Ｄ（１５）が、出力端子１３４から出力される。
【００１９】
図１４は、比較選択手段１３１（１）の基本構成を示す機能ブロック図である。図において、入力端子１４４ａ及び１４４ｂから、尤度Ｍ（１）及び符号シンボル系列Ｃ（１）が夫々入力され、入力端子１４５ａ及び１４５ｂから、尤度Ｍ（２）及び符号シンボル系列Ｃ（２）が夫々入力される。
【００２０】
比較器１４１は、尤度Ｍ（１）と尤度Ｍ（２）の大小を比較して、比較結果を、セレクタ１４２、１４３に供給する。
【００２１】
セレクタ１４２は、もし、Ｍ（１）≧Ｍ（２）ならば、Ｍ（１）を選択して出力し、もし、Ｍ（１）＜Ｍ（２）ならば、Ｍ（２）を選択して出力する。そして、セレクタ１４２の出力は、尤度Ｎ（１）として、出力端子１４６ａから出力される。
【００２２】
セレクタ１４３は、もし、Ｍ（１）≧Ｍ（２）ならば、Ｃ（１）を選択して出力し、もし、Ｍ（１）＜Ｍ（２）ならば、Ｃ（２）を選択して出力する。そして、セレクタ１４３の出力は、符号シンボル系列Ｄ（１）として、出力端子１４６ｂから出力される。
【００２３】
尚、誤り訂正符号や、変換手段１１２及び１２４の構成方法については、本発明とは直接関係ないし、当業者によく知られているし、この分野の書籍（例えば、今井著「符号理論」、電子情報通信学会など）に詳しく述べられていることなので、詳しい説明は省略する。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の最尤符号探索装置（図１３）には、入力する符号シンボル系列の個数を多くすると、最尤符号を探索するための計算時間（すなわち、入力が与えられてから、最尤符号が求められるまでの遅延時間）が大きくなるという問題があった。
【００２５】
なぜなら、図１３の比較選択手段１３１における遅延時間をｄとし、符号シンボル系列の個数をＱとすると、最尤符号探索装置（図１３）の遅延時間はｄlog2Ｑ になるからである。しかも、比較選択手段１３１において比較演算が行われるため、遅延時間ｄが大きかったからである。
【００２６】
このため、無線通信システムにおいて、高速な誤り訂正復号化装置を利用することは困難であった。
【００２７】
例えば、ヴィタビ復号化装置と呼ばれる誤り訂正復号化装置では、従来は、Ｑの大きさを２4〜２7程度にしかできなかった。それ以上Ｑを大きくすると、誤り訂正復号化装置の処理速度が遅くなり過ぎて、実用的な処理速度が得られなかった。
【００２８】
【発明の目的】
本発明は、上記の問題点を解決し、符号シンボル系列の個数Ｑが大きくても高速に最尤符号を探索できる最尤符号探索装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】
【００３０】
本発明に係る最尤符号探索装置は、複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する複数の比較手段と；前記複数の比較手段が夫々出力する比較結果のうち、尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と；尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、該１個の比較手段に対応するシンボル系列を選択して出力する選択手段と；尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて前記閾値の値を増減し、前記比較手段に前記閾値を供給する制御手段とを具備し、前記選択手段の出力を外部に出力することを特徴とする。
【００３１】
本発明に係る最尤符号探索方法は、(a) 複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する工程と、(b) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、(c) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には、前記工程(b)での判定結果にもとづいて前記閾値の値を増減する工程と、(d) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、その比較結果に対応するシンボル系列を選択して出力する工程とを有することを特徴とする。
【００３２】
本発明に係る第２の最尤符号探索装置は、複数のシンボル系列の夫々の尤度を表す複数の数値のうち、負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と；尤度を表す前記数値のうち負でない数値の数が１個の場合には、該１個の数値に対応するシンボルを選択して出力する選択手段と；尤度を表す前記数値のうち負でない数値の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて尤度を表す前記数値の値を増減する制御手段とを具備し、前記選択手段の出力を外部に出力することを特徴とする。
【００３３】
本発明に係る第２の最尤符号探索方法は、(a) 複数のシンボル系列の夫々の尤度を表す複数の数値のうち負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、(b) 尤度を表す前記数値のうち負でない数値の数が１個でない場合には、前記工程(a)での判定結果にもとづいて尤度を表す前記数値の値を増減する工程と、(c) 尤度を表す前記数値のうち負でない数値の数が１個の場合には、その比較結果に対応するシンボルを選択して出力する工程とを有することを特徴とする。
【００３４】
【発明の実施の形態】
誤り訂正復号化装置における最尤符号探索問題は、次のような特徴があるという点で、一般的な最尤値探索問題と異なっている。
【００３５】
その特徴とは、すなわち、最大の尤度と２番目に大きな尤度との差が、高い確率で一定値以上になるということである。なぜなら、誤り訂正符号化装置で用いられる符号シンボル系列の集合は、符号シンボル系列の集合に属する任意の２つの符号シンボル系列間のハミング距離が一定値以上になるように設計されているからである。
【００３６】
本発明の最尤符号探索装置は、それらの特徴を利用して、最尤符号を探索するものである。
【００３７】
すなわち、本発明の最尤符号探索装置では、新たに閾値Ｔを導入する。そして、閾値Ｔと入力される尤度との大小を比較し、閾値Ｔより大きな尤度が１個だけ存在すれば、その尤度を最大の尤度とし、その尤度に対応する符号シンボル系列を最尤符号として出力する。
【００３８】
また、本発明の最尤符号探索装置は、もし、閾値Ｔより大きな尤度が存在しなければ閾値Ｔを減少させて、再度、閾値Ｔとすべての尤度との大小を比較する。また、本発明の最尤符号探索装置は、もし、閾値Ｔより大きな尤度が複数存在すれば閾値Ｔを増加させて、再度、閾値Ｔとすべての尤度との大小を比較する。そして、最尤符号が得られるまで、以上の操作を繰り返す。
【００３９】
発明の最尤符号探索装置は、このような繰り返し操作を行うものであるが、前述の特徴により、少ない繰り返し回数で最尤符号を求められるし、以下で説明するように回路の遅延時間が小さく済むので、最尤符号を高速に探索できる。
【００４０】
次に、本発明の最尤符号探索装置の実施の形態１について図面を参照して詳細に説明する。図１は、本発明の最尤符号探索装置の実施の形態を示す機能ブロック図であり、図１２のブロック１２３に対応している。尚、図の最尤符号探索装置は、１６個の符号シンボル系列Ｃ（１）〜Ｃ（１６）とそれらの尤度Ｍ（１）〜Ｍ（１６）に対して、最尤符号（最大の尤度を持つ符号シンボル系列）を探索するものである。
【００４１】
図１において、尤度Ｍ（１）〜Ｍ（１６）が、入力端子１６（１）〜１６（１６）から入力されて、比較手段１２（１）〜１２（１６）に供給される。
【００４２】
比較手段１２（１）は、制御手段１１から供給される閾値Ｔと尤度Ｍ（１）を比較して、比較結果Ｇ（１）を出力する。尚、Ｇ（１）は、Ｍ（１）≧Ｔなら、Ｇ（１）＝１で、Ｍ（１）＜Ｔなら、Ｇ（１）＝０である。
【００４３】
比較手段１２（２）〜１２（１６）は、比較手段１２（１）と同様な構成をとり、比較手段１２（１）と同様な処理を行って、夫々、比較結果Ｇ（２）〜Ｇ（１６）を出力する。
【００４４】
計数手段１３は、比較結果Ｇ（１）〜Ｇ（１６）のうち、１であるような比較結果の個数をカウントして、カウント結果を出力する。
【００４５】
尚、カウント結果は、１であるような比較結果の個数が、０個であるか、１個であるか、あるいは１個より多いか、のいずれかを示す。具体的には、カウント結果は２ビットで、１であるような比較結果の個数が０個であれば、カウント結果は「００」で、個数が１個であれば、カウント結果は「０１」で、個数が１個より多ければ、カウント結果は「１１」であるとする。
【００４６】
選択手段１４は、１であるような比較結果の個数が１個であれば、Ｇ（ｋ）＝１であるようなｋに対して、入力端子１７（ｋ）から入力される符号シンボル系列Ｃ（ｋ）を選択し、選択された符号シンボル系列Ｃ（ｋ）を出力端子１９から出力する。
【００４７】
尚、１であるような比較結果の個数が１個より多い場合や、０個である場合には、選択手段１４の出力する値は、どのようなものであっても構わない（１個の符号シンボル系列が選択できない場合には、出力は「不定」とする故）。
【００４８】
制御手段１１は、閾値Ｔを比較手段１２（１）〜１２（１６）に供給するとともに、計数手段１３の出力が「０１」になるまで、計数手段１３の出力が「００」であれば閾値Ｔを減少させ、計数手段１３の出力が「１１」であれば閾値Ｔを増加させるという操作を繰り返す。また、制御手段１１は、以上の操作が完了するまでは、出力端子１８から、ＡＣＫ信号として「０」を出力し、以上の操作が完了したらＡＣＫ信号として「１」を出力する。尚、制御手段１１の動作の詳細については後述する。
【００４９】
図２は、計数手段１３の基本構成を示す機能ブロック図である。
【００５０】
図において、４入力計数回路２１（１）〜２１（７）は、夫々、４ビットの入力のうち、１であるような入力の個数をカウントして、カウント結果を出力する。
【００５１】
尚、夫々のカウント結果は、２ビットであり、１であるような入力の個数が０個であれば、カウント結果は「００」で、１であるような入力の個数が１個であれば、カウント結果は「０１」で、１であるような入力の個数が１個より多ければ、カウント結果は「１１」である。
【００５２】
比較手段１２（１）〜１２（１６）（図１参照）の出力する比較結果Ｇ（１）〜Ｇ（１６）は、入力端子２８（１）〜２８（１６）から夫々入力される。
【００５３】
そして、比較結果Ｇ（１）〜Ｇ（１６）のうち、１番目から４番目の４ビットが４入力計数回路２１（１）に、５番目から８番目の４ビットが４入力計数回路２１（２）に、９番目から１２番目の４ビットが４入力計数回路２１（３）に、１３番目から１６番目の４ビットが４入力計数回路２１（４）に、夫々、入力される。
【００５４】
また、４入力計数回路２１（１）及び２１（２）の出力の合計４ビットが、４入力計数回路２１（５）に、４入力計数回路２１（３）及び２１（４）の出力の合計４ビットが、４入力計数回路２１（６）に、夫々入力される。
【００５５】
また、４入力計数回路２１（５）及び２１（６）の出力の合計４ビットが、４入力計数回路２１（７）に入力され、４入力計数回路２１（７）の出力する２ビットが、出力端子２９ａ及び２９ｂから、夫々、出力される。
【００５６】
図３は、４入力計数回路２１（１）の基本構成の一例を示す機能ブロック図である。図において、４入力計数回路（図２参照）に入力された４ビットの入力Ｇ（１）〜Ｇ（４）のうち、Ｇ（１）及びＧ（２）は、夫々入力端子３１ａ及び３１ｂを介して、論理和回路３２と論理積回路３３の両方に入力され、Ｇ（２）及び（３）は、夫々入力端子３１ｃ及び３１ｄを介して、論理和回路３４と論理積回路３５の両方に入力される。
【００５７】
論理和回路３２、論理積回路３３、論理和回路３４、論理積回路３５は、夫々、Ｇ（１）とＧ（２）の論理和、Ｇ（１）とＧ（２）の論理積、Ｇ（３）とＧ（４）の論理和、Ｇ（３）とＧ（４）の論理積を演算して演算結果を出力する。
【００５８】
論理和回路３６、論理積回路３７、論理和回路３８は、夫々、論理和回路３２と論理和回路３４の出力の論理和、論理和回路３２と論理和回路３４の出力の論理積、論理積回路３３と論理積回路３５と論理積回路３７の出力の論理和を演算して、演算結果を出力する。
【００５９】
そして、論理和回路３６の出力と論理和回路３８の出力が、夫々、出力端子３９ａ及び３９ｂから出力される。
【００６０】
尚、詳しい説明は省略するが、以上のような回路構成にすれば、出力端子３９ａ及び３９ｂからの出力は、出力端子３９ａに出力されるビットを最下位ビットとし出力端子３９ｂに出力されるビットを最上位ビットとして２進数表現すると、４つの入力Ｇ（１）〜Ｇ（４）のうち１であるような入力の個数が０個であれば「００」、１であるような入力の個数が１個であれば「０１」、１であるような入力の個数が１個より多ければ「１１」となる。
【００６１】
また、これについても、詳しい説明は省略するが、図２の計数手段１３においても、
出力端子２９ａ及び２９ｂからの出力は、出力端子２９ａに出力されるビットを最下位ビットとし出力端子２９ｂに出力されるビットを最上位ビットとして２進数表現すると、入力Ｇ（１）〜Ｇ（１６）のうち１であるような入力の個数が０個であれば「００」、１であるような入力の個数が１個であれば「０１」で、１であるような入力の個数が１個より多ければ「１１」となる。
【００６２】
図４は、選択手段１４（図１参照）の基本構成の一例を示す機能ブロック図である。図において、符号シンボル系列Ｃ（１）〜Ｃ（１６）が、夫々、入力端子４３（１）〜４３（１６）から入力され、比較結果Ｇ（１）〜Ｇ（１６）が、入力端子４４から入力される。そして、符号シンボル系列Ｃ（１）〜Ｃ（１６）と、比較結果Ｇ（１）〜Ｇ（１６）が、夫々、論理積回路４１（１）〜４１（１６）に供給される。
【００６３】
論理積回路４１（１）は、符号シンボル系列Ｃ（１）を構成するビットの各々に、比較結果Ｇ（１）を論理積で乗算し、乗算結果として得られたビット列を出力する。すなわち、論理積回路４１（１）は、比較結果Ｇ（１）が「１」に等しければ、符号シンボル系列Ｃ（１）をそのまま出力し、比較結果Ｇ（１）が「０」に等しければ、符号シンボル系列とビット長の等しいオール・ゼロのビット列を出力する。
【００６４】
論理積回路４１（２）〜４１（１６）は、夫々の入力に対して、論理積回路４１（１）と同様の処理を行って、得られたビット列を出力する。
【００６５】
論理和回路４２は、論理積回路４１（１）〜４１（１６）の出力するビット列のビットごとの論理和を計算して、論理和として得られたビット列を出力する。そして、論理和回路４２の出力が、出力端子４５から出力される。
【００６６】
詳しい説明は省略するが、以上のような構成をとれば、もし、あるｋに対して、比較結果Ｇ（ｋ）だけが「１」であれば、出力端子４５から出力されるビット列は、符号シンボル系列Ｃ（ｋ）に等しい。
【００６７】
図５は、制御手段１１の動作を示すフローチャートである。
【００６８】
図において、制御手段１１が動作を開始すると、まず、ステップＳ１１０において変数ｊを０にし、Δの値をΔ０とし、閾値Ｔの値をＴ０とし、また、ＡＣＫ信号を０として、制御をステップＳ１２０に移す。尚、ここで、Δ０とＴ０は、予め決められた定数である。
【００６９】
ステップＳ１２０においては、計数手段１３の出力する計数結果が、「１１」、「００」、「０１」であれば、夫々、ステップＳ１３０、ステップＳ１４０、ステップＳ１７０に制御を移す。
【００７０】
ステップＳ１３０においては、閾値Ｔの値にΔを加算して、ステップＳ１５０に制御を移す。
【００７１】
ステップＳ１４０においては、閾値Ｔの値からΔを減算して、ステップＳ１５０に制御を移す。
【００７２】
ステップＳ１５０においては、Δの値を２分の１にするとともに、変数ｊの値を１増やして、ステップＳ１６０に制御を移す。
【００７３】
ステップＳ１６０においては、変数ｊと予め決められた定数ｔの大小を比較し、もし、ｊがｔよりも小さければ、ステップＳ１２０に制御を移し、さもなくば、ステップＳ１７０に制御を移す。
【００７４】
ステップＳ１７０では、ＡＣＫ信号を１にして、処理を終了する。
【００７５】
尚、ＡＣＫ信号は、図１の最尤符号探索装置の出力する最尤符号が有効であるか否かの識別のために、最尤符号探索装置の外部に出力される。
【００７６】
次に、本発明の最尤符号探索装置の実施の形態２について図面を参照して詳細に説明する。
【００７７】
誤り訂正符号には、畳み込み符号と呼ばれるものがある。実施の形態１は、誤り訂正符号として線形ブロック符号が用いられる場合のものであったが、実施の形態２は、誤り訂正符号として畳み込み符号が用いられる場合のものである。
【００７８】
畳込み符号は、前述の書籍に詳しい記述があるので詳しい説明は省略するが、簡単に言うと、畳込み操作によって誤り訂正符号化を行うものである。このため、畳込み符号が用いられる誤り訂正符号化装置（図１１）の変換手段１１２においては、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝が、過去に入力された情報シンボル系列に依存して変化する。
【００７９】
尚、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成が、従来の誤り訂正復号化装置の構成と異なるので、本発明の最尤符号探索装置の実施の形態２について解説する前に、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成について解説する。
【００８０】
図６は、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成を示す機能ブロック図であり、図１０の１０４に対応する。
【００８１】
図において、記憶手段６１、尤度計算手段６２、変換手段６４の構成および機能は、以下で述べる相違点を除いて、それぞれ図１２の記憶手段１２１、尤度計算手段１２２、変換手段１２４と同様であるので、以下では、相違点についてのみ説明する。最尤符号探索装置６３については後述する。
【００８２】
尤度計算手段６２（１）は、受信信号系列Ｒと符号シンボル系列Ｃ（１）との尤度、すなわち、受信信号系列Ｒが受信された時に送信された符号シンボル系列がＣ（１）である可能性の高さを計算するとともに、これまでに計算された尤度の累積を計算し、尤度の累積値を最尤符号探索装置６３に供給する。
【００８３】
一方、尤度計算手段６２（１）は、最尤符号探索装置６３からＩＮＣ信号が供給されたら、最尤符号探索装置６３から供給される値Δを尤度の累積値Ｍ（１）に加算して、Ｍ（１）＝Ｍ（１）＋Δとし、最尤符号探索装置６３からＤＥＣ信号が供給されたら、最尤符号探索装置６３から供給される値Δを尤度の累積値Ｍ（１）から減算して、Ｍ（１）＝Ｍ（１）−Δとする。
【００８４】
尤度計算手段６２（２）〜６２（１６）は、尤度計算手段６２（１）と同じ構造をとり、尤度計算手段６２（１）が符号シンボル系列Ｃ（１）に対して施したのと同じ操作を、夫々、符号シンボル系列Ｃ（２）〜Ｃ（１６）に対して施し、尤度の累積値を出力する。尚、以下では、尤度計算手段６２（１）〜６２（１６）から最尤符号探索装置６３に供給される符号シンボル系列の尤度の累計値を夫々Ｍ（１）〜Ｍ（１６）と表記する。
【００８５】
変換手段６４は、入力された符号シンボル系列Ｃに対して、畳込み符号が用いられる誤り訂正符号化装置（図１１）の変換手段１１２と逆の変換を施して、変換結果を、情報シンボル系列Ｕとして、出力端子６９から出力する。
【００８６】
図７は、本発明の最尤符号探索装置の実施の形態２を示す機能ブロック図であり、図６のブロック６３に対応している。尚、図の最尤符号探索装置は、１６個の符号シンボル系列Ｃ（１）〜Ｃ（１６）とそれらに対応する尤度の累積値Ｍ（１）〜Ｍ（１６）に対して、最大の尤度の累積値に対応する符号シンボル系列を探索するものである。
【００８７】
図７において、尤度の累積値Ｍ（１）〜Ｍ（１６）が、入力端子１６（１）〜１６（１６）から入力される。そして、それぞれ尤度の累積値Ｍ（１）〜Ｍ（１６）の符号ビット(sign bit)であるＧ（１）〜Ｇ（１６）が、計数手段１３に供給される。尚、尤度の累積値の符号ビットは、尤度の累積値が負の数なら０で、さもなくば１とする。
【００８８】
計数手段１３は、図１の最尤符号探索装置で用いられている計数手段１３と同様のものであり、１であるような符号ビットの個数をカウントして、カウント結果を出力する。
【００８９】
選択手段１９は、図１の最尤符号探索装置で用いられている計数手段１９と同様のものであり、１であるような符号ビットの個数が１個であれば、Ｇ（ｋ）＝１であるようなｋに対して、入力端子１７（ｋ）から入力される符号シンボル系列Ｃ（ｋ）を選択し、選択された符号シンボル系列Ｃ（ｋ）を出力端子１９から出力する。
【００９０】
制御手段７１は、計数手段１３の出力が「０１」になるまで、計数手段１３の出力が「００」であれば、出力端子７８から制御信号ＩＮＣを送出しつつ出力端子７７からΔを送出し、計数手段１３の出力が「１１」であれば、出力端子７９からＤＥＣ制御信号を送出しつつ出力端子７７からΔを出力するという操作を繰り返す。また、制御手段７１は、以上の操作が完了するまでは、出力端子１８から、ＡＣＫ信号として「０」を出力し、以上の操作が完了したらＡＣＫ信号として「１」を出力する。
【００９１】
図８は、制御手段７１の動作を示すフローチャートである。
【００９２】
図において、制御手段７１が動作を開始すると、まず、ステップＳ２１０において変数ｊを０にし、Δの値をΔ０とし、また、ＡＣＫ信号を０として、制御をステップＳ２２０に移す。尚、ここで、Δ０は、予め決められた定数である。
【００９３】
ステップＳ２２０においては、計数手段７４の出力する計数結果が、「１１」、「００」、「０１」であれば、夫々、ステップＳ２３０、ステップＳ２４０、ステップＳ２７０に制御を移す。
【００９４】
ステップＳ２３０においては、出力端子７７からΔを出力するとともに、出力端子７９からＤＥＣ信号を出力することによって、尤度の累積値Ｍ（１）〜Ｍ（１６）からΔを減算して、ステップＳ２５０に制御を移す。
【００９５】
ステップＳ２４０においては、出力端子７７からΔを出力するとともに、出力端子７８からＩＮＣ信号を出力することによって、尤度の累積値Ｍ（１）〜Ｍ（１６）にΔを加算して、ステップＳ２５０に制御を移す。
【００９６】
ステップＳ２５０においては、Δの値を２分の１にするとともに、変数ｊの値を１増やして、ステップＳ２６０に制御を移す。
【００９７】
ステップＳ２６０においては、変数ｊと予め決められた定数ｔの大小を比較し、もし、ｊがｔよりも小さければ、ステップＳ２２０に制御を移し、さもなくば、ステップＳ２７０に制御を移す。
【００９８】
ステップＳ２７０では、ＡＣＫ信号を１にして、ステップＳ２８０に制御を移す。
【００９９】
ステップ２８０では、停止条件が成立しているか否かを判別し、もし、停止条件が成立していれば処理を終了し、さもなくばステップＳ２１０に制御を移す。尚、停止条件は、用途によって様々であるが、例えば、送信側で畳み込みの操作を一定回数で打ち切っている場合には、復号の操作が一定回数になったか否かになる。
【０１００】
尚、本発明は上述の実施形態に限定されないことは勿論であり、種々の変更・変形が可能である。
【０１０１】
例えば、計数手段１３及び選択手段１４の構成方法としては、以上で述べたものが好適と思われるが、最尤符号探索装置の機能を変えることなく、計数手段１３及び選択手段１４の構成を変形することが可能である。
【０１０２】
また、ステップＳ１５０（図５）及びステップＳ２５０（図８）においては、Δの変化率を２分の１にしているが、ちょうど１／２にする必要はないし、ｊの値に依存して、変化率を変えてもよい。
【０１０３】
【発明の効果】
従来の最尤符号探索装置（図１３）の遅延時間は、図１３の比較選択手段１３１における遅延時間をｄとし、符号シンボル系列の個数をＱとすると、ｄlog2Ｑである。
【０１０４】
これに対して、本発明の最尤符号探索装置（図７）の遅延時間は、図２の４入力計数回路２１における遅延時間をｅとし、符号シンボル系列の個数をＱとすると、ｅｌｏｇ2｛Ｑ／２｝であり（選択手段１４の遅延時間が計数手段１３の遅延時間より小さいので、選択手段１４の遅延時間は無視できる）、ｅはｄと比べて非常に小さな値である。
【０１０５】
本発明の最尤符号探索装置には、受信信号系列に誤りが生じて、符号シンボル系列の尤度が閾値より小さくなると、閾値の増減を何度か繰り返すという性質がある。しかし、例えば、ヴィタビ復号化装置が利用される用途においては、受信信号に誤りが生じる確率は、せいぜい１０-3〜１０-2程度であるから、閾値の増減を繰り返す確率は、無視できるほど小さく、平均すると、約１回程度の繰り返しだけで、最尤符号を求められる。
【０１０６】
以上により、本発明の最尤符号探索装置は、従来の最尤符号探索装置より、約ｄ／ｅ倍高速に、最尤符号を探索できることがわかる。
【図面の簡単な説明】
【図１】 本発明の最尤符号探索装置の基本構成を示す機能ブロック図
【図２】 図１の計数手段１３の基本構成を示す機能ブロック図
【図３】 図２の４入力計数回路２１（１）の基本構成を示す機能ブロック図
【図４】 図１の選択手段１４の基本構成を示す機能ブロック図
【図５】 図１の制御手段１１の動作を示すフローチャート
【図６】 本発明の最尤符号探索装置の実施形態２が搭載される誤り訂正復号化装置の基本構成を示す機能ブロック図
【図７】 本発明の最尤符号探索装置の実施形態２の基本構成を示す機能ブロック図
【図８】 図７の制御手段７１の動作を示すフローチャート
【図９】 無線通信システムにおける送信装置の基本構成を示す機能ブロック図
【図１０】 無線通信システムにおける受信装置の基本構成を示す機能ブロック図
【図１１】 図９の誤り訂正符号化装置９２の基本構成の一例を示す機能ブロック図
【図１２】 図１０の誤り訂正復号化装置１０４の基本構成の一例を示す機能ブロック図
【図１３】 従来の最尤符号探索装置の基本構成を示す機能ブロック図
【図１４】 図１３の比較選択手段１３１（１）の基本構成を示す機能ブロック図
【符号の説明】
９２ 誤り訂正符号化装置
９３ 変調器
９４ アップ・コンバータ
９５，１０１ アンテナ
１０２ ダウン・コンバータ
１０３ 復調器
１０４ 誤り訂正復号化装置
１１２，１２４、６４ 変換手段
１２１、６１ 記憶手段
１２２、６２ 尤度計算手段、
１２３、６３ 最尤符号探索手段
１３１ 比較選択手段
１４１ 比較器
１４２，１４３ セレクタ
１１，７１ 制御手段
１２ 比較手段
１３ 計数手段
１４ 選択手段
２１ ４入力計数回路
３２，３４，３６，３８ 論理和回路
３３，３５，３７ 論理積回路
４１ 論理積回路
４２ 論理和回路
【発明の属する技術分野】
本発明は、通信システムに関し、特に、伝送の際に生じる誤りを訂正して情報シンボル系列を正しく受信するために用いられる誤り訂正復号化装置及び方法に関する。
【０００２】
【従来の技術】
伝送の際に生じる誤りによって情報シンボル系列が正しく受信されないことを防ぐために、無線通信システム等においては、誤り訂正符号化装置と誤り訂正復号化装置が、広く用いられている。
【０００３】
図９は、従来の無線通信システムにおける送信装置の基本構成を示す機能ブロック図である。図において、入力端子９１から入力された情報シンボル系列Ｕが、誤り訂正符号化装置９２に入力される。そして、誤り訂正符号化装置９２から出力された符号シンボル系列Ｃが、変調器９３に入力される。変調器９３は、符号シンボル系列Ｃを、アナログ・ベースバンド信号系列に変換して、変換結果を出力する。変調器９３から出力されたアナログ・ベースバンド信号系列は、アップ・コンバータ９４で高周波信号に変換されて、アンテナ９５から送信される。
【０００４】
図１０は、従来の無線通信システムにおける受信装置の基本構成を示す機能ブロック図である。図において、アンテナ１０１で受信された高周波信号が、ダウン・コンバータ１０２に入力される。ダウン・コンバータ１０２は、高周波信号をアナログ・ベースバンド信号系列に変換して、変換結果を出力する。復調器１０３は、ダウン・コンバーター１０２の出力するアナログ・ベースバンド信号系列を復調して、復調結果を出力する。そして、復調結果として得られた受信信号系列Ｒが、誤り訂正復号化装置１０４に入力され、誤り訂正復号化装置１０４の出力する情報シンボル系列Ｕが、出力端子１０５から出力される。
【０００５】
図１１は、従来の誤り訂正符号化装置９２（図９参照）の基本構成の一例を示す機能ブロック図である。図において、情報シンボル系列Ｕが、入力端子１１１から入力されて、変換手段１１２に供給される。
【０００６】
変換手段１１２は、入力された情報シンボル系列Ｕに対して、予め決められた変換を施して、変換結果を、符号シンボル系列Ｃとして、出力端子１１３から出力する。
【０００７】
尚、変換手段１１２は、情報シンボル系列ＵがＵ（ｋ）であれば、符号シンボル系列ＣとしてＣ（ｋ）を出力するものとする。ここで、ｋは、１以上１６以下の整数であり、情報シンボル系列の集合｛Ｕ（１），Ｕ（２），．．．，Ｕ（１６）｝と、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝は、予め決められているシンボル系列の集合である。
【０００８】
図１２は、従来の誤り訂正復号化装置１０４（図１０参照）の基本構成の一例を示す機能ブロック図である。図において、入力端子１２５から受信信号系列Ｒが入力されて、尤度計算手段１２２（１）〜１２２（１６）に供給される。
【０００９】
記憶手段１２１には、予め、符号シンボル系列Ｃ（１）〜Ｃ（１６）が記憶されている。記憶されている符号シンボル系列Ｃ（１）〜Ｃ（１６）は、夫々、尤度計算手段１２２（１）〜１２２（１６）に供給される。また、記憶されている符号シンボル系列Ｃ（１）〜Ｃ（１６）は、最尤符号探索装置１２３にも供給される。
【００１０】
尤度計算手段１２２（１）は、受信信号系列Ｒと符号シンボル系列Ｃ（１）との尤度、すなわち、受信信号系列Ｒが受信された時に送信された符号シンボル系列がＣ（１）である可能性の高さ、を計算して、計算結果を最尤符号探索装置１２３に供給する。尚、以下では、尤度計算手段１２２（１）の出力する尤度をＭ（１）と表記する。
【００１１】
尤度計算手段１２２（２）〜１２２（１６）は、尤度計算手段１２２（１）と同じ構造をとり、尤度計算手段１２２（１）が符号シンボル系列Ｃ（１）に対して施したのと同じ操作を、夫々、符号シンボル系列Ｃ（２）〜Ｃ（１６）に対して施し、尤度Ｍ（２）〜Ｍ（１６）を出力する。
【００１２】
最尤符号探索装置１２３は、入力された尤度Ｍ（１）〜Ｍ（１６）の中から、その値が最大であるような尤度を求める。そして、あるｋに対して、尤度Ｍ（ｋ）が最大である場合には、入力された符号シンボル系列Ｃ（１）〜Ｃ（１６）の中から、Ｃ（ｋ）を選択して出力する。尚、最尤符号探索装置１２３の構成については、後述する。
【００１３】
変換手段１２４は、入力された符号シンボル系列Ｃに対して、予め決められた変換を施して、変換結果を、情報シンボル系列Ｕとして、出力端子１２９から出力する。
【００１４】
尚、変換手段１２４は、符号シンボル系列ＣがＣ（ｋ）であれば、情報シンボル系列ＵとしてＵ（ｋ）を出力するものとする。ここで、ｋは、１以上１６以下の整数であり、情報シンボル系列の集合｛Ｕ（１），Ｕ（２），．．．，Ｕ（１６）｝と、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝は、図１１の誤り訂正符号化装置の変換手段１１２で予め決められている集合と、夫々、等しい。
【００１５】
図１３は、最尤符号探索装置１２３の基本構成を示す機能ブロック図である。図において、入力端子１３２（１）〜１３２（１６）から、夫々、尤度Ｍ（１）〜Ｍ（１６）が入力され、入力端子１３３（１）〜１３３（１６）から、夫々、符号シンボル系列Ｃ（１）〜Ｃ（１６）が入力される。
【００１６】
比較選択手段１３１（１）は、入力された尤度と符号シンボル系列の組（Ｍ（１），Ｃ（１））と、入力されたもう一方の組（Ｍ（２），Ｃ（２））に対して、Ｍ（１）とＭ（２）の大小を比較し、Ｍ（１）≧Ｍ（２）なら、（Ｍ（１），Ｃ（１））を選択して出力し、さもなくば、（Ｍ（２），Ｃ（２））を選択して出力する。尚、以下では、出力された組を、（Ｎ（１），Ｄ（１））と表記する。
【００１７】
比較選択手段１３１（２）〜１３１（１５）は、比較選択手段１３１（１）と同じ構造をとり、比較選択手段１３１（１）が、（Ｍ（１），Ｃ（１））及び（Ｍ（２），Ｃ（２））に対して施したのと同じ操作を、入力される尤度と符号シンボル系列の２つの組に施して、一方の組を出力する。尚、比較選択手段１３１（２）〜１３１（１５）の出力する組を、夫々、（Ｎ（２），Ｄ（２））〜（Ｎ（１５），Ｄ（１５））と表記する。
【００１８】
そして、比較選択手段１３１（１５）の出力する符号シンボル系列Ｄ（１５）が、出力端子１３４から出力される。
【００１９】
図１４は、比較選択手段１３１（１）の基本構成を示す機能ブロック図である。図において、入力端子１４４ａ及び１４４ｂから、尤度Ｍ（１）及び符号シンボル系列Ｃ（１）が夫々入力され、入力端子１４５ａ及び１４５ｂから、尤度Ｍ（２）及び符号シンボル系列Ｃ（２）が夫々入力される。
【００２０】
比較器１４１は、尤度Ｍ（１）と尤度Ｍ（２）の大小を比較して、比較結果を、セレクタ１４２、１４３に供給する。
【００２１】
セレクタ１４２は、もし、Ｍ（１）≧Ｍ（２）ならば、Ｍ（１）を選択して出力し、もし、Ｍ（１）＜Ｍ（２）ならば、Ｍ（２）を選択して出力する。そして、セレクタ１４２の出力は、尤度Ｎ（１）として、出力端子１４６ａから出力される。
【００２２】
セレクタ１４３は、もし、Ｍ（１）≧Ｍ（２）ならば、Ｃ（１）を選択して出力し、もし、Ｍ（１）＜Ｍ（２）ならば、Ｃ（２）を選択して出力する。そして、セレクタ１４３の出力は、符号シンボル系列Ｄ（１）として、出力端子１４６ｂから出力される。
【００２３】
尚、誤り訂正符号や、変換手段１１２及び１２４の構成方法については、本発明とは直接関係ないし、当業者によく知られているし、この分野の書籍（例えば、今井著「符号理論」、電子情報通信学会など）に詳しく述べられていることなので、詳しい説明は省略する。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の最尤符号探索装置（図１３）には、入力する符号シンボル系列の個数を多くすると、最尤符号を探索するための計算時間（すなわち、入力が与えられてから、最尤符号が求められるまでの遅延時間）が大きくなるという問題があった。
【００２５】
なぜなら、図１３の比較選択手段１３１における遅延時間をｄとし、符号シンボル系列の個数をＱとすると、最尤符号探索装置（図１３）の遅延時間はｄlog2Ｑ になるからである。しかも、比較選択手段１３１において比較演算が行われるため、遅延時間ｄが大きかったからである。
【００２６】
このため、無線通信システムにおいて、高速な誤り訂正復号化装置を利用することは困難であった。
【００２７】
例えば、ヴィタビ復号化装置と呼ばれる誤り訂正復号化装置では、従来は、Ｑの大きさを２4〜２7程度にしかできなかった。それ以上Ｑを大きくすると、誤り訂正復号化装置の処理速度が遅くなり過ぎて、実用的な処理速度が得られなかった。
【００２８】
【発明の目的】
本発明は、上記の問題点を解決し、符号シンボル系列の個数Ｑが大きくても高速に最尤符号を探索できる最尤符号探索装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】
【００３０】
本発明に係る最尤符号探索装置は、複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する複数の比較手段と；前記複数の比較手段が夫々出力する比較結果のうち、尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と；尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、該１個の比較手段に対応するシンボル系列を選択して出力する選択手段と；尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて前記閾値の値を増減し、前記比較手段に前記閾値を供給する制御手段とを具備し、前記選択手段の出力を外部に出力することを特徴とする。
【００３１】
本発明に係る最尤符号探索方法は、(a) 複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する工程と、(b) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、(c) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には、前記工程(b)での判定結果にもとづいて前記閾値の値を増減する工程と、(d) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、その比較結果に対応するシンボル系列を選択して出力する工程とを有することを特徴とする。
【００３２】
本発明に係る第２の最尤符号探索装置は、複数のシンボル系列の夫々の尤度を表す複数の数値のうち、負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と；尤度を表す前記数値のうち負でない数値の数が１個の場合には、該１個の数値に対応するシンボルを選択して出力する選択手段と；尤度を表す前記数値のうち負でない数値の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて尤度を表す前記数値の値を増減する制御手段とを具備し、前記選択手段の出力を外部に出力することを特徴とする。
【００３３】
本発明に係る第２の最尤符号探索方法は、(a) 複数のシンボル系列の夫々の尤度を表す複数の数値のうち負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、(b) 尤度を表す前記数値のうち負でない数値の数が１個でない場合には、前記工程(a)での判定結果にもとづいて尤度を表す前記数値の値を増減する工程と、(c) 尤度を表す前記数値のうち負でない数値の数が１個の場合には、その比較結果に対応するシンボルを選択して出力する工程とを有することを特徴とする。
【００３４】
【発明の実施の形態】
誤り訂正復号化装置における最尤符号探索問題は、次のような特徴があるという点で、一般的な最尤値探索問題と異なっている。
【００３５】
その特徴とは、すなわち、最大の尤度と２番目に大きな尤度との差が、高い確率で一定値以上になるということである。なぜなら、誤り訂正符号化装置で用いられる符号シンボル系列の集合は、符号シンボル系列の集合に属する任意の２つの符号シンボル系列間のハミング距離が一定値以上になるように設計されているからである。
【００３６】
本発明の最尤符号探索装置は、それらの特徴を利用して、最尤符号を探索するものである。
【００３７】
すなわち、本発明の最尤符号探索装置では、新たに閾値Ｔを導入する。そして、閾値Ｔと入力される尤度との大小を比較し、閾値Ｔより大きな尤度が１個だけ存在すれば、その尤度を最大の尤度とし、その尤度に対応する符号シンボル系列を最尤符号として出力する。
【００３８】
また、本発明の最尤符号探索装置は、もし、閾値Ｔより大きな尤度が存在しなければ閾値Ｔを減少させて、再度、閾値Ｔとすべての尤度との大小を比較する。また、本発明の最尤符号探索装置は、もし、閾値Ｔより大きな尤度が複数存在すれば閾値Ｔを増加させて、再度、閾値Ｔとすべての尤度との大小を比較する。そして、最尤符号が得られるまで、以上の操作を繰り返す。
【００３９】
発明の最尤符号探索装置は、このような繰り返し操作を行うものであるが、前述の特徴により、少ない繰り返し回数で最尤符号を求められるし、以下で説明するように回路の遅延時間が小さく済むので、最尤符号を高速に探索できる。
【００４０】
次に、本発明の最尤符号探索装置の実施の形態１について図面を参照して詳細に説明する。図１は、本発明の最尤符号探索装置の実施の形態を示す機能ブロック図であり、図１２のブロック１２３に対応している。尚、図の最尤符号探索装置は、１６個の符号シンボル系列Ｃ（１）〜Ｃ（１６）とそれらの尤度Ｍ（１）〜Ｍ（１６）に対して、最尤符号（最大の尤度を持つ符号シンボル系列）を探索するものである。
【００４１】
図１において、尤度Ｍ（１）〜Ｍ（１６）が、入力端子１６（１）〜１６（１６）から入力されて、比較手段１２（１）〜１２（１６）に供給される。
【００４２】
比較手段１２（１）は、制御手段１１から供給される閾値Ｔと尤度Ｍ（１）を比較して、比較結果Ｇ（１）を出力する。尚、Ｇ（１）は、Ｍ（１）≧Ｔなら、Ｇ（１）＝１で、Ｍ（１）＜Ｔなら、Ｇ（１）＝０である。
【００４３】
比較手段１２（２）〜１２（１６）は、比較手段１２（１）と同様な構成をとり、比較手段１２（１）と同様な処理を行って、夫々、比較結果Ｇ（２）〜Ｇ（１６）を出力する。
【００４４】
計数手段１３は、比較結果Ｇ（１）〜Ｇ（１６）のうち、１であるような比較結果の個数をカウントして、カウント結果を出力する。
【００４５】
尚、カウント結果は、１であるような比較結果の個数が、０個であるか、１個であるか、あるいは１個より多いか、のいずれかを示す。具体的には、カウント結果は２ビットで、１であるような比較結果の個数が０個であれば、カウント結果は「００」で、個数が１個であれば、カウント結果は「０１」で、個数が１個より多ければ、カウント結果は「１１」であるとする。
【００４６】
選択手段１４は、１であるような比較結果の個数が１個であれば、Ｇ（ｋ）＝１であるようなｋに対して、入力端子１７（ｋ）から入力される符号シンボル系列Ｃ（ｋ）を選択し、選択された符号シンボル系列Ｃ（ｋ）を出力端子１９から出力する。
【００４７】
尚、１であるような比較結果の個数が１個より多い場合や、０個である場合には、選択手段１４の出力する値は、どのようなものであっても構わない（１個の符号シンボル系列が選択できない場合には、出力は「不定」とする故）。
【００４８】
制御手段１１は、閾値Ｔを比較手段１２（１）〜１２（１６）に供給するとともに、計数手段１３の出力が「０１」になるまで、計数手段１３の出力が「００」であれば閾値Ｔを減少させ、計数手段１３の出力が「１１」であれば閾値Ｔを増加させるという操作を繰り返す。また、制御手段１１は、以上の操作が完了するまでは、出力端子１８から、ＡＣＫ信号として「０」を出力し、以上の操作が完了したらＡＣＫ信号として「１」を出力する。尚、制御手段１１の動作の詳細については後述する。
【００４９】
図２は、計数手段１３の基本構成を示す機能ブロック図である。
【００５０】
図において、４入力計数回路２１（１）〜２１（７）は、夫々、４ビットの入力のうち、１であるような入力の個数をカウントして、カウント結果を出力する。
【００５１】
尚、夫々のカウント結果は、２ビットであり、１であるような入力の個数が０個であれば、カウント結果は「００」で、１であるような入力の個数が１個であれば、カウント結果は「０１」で、１であるような入力の個数が１個より多ければ、カウント結果は「１１」である。
【００５２】
比較手段１２（１）〜１２（１６）（図１参照）の出力する比較結果Ｇ（１）〜Ｇ（１６）は、入力端子２８（１）〜２８（１６）から夫々入力される。
【００５３】
そして、比較結果Ｇ（１）〜Ｇ（１６）のうち、１番目から４番目の４ビットが４入力計数回路２１（１）に、５番目から８番目の４ビットが４入力計数回路２１（２）に、９番目から１２番目の４ビットが４入力計数回路２１（３）に、１３番目から１６番目の４ビットが４入力計数回路２１（４）に、夫々、入力される。
【００５４】
また、４入力計数回路２１（１）及び２１（２）の出力の合計４ビットが、４入力計数回路２１（５）に、４入力計数回路２１（３）及び２１（４）の出力の合計４ビットが、４入力計数回路２１（６）に、夫々入力される。
【００５５】
また、４入力計数回路２１（５）及び２１（６）の出力の合計４ビットが、４入力計数回路２１（７）に入力され、４入力計数回路２１（７）の出力する２ビットが、出力端子２９ａ及び２９ｂから、夫々、出力される。
【００５６】
図３は、４入力計数回路２１（１）の基本構成の一例を示す機能ブロック図である。図において、４入力計数回路（図２参照）に入力された４ビットの入力Ｇ（１）〜Ｇ（４）のうち、Ｇ（１）及びＧ（２）は、夫々入力端子３１ａ及び３１ｂを介して、論理和回路３２と論理積回路３３の両方に入力され、Ｇ（２）及び（３）は、夫々入力端子３１ｃ及び３１ｄを介して、論理和回路３４と論理積回路３５の両方に入力される。
【００５７】
論理和回路３２、論理積回路３３、論理和回路３４、論理積回路３５は、夫々、Ｇ（１）とＧ（２）の論理和、Ｇ（１）とＧ（２）の論理積、Ｇ（３）とＧ（４）の論理和、Ｇ（３）とＧ（４）の論理積を演算して演算結果を出力する。
【００５８】
論理和回路３６、論理積回路３７、論理和回路３８は、夫々、論理和回路３２と論理和回路３４の出力の論理和、論理和回路３２と論理和回路３４の出力の論理積、論理積回路３３と論理積回路３５と論理積回路３７の出力の論理和を演算して、演算結果を出力する。
【００５９】
そして、論理和回路３６の出力と論理和回路３８の出力が、夫々、出力端子３９ａ及び３９ｂから出力される。
【００６０】
尚、詳しい説明は省略するが、以上のような回路構成にすれば、出力端子３９ａ及び３９ｂからの出力は、出力端子３９ａに出力されるビットを最下位ビットとし出力端子３９ｂに出力されるビットを最上位ビットとして２進数表現すると、４つの入力Ｇ（１）〜Ｇ（４）のうち１であるような入力の個数が０個であれば「００」、１であるような入力の個数が１個であれば「０１」、１であるような入力の個数が１個より多ければ「１１」となる。
【００６１】
また、これについても、詳しい説明は省略するが、図２の計数手段１３においても、
出力端子２９ａ及び２９ｂからの出力は、出力端子２９ａに出力されるビットを最下位ビットとし出力端子２９ｂに出力されるビットを最上位ビットとして２進数表現すると、入力Ｇ（１）〜Ｇ（１６）のうち１であるような入力の個数が０個であれば「００」、１であるような入力の個数が１個であれば「０１」で、１であるような入力の個数が１個より多ければ「１１」となる。
【００６２】
図４は、選択手段１４（図１参照）の基本構成の一例を示す機能ブロック図である。図において、符号シンボル系列Ｃ（１）〜Ｃ（１６）が、夫々、入力端子４３（１）〜４３（１６）から入力され、比較結果Ｇ（１）〜Ｇ（１６）が、入力端子４４から入力される。そして、符号シンボル系列Ｃ（１）〜Ｃ（１６）と、比較結果Ｇ（１）〜Ｇ（１６）が、夫々、論理積回路４１（１）〜４１（１６）に供給される。
【００６３】
論理積回路４１（１）は、符号シンボル系列Ｃ（１）を構成するビットの各々に、比較結果Ｇ（１）を論理積で乗算し、乗算結果として得られたビット列を出力する。すなわち、論理積回路４１（１）は、比較結果Ｇ（１）が「１」に等しければ、符号シンボル系列Ｃ（１）をそのまま出力し、比較結果Ｇ（１）が「０」に等しければ、符号シンボル系列とビット長の等しいオール・ゼロのビット列を出力する。
【００６４】
論理積回路４１（２）〜４１（１６）は、夫々の入力に対して、論理積回路４１（１）と同様の処理を行って、得られたビット列を出力する。
【００６５】
論理和回路４２は、論理積回路４１（１）〜４１（１６）の出力するビット列のビットごとの論理和を計算して、論理和として得られたビット列を出力する。そして、論理和回路４２の出力が、出力端子４５から出力される。
【００６６】
詳しい説明は省略するが、以上のような構成をとれば、もし、あるｋに対して、比較結果Ｇ（ｋ）だけが「１」であれば、出力端子４５から出力されるビット列は、符号シンボル系列Ｃ（ｋ）に等しい。
【００６７】
図５は、制御手段１１の動作を示すフローチャートである。
【００６８】
図において、制御手段１１が動作を開始すると、まず、ステップＳ１１０において変数ｊを０にし、Δの値をΔ０とし、閾値Ｔの値をＴ０とし、また、ＡＣＫ信号を０として、制御をステップＳ１２０に移す。尚、ここで、Δ０とＴ０は、予め決められた定数である。
【００６９】
ステップＳ１２０においては、計数手段１３の出力する計数結果が、「１１」、「００」、「０１」であれば、夫々、ステップＳ１３０、ステップＳ１４０、ステップＳ１７０に制御を移す。
【００７０】
ステップＳ１３０においては、閾値Ｔの値にΔを加算して、ステップＳ１５０に制御を移す。
【００７１】
ステップＳ１４０においては、閾値Ｔの値からΔを減算して、ステップＳ１５０に制御を移す。
【００７２】
ステップＳ１５０においては、Δの値を２分の１にするとともに、変数ｊの値を１増やして、ステップＳ１６０に制御を移す。
【００７３】
ステップＳ１６０においては、変数ｊと予め決められた定数ｔの大小を比較し、もし、ｊがｔよりも小さければ、ステップＳ１２０に制御を移し、さもなくば、ステップＳ１７０に制御を移す。
【００７４】
ステップＳ１７０では、ＡＣＫ信号を１にして、処理を終了する。
【００７５】
尚、ＡＣＫ信号は、図１の最尤符号探索装置の出力する最尤符号が有効であるか否かの識別のために、最尤符号探索装置の外部に出力される。
【００７６】
次に、本発明の最尤符号探索装置の実施の形態２について図面を参照して詳細に説明する。
【００７７】
誤り訂正符号には、畳み込み符号と呼ばれるものがある。実施の形態１は、誤り訂正符号として線形ブロック符号が用いられる場合のものであったが、実施の形態２は、誤り訂正符号として畳み込み符号が用いられる場合のものである。
【００７８】
畳込み符号は、前述の書籍に詳しい記述があるので詳しい説明は省略するが、簡単に言うと、畳込み操作によって誤り訂正符号化を行うものである。このため、畳込み符号が用いられる誤り訂正符号化装置（図１１）の変換手段１１２においては、符号シンボル系列の集合｛Ｃ（１），Ｃ（２），．．．，Ｃ（１６）｝が、過去に入力された情報シンボル系列に依存して変化する。
【００７９】
尚、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成が、従来の誤り訂正復号化装置の構成と異なるので、本発明の最尤符号探索装置の実施の形態２について解説する前に、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成について解説する。
【００８０】
図６は、本発明の最尤符号探索装置の実施の形態２が搭載される誤り訂正復号化装置の構成を示す機能ブロック図であり、図１０の１０４に対応する。
【００８１】
図において、記憶手段６１、尤度計算手段６２、変換手段６４の構成および機能は、以下で述べる相違点を除いて、それぞれ図１２の記憶手段１２１、尤度計算手段１２２、変換手段１２４と同様であるので、以下では、相違点についてのみ説明する。最尤符号探索装置６３については後述する。
【００８２】
尤度計算手段６２（１）は、受信信号系列Ｒと符号シンボル系列Ｃ（１）との尤度、すなわち、受信信号系列Ｒが受信された時に送信された符号シンボル系列がＣ（１）である可能性の高さを計算するとともに、これまでに計算された尤度の累積を計算し、尤度の累積値を最尤符号探索装置６３に供給する。
【００８３】
一方、尤度計算手段６２（１）は、最尤符号探索装置６３からＩＮＣ信号が供給されたら、最尤符号探索装置６３から供給される値Δを尤度の累積値Ｍ（１）に加算して、Ｍ（１）＝Ｍ（１）＋Δとし、最尤符号探索装置６３からＤＥＣ信号が供給されたら、最尤符号探索装置６３から供給される値Δを尤度の累積値Ｍ（１）から減算して、Ｍ（１）＝Ｍ（１）−Δとする。
【００８４】
尤度計算手段６２（２）〜６２（１６）は、尤度計算手段６２（１）と同じ構造をとり、尤度計算手段６２（１）が符号シンボル系列Ｃ（１）に対して施したのと同じ操作を、夫々、符号シンボル系列Ｃ（２）〜Ｃ（１６）に対して施し、尤度の累積値を出力する。尚、以下では、尤度計算手段６２（１）〜６２（１６）から最尤符号探索装置６３に供給される符号シンボル系列の尤度の累計値を夫々Ｍ（１）〜Ｍ（１６）と表記する。
【００８５】
変換手段６４は、入力された符号シンボル系列Ｃに対して、畳込み符号が用いられる誤り訂正符号化装置（図１１）の変換手段１１２と逆の変換を施して、変換結果を、情報シンボル系列Ｕとして、出力端子６９から出力する。
【００８６】
図７は、本発明の最尤符号探索装置の実施の形態２を示す機能ブロック図であり、図６のブロック６３に対応している。尚、図の最尤符号探索装置は、１６個の符号シンボル系列Ｃ（１）〜Ｃ（１６）とそれらに対応する尤度の累積値Ｍ（１）〜Ｍ（１６）に対して、最大の尤度の累積値に対応する符号シンボル系列を探索するものである。
【００８７】
図７において、尤度の累積値Ｍ（１）〜Ｍ（１６）が、入力端子１６（１）〜１６（１６）から入力される。そして、それぞれ尤度の累積値Ｍ（１）〜Ｍ（１６）の符号ビット(sign bit)であるＧ（１）〜Ｇ（１６）が、計数手段１３に供給される。尚、尤度の累積値の符号ビットは、尤度の累積値が負の数なら０で、さもなくば１とする。
【００８８】
計数手段１３は、図１の最尤符号探索装置で用いられている計数手段１３と同様のものであり、１であるような符号ビットの個数をカウントして、カウント結果を出力する。
【００８９】
選択手段１９は、図１の最尤符号探索装置で用いられている計数手段１９と同様のものであり、１であるような符号ビットの個数が１個であれば、Ｇ（ｋ）＝１であるようなｋに対して、入力端子１７（ｋ）から入力される符号シンボル系列Ｃ（ｋ）を選択し、選択された符号シンボル系列Ｃ（ｋ）を出力端子１９から出力する。
【００９０】
制御手段７１は、計数手段１３の出力が「０１」になるまで、計数手段１３の出力が「００」であれば、出力端子７８から制御信号ＩＮＣを送出しつつ出力端子７７からΔを送出し、計数手段１３の出力が「１１」であれば、出力端子７９からＤＥＣ制御信号を送出しつつ出力端子７７からΔを出力するという操作を繰り返す。また、制御手段７１は、以上の操作が完了するまでは、出力端子１８から、ＡＣＫ信号として「０」を出力し、以上の操作が完了したらＡＣＫ信号として「１」を出力する。
【００９１】
図８は、制御手段７１の動作を示すフローチャートである。
【００９２】
図において、制御手段７１が動作を開始すると、まず、ステップＳ２１０において変数ｊを０にし、Δの値をΔ０とし、また、ＡＣＫ信号を０として、制御をステップＳ２２０に移す。尚、ここで、Δ０は、予め決められた定数である。
【００９３】
ステップＳ２２０においては、計数手段７４の出力する計数結果が、「１１」、「００」、「０１」であれば、夫々、ステップＳ２３０、ステップＳ２４０、ステップＳ２７０に制御を移す。
【００９４】
ステップＳ２３０においては、出力端子７７からΔを出力するとともに、出力端子７９からＤＥＣ信号を出力することによって、尤度の累積値Ｍ（１）〜Ｍ（１６）からΔを減算して、ステップＳ２５０に制御を移す。
【００９５】
ステップＳ２４０においては、出力端子７７からΔを出力するとともに、出力端子７８からＩＮＣ信号を出力することによって、尤度の累積値Ｍ（１）〜Ｍ（１６）にΔを加算して、ステップＳ２５０に制御を移す。
【００９６】
ステップＳ２５０においては、Δの値を２分の１にするとともに、変数ｊの値を１増やして、ステップＳ２６０に制御を移す。
【００９７】
ステップＳ２６０においては、変数ｊと予め決められた定数ｔの大小を比較し、もし、ｊがｔよりも小さければ、ステップＳ２２０に制御を移し、さもなくば、ステップＳ２７０に制御を移す。
【００９８】
ステップＳ２７０では、ＡＣＫ信号を１にして、ステップＳ２８０に制御を移す。
【００９９】
ステップ２８０では、停止条件が成立しているか否かを判別し、もし、停止条件が成立していれば処理を終了し、さもなくばステップＳ２１０に制御を移す。尚、停止条件は、用途によって様々であるが、例えば、送信側で畳み込みの操作を一定回数で打ち切っている場合には、復号の操作が一定回数になったか否かになる。
【０１００】
尚、本発明は上述の実施形態に限定されないことは勿論であり、種々の変更・変形が可能である。
【０１０１】
例えば、計数手段１３及び選択手段１４の構成方法としては、以上で述べたものが好適と思われるが、最尤符号探索装置の機能を変えることなく、計数手段１３及び選択手段１４の構成を変形することが可能である。
【０１０２】
また、ステップＳ１５０（図５）及びステップＳ２５０（図８）においては、Δの変化率を２分の１にしているが、ちょうど１／２にする必要はないし、ｊの値に依存して、変化率を変えてもよい。
【０１０３】
【発明の効果】
従来の最尤符号探索装置（図１３）の遅延時間は、図１３の比較選択手段１３１における遅延時間をｄとし、符号シンボル系列の個数をＱとすると、ｄlog2Ｑである。
【０１０４】
これに対して、本発明の最尤符号探索装置（図７）の遅延時間は、図２の４入力計数回路２１における遅延時間をｅとし、符号シンボル系列の個数をＱとすると、ｅｌｏｇ2｛Ｑ／２｝であり（選択手段１４の遅延時間が計数手段１３の遅延時間より小さいので、選択手段１４の遅延時間は無視できる）、ｅはｄと比べて非常に小さな値である。
【０１０５】
本発明の最尤符号探索装置には、受信信号系列に誤りが生じて、符号シンボル系列の尤度が閾値より小さくなると、閾値の増減を何度か繰り返すという性質がある。しかし、例えば、ヴィタビ復号化装置が利用される用途においては、受信信号に誤りが生じる確率は、せいぜい１０-3〜１０-2程度であるから、閾値の増減を繰り返す確率は、無視できるほど小さく、平均すると、約１回程度の繰り返しだけで、最尤符号を求められる。
【０１０６】
以上により、本発明の最尤符号探索装置は、従来の最尤符号探索装置より、約ｄ／ｅ倍高速に、最尤符号を探索できることがわかる。
【図面の簡単な説明】
【図１】 本発明の最尤符号探索装置の基本構成を示す機能ブロック図
【図２】 図１の計数手段１３の基本構成を示す機能ブロック図
【図３】 図２の４入力計数回路２１（１）の基本構成を示す機能ブロック図
【図４】 図１の選択手段１４の基本構成を示す機能ブロック図
【図５】 図１の制御手段１１の動作を示すフローチャート
【図６】 本発明の最尤符号探索装置の実施形態２が搭載される誤り訂正復号化装置の基本構成を示す機能ブロック図
【図７】 本発明の最尤符号探索装置の実施形態２の基本構成を示す機能ブロック図
【図８】 図７の制御手段７１の動作を示すフローチャート
【図９】 無線通信システムにおける送信装置の基本構成を示す機能ブロック図
【図１０】 無線通信システムにおける受信装置の基本構成を示す機能ブロック図
【図１１】 図９の誤り訂正符号化装置９２の基本構成の一例を示す機能ブロック図
【図１２】 図１０の誤り訂正復号化装置１０４の基本構成の一例を示す機能ブロック図
【図１３】 従来の最尤符号探索装置の基本構成を示す機能ブロック図
【図１４】 図１３の比較選択手段１３１（１）の基本構成を示す機能ブロック図
【符号の説明】
９２ 誤り訂正符号化装置
９３ 変調器
９４ アップ・コンバータ
９５，１０１ アンテナ
１０２ ダウン・コンバータ
１０３ 復調器
１０４ 誤り訂正復号化装置
１１２，１２４、６４ 変換手段
１２１、６１ 記憶手段
１２２、６２ 尤度計算手段、
１２３、６３ 最尤符号探索手段
１３１ 比較選択手段
１４１ 比較器
１４２，１４３ セレクタ
１１，７１ 制御手段
１２ 比較手段
１３ 計数手段
１４ 選択手段
２１ ４入力計数回路
３２，３４，３６，３８ 論理和回路
３３，３５，３７ 論理積回路
４１ 論理積回路
４２ 論理和回路
Claims (14)
- 複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する複数の比較手段と、
前記複数の比較手段が夫々出力する比較結果のうち、尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と、
尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、該１個の比較手段に対応するシンボル系列を最尤符号として出力する選択手段と、
尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて前記閾値の値を増減し、前記比較手段に前記閾値を供給する制御手段とを具備し、
前記選択手段の出力を外部に出力することを特徴とする最尤符号探索装置。 - 前記制御手段は、計数手段の出力する判定結果が、０個及び２個以上の場合には、夫々、前記閾値を減少及び増加させることを特徴とする請求項１記載の最尤符号探索装置。
- 前記制御手段は、前記閾値の増減回数が増加するにしたがって前記閾値の減少幅或いは増加幅を小さくすることを特徴とする請求項１或いは２記載の最尤符号探索装置。
- 前記制御手段は、前記閾値の増減回数が予め決められた一定数を超えると制御を終了することを特徴とする請求項２或いは３記載の最尤符号探索装置。
- (a) 複数のシンボル系列の夫々の尤度を表す複数の数値と１個の閾値とを入力し、該閾値と尤度を表す複数の数値の夫々とを比較する工程と、
(b) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、
(c) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個でない場合には、前記工程(b)での判定結果にもとづいて前記閾値の値を増減する工程と、
(d) 尤度を表す前記数値が前記閾値以上であることを示す比較結果の数が１個の場合には、その比較結果に対応するシンボル系列を最尤符号として出力する工程と、
を有することを特徴とする最尤符号探索方法。 - 前記工程(c)において、前記工程(b)での判定結果が、０個及び２個以上の場合には、夫々、前記閾値を減少及び増加させることを特徴とする請求項５記載の最尤符号探索方法。
- 前記工程(c)において、前記閾値の増減回数が増加するにしたがって前記閾値の減少幅或いは増加幅を小さくすることを特徴とする請求項５或いは６記載の最尤符号探索方法。
- 複数のシンボル系列の夫々の尤度を表す複数の数値のうち、負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定して、判定結果を出力する計数手段と、
尤度を表す前記数値のうち負でない数値の数が１個の場合には、該１個の数値に対応するシンボルを最尤符号として出力する選択手段と、
尤度を表す前記数値のうち負でない数値の数が１個でない場合には前記計数手段の出力する判定結果にもとづいて尤度を表す前記数値を増減する制御手段とを具備し、
前記選択手段の出力を外部に出力することを特徴とする最尤符号探索装置。 - 前記制御手段は、計数手段の出力する判定結果が、０個の場合には尤度を表す前記数値を増加させ、２個以上の場合には尤度を表す前記数値を減少させることを特徴とする請求項８記載の最尤符号探索装置。
- 前記制御手段は、尤度を表す前記数値の増減回数が増加するにしたがって尤度を表す前記数値の減少幅或いは増加幅を小さくすることを特徴とする請求項８或いは９記載の最尤符号探索装置。
- 前記制御手段は、尤度を表す前記数値の増減回数が予め決められた一定数を超えると増減回数を初期化することを特徴とする請求項９或いは１０記載の最尤符号探索装置。
- (a) 尤度を表す前記数値のうち負でない数値の数が、０個、１個、２個以上、のいずれであるかを判定する工程と、
(b) 尤度を表す前記数値のうち負でない数値の数が１個でない場合には、前記工程(a)での判定結果にもとづいて尤度を表す前記数値を増減する工程と、
(c) 尤度を表す前記数値のうち負でない数値の数が１個の場合には、その数値に対応するシンボルを最尤符号として出力する工程と、
を有することを特徴とする最尤符号探索方法。 - 前記工程(b)において、前記工程(a)での判定結果が、０個の場合には尤度を表す前記数値を増加させ、２個以上の場合には尤度を表す前記数値を減少させることを特徴とする請求項１２記載の最尤符号探索方法。
- 前記工程(b)において、尤度を表す前記数値の増減回数が増加するにしたがって尤度を表す前記数値の減少幅或いは増加幅を小さくすることを特徴とする請求項１２或いは１３記載の最尤符号探索方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183456A JP3737388B2 (ja) | 2000-06-21 | 2001-06-18 | 最尤符号探索装置及び方法 |
| US09/884,073 US6834369B2 (en) | 2000-06-21 | 2001-06-20 | Apparatus and method for determining a most likely code word in a digital data transmission system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185886 | 2000-06-21 | ||
| JP2000-185886 | 2000-06-21 | ||
| JP2001183456A JP3737388B2 (ja) | 2000-06-21 | 2001-06-18 | 最尤符号探索装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084201A JP2002084201A (ja) | 2002-03-22 |
| JP3737388B2 true JP3737388B2 (ja) | 2006-01-18 |
Family
ID=26594344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183456A Expired - Fee Related JP3737388B2 (ja) | 2000-06-21 | 2001-06-18 | 最尤符号探索装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6834369B2 (ja) |
| JP (1) | JP3737388B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5291289B2 (ja) * | 2006-12-14 | 2013-09-18 | 株式会社アドバンテスト | 試験装置および検出方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404674A (en) * | 1981-07-10 | 1983-09-13 | Communications Satellite Corporation | Method and apparatus for weighted majority decoding of FEC codes using soft detection |
| US4539684A (en) * | 1983-01-07 | 1985-09-03 | Motorola, Inc. | Automatic frame synchronization recovery utilizing a sequential decoder |
| US4539078A (en) * | 1984-10-22 | 1985-09-03 | Synthetic Breakwater | Method of and apparatus for making a synthetic breakwater |
| CA1287408C (en) * | 1986-09-22 | 1991-08-06 | Michio Shimada | Error-correcting bit-serial decoder |
| JPS63161731A (ja) * | 1986-12-25 | 1988-07-05 | Nec Corp | 逐次誤り訂正復号化装置 |
| JPH0624348B2 (ja) * | 1988-05-24 | 1994-03-30 | 日本電気株式会社 | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| JP2531533B2 (ja) * | 1988-08-25 | 1996-09-04 | 富士通株式会社 | 逐次復号器 |
-
2001
- 2001-06-18 JP JP2001183456A patent/JP3737388B2/ja not_active Expired - Fee Related
- 2001-06-20 US US09/884,073 patent/US6834369B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010056566A1 (en) | 2001-12-27 |
| JP2002084201A (ja) | 2002-03-22 |
| US6834369B2 (en) | 2004-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5910182A (en) | Data communications systems and methods using interspersed error detection bits | |
| EP0671817A1 (en) | Soft symbol decoding for use in an MLSE-equaliser or convolutional decoder | |
| EP0127984B1 (en) | Improvements to apparatus for decoding error-correcting codes | |
| EP0771080A1 (en) | Maximum-likelihood decoding with soft decisions | |
| US6996196B2 (en) | Sequence estimation method and sequence estimator | |
| JPH05244019A (ja) | 畳み込み符号の簡易復号方法及び簡易復号回路 | |
| KR101298745B1 (ko) | 데이터를 복호화 및 부호화하는 방법 및 장치 | |
| CN110492974A (zh) | 一种并行的极化码译码方法及装置 | |
| KR100346529B1 (ko) | 디지탈신호프로세서 | |
| GB2315001A (en) | Viterbi decoder for depunctured codes | |
| CN113507289A (zh) | 一种编码器、解码器及码字生成方法 | |
| US7046747B2 (en) | Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations | |
| JP3737388B2 (ja) | 最尤符号探索装置及び方法 | |
| KR20040044589A (ko) | 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치 | |
| CN1309471A (zh) | 在支路度量计算处理中具有减少的位数的维特比解码器 | |
| US7020223B2 (en) | Viterbi decoder and method using sequential two-way add-compare-select operations | |
| KR20030030996A (ko) | 디코딩 방법 및 장치 | |
| CN110784283B (zh) | 确定前向纠错帧边界的方法、装置和解码系统 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| KR0154801B1 (ko) | 경로 메트릭 증가율 측정기 | |
| KR100275605B1 (ko) | 디코딩 방법 및 디코딩 장치(deconding method and decoding apparatus) | |
| RU2616180C1 (ru) | Способ диагностики сверточных кодов | |
| JP2551027B2 (ja) | 逐次復号方法及び装置 | |
| CN100413240C (zh) | 用于信息长度侦测及错误侦测的改良式循环冗余检验方法 | |
| CN1656695B (zh) | 用于增强对网格的搜索的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |