JP5291289B2 - 試験装置および検出方法 - Google Patents

試験装置および検出方法 Download PDF

Info

Publication number
JP5291289B2
JP5291289B2 JP2006337488A JP2006337488A JP5291289B2 JP 5291289 B2 JP5291289 B2 JP 5291289B2 JP 2006337488 A JP2006337488 A JP 2006337488A JP 2006337488 A JP2006337488 A JP 2006337488A JP 5291289 B2 JP5291289 B2 JP 5291289B2
Authority
JP
Japan
Prior art keywords
test
noise
signal
voltage
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006337488A
Other languages
English (en)
Other versions
JP2008151540A (ja
Inventor
稔 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006337488A priority Critical patent/JP5291289B2/ja
Priority to PCT/JP2007/067763 priority patent/WO2008072401A1/ja
Priority to TW96134855A priority patent/TW200825423A/zh
Publication of JP2008151540A publication Critical patent/JP2008151540A/ja
Application granted granted Critical
Publication of JP5291289B2 publication Critical patent/JP5291289B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31901Analysis of tester Performance; Tester characterization

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置および検出方法に関する。特に本発明は、被試験デバイスを試験する試験装置および検出方法に関する。
半導体装置等の被試験デバイスを試験する試験装置が知られている。試験装置は、装置外部または内部からのノイズが原因となり、測定動作が正常に行えない場合がある。ノイズが原因で測定動作が正常に行えないと推測される場合、試験装置の使用者は、例えば、オシロスコープおよびスペクトラムアナライザ等を用いて、ノイズの発生原因を特定し、又は、ノイズの振幅および周波数特性等を測定する(例えば、特許文献1参照。)。
特開平8−122417号公報
ところで、オシロスコープを用いて試験装置のノイズを測定する場合、微小な電圧のノイズ(例えば10ミリV以下のノイズ)を検出することが困難であった。また、試験装置にプローブを接触させるので、被測定回路にインピーダンスを与えてしまい、精度良くノイズを測定できない場合があった。
また、スペクトラムアナライザを用いて試験装置のノイズを測定した場合、繰返し周期を有するノイズでなければ測定することが困難であった。従って、ESD(Electrostatic Discharge)等の単発で発生するノイズを検出することが困難であった。
そこで本発明は、上記の課題を解決することのできる試験装置および検出方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスの端子へ試験信号を出力する複数の信号出力部と、試験信号に応じて被試験デバイスの端子から出力される信号をそれぞれ入力する複数の信号入力部と、当該試験装置のノイズを検出するために用いる少なくとも1つの信号入力部に対してノイズを伝播するノイズ伝送路と、指定されたタイミングで入力信号を検出するモード、および、入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードを有する少なくとも1つの信号入力部を、ウィンドウ検出モードで動作させて、ノイズ伝送路から入力される入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するノイズ入力部として流用させる検出制御部と、少なくとも1つの信号入力部により基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する判定部とを備える試験装置を提供する。
本発明の第2の形態においては、被試験デバイスを試験する試験装置を制御して、試験装置のノイズを検出する検出方法であって、試験装置は、それぞれが被試験デバイスの端子へ試験信号を出力する複数の信号出力部と、試験信号に応じて被試験デバイスの端子から出力される信号をそれぞれ入力する複数の信号入力部とを備え、試験装置のノイズを検出するために用いる少なくとも1つの信号入力部に対してノイズを伝播するノイズ伝送路を接続し、指定されたタイミングで入力信号を検出するモード、および、入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードを有する少なくとも1つの信号入力部を、ウィンドウ検出モードで動作させて、ノイズ伝送路から入力される入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するノイズ入力部として流用させ、少なくとも1つの信号入力部により基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する検出方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置10、被試験デバイス100およびハンドラ装置200を示す。試験装置10は、被試験デバイス100を試験する。より詳しくは、試験装置10は、試験信号を生成して被試験デバイス100に供給し、被試験デバイス100が試験信号に基づいて動作した結果出力する出力信号が期待値と一致するか否かに基づいて被試験デバイス100の良否を判断する。さらに、試験装置10は、当該装置の外部または内部で発生したノイズ(例えばESD)を検出する。
試験装置10は、デバイス搭載部12と、テストヘッド14と、制御装置16とを備える。デバイス搭載部12は、被試験デバイス100が搭載され、被試験デバイス100とテストヘッド14内の回路とを電気的に接続する。デバイス搭載部12は、一例として、パフォーマンスボード18と、このパフォーマンスボード18の上部に設けられて被試験デバイス100を保持するソケット20とを有する。
テストヘッド14は、筐体内に複数の試験モジュールを搭載する。各試験モジュールは、試験信号を生成し、対応する被試験デバイス100の端子に試験信号を供給する。また、各試験モジュールは、試験信号に応じて出力される出力信号を被試験デバイス100の端子から取得し、期待値と比較する。
制御装置16は、テストヘッド14内の複数の試験モジュールに接続され、これら複数の試験モジュールを制御する。制御装置16は、一例として、テストヘッド14と別体とされたコンピュータにより実現される。
ハンドラ装置200は、被試験デバイス100を収納トレイから取り出してテストヘッド14上のデバイス搭載部12に搭載し、被試験デバイス100をデバイス搭載部12から取り外して例えば収納トレイに戻す。ハンドラ装置200は、一例として、制御装置16により動作が制御される。
図2は、本実施形態に係る試験装置10の構成を被試験デバイス100およびハンドラ装置200とともに示す。図3は、ウィンドウストローブ信号の一例を示す。
試験装置10は、複数の信号出力部22と、複数の信号入力部24と、ノイズ伝送路26と、検出制御部28と、基準電位発生部32と、抵抗34と、スイッチ36と、判定部38と、ハンドラ制御部40とを備える。なお、本実施形態において、複数の信号出力部22、複数の信号入力部24、基準電位発生部32、抵抗34およびスイッチ36は、テストヘッド14内に設けられる。また、本実施形態において、検出制御部28、判定部38およびハンドラ制御部40は、制御装置16が所定のプログラムを実行することにより、当該制御装置16により実現される。
複数の信号出力部22のそれぞれは、被試験デバイス100の端子へ試験信号を出力する。各信号出力部22は、一例として、ドライバ52を有する。ドライバ52は、与えられた試験信号を増幅して被試験デバイス100の対応する端子に供給する。
複数の信号入力部24のそれぞれは、試験信号に応じて被試験デバイス100の端子から出力される信号を入力する。各信号入力部24は、一例として、閾値電位発生部54と、H論理側コンパレータ56と、L論理側コンパレータ58と、論理比較部60とを有する。
閾値電位発生部54は、入力された信号の論理を判定するための閾値電圧(H論理閾値電圧VOH、L論理閾値電圧VOL)を発生する。なお、H論理閾値電圧VOHは、L論理閾値電圧VOLよりも高い。H論理側コンパレータ56は、入力された信号の電圧と、H論理閾値電圧VOHとを比較する。L論理側コンパレータ58は、入力された信号の電圧と、L論理閾値電圧VOLとを比較する。
論理比較部60は、H論理側コンパレータ56およびL論理側コンパレータ58による比較結果に基づき、入力された信号の論理を検出する。すなわち、論理比較部60は、入力された信号の電圧がH論理閾値電圧VOHより大きいか(すなわち、入力された電圧がH論理であるか)、入力された信号の電圧がL論理閾値電圧VOLより小さいか(すなわち、入力された電圧がL論理であるか)を検出する。さらに、論理比較部60は、H論理側コンパレータ56およびL論理側コンパレータ58による比較結果に基づき、入力された信号の電圧が、L論理閾値電圧VOL以上且つH論理閾値電圧VOH以下であるか(すなわち、中間値であるか)を検出する。
また、論理比較部60は、ストローブ信号により指定されたタイミングで、入力された信号の論理を検出する。論理比較部60は、一例として、ウィンドウ検出モードにより動作する。すなわち、論理比較部60は、ウィンドウストローブ信号により指定されたタイミングで、入力された信号の論理を検出する。ウィンドウストローブ信号は、図3に示すように、試験周期中における任意の連続期間を指定する信号である。
論理比較部60は、ウィンドウストローブ信号により指定された期間中において、H論理閾値電圧VOHより大きくなった場合には、入力信号がH論理であると検出する。この場合において、論理比較部60は、入力信号の電圧が、瞬間的にH論理閾値電圧VOHより大きくなり、その後、中間値またはL論理閾値電圧VOLより小さくなったとしても、入力信号がH論理であると検出する。
また、論理比較部60は、ウィンドウストローブ信号により指定された期間中において、L論理閾値電圧VOLより小さくなった場合には、入力信号がL論理であると検出する。この場合において、論理比較部60は、入力信号の電圧が、瞬間的にL論理閾値電圧VOLより小さくなり、その後、中間値またはH論理閾値電圧VOHより大きくなったとしても、入力信号がL論理であると検出するまた、論理比較部60は、ウィンドウストローブ信号により指定された期間中、入力信号の電圧が、H論理閾値電圧VOHより大きくならず且つL論理閾値電圧VOLより小さくならなかった場合、入力信号が中間値であると検出する。
ここで、複数の信号入力部24のうちの少なくとも一つの信号入力部24は、当該試験装置10がノイズ検出動作を行っている場合において、ノイズを入力する信号入力部として用いられる。当該試験装置10のノイズを検出するために用いる少なくとも1つの信号入力部24のことを、以下、ノイズ入力部50と称する。
ノイズ伝送路26は、それぞれのノイズ入力部50毎に設けられる。ノイズ伝送路26は、対応するノイズ入力部50に対してノイズを伝播する。ノイズ伝送路26は、一例として、一端がノイズ入力部50の入力端に接続された、デバイス搭載部12内の信号線路であってよい。また、ノイズ伝送路26は、ノイズ入力部50が接続されていない側の端(他端)が、被試験デバイス100の端子に接続されてよい。これにより、ノイズ入力部50は、被試験デバイス100に帯電したESD等を入力することができる。
また、ノイズ伝送路26は、一例として、他端が開放されてもよい。これにより、ノイズ伝送路26がアンテナとして機能するので、ノイズ入力部50は、例えば外部装置から与えられる電磁波に応じたノイズを入力することができる。また、ノイズ伝送路26は、一例として、他端が十分に大きな抵抗値(例えば、10キロΩまたは100キロΩ等)の抵抗を介してグランドに接続されてもよい。これにより、ノイズ入力部50は、当該試験装置10の装置内で発生するシステムノイズを入力することができる。
検出制御部28は、ノイズ入力部50を、ノイズ伝送路26から入力される入力信号の電圧が試験周期の間に予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードで動作させる。検出制御部28は、一例として、ノイズ入力部50内の閾値電位発生部54に対して、基準範囲の上限値として所定の値のH論理閾値電圧VOHを出力させ、基準範囲の下限値として所定の値のL論理閾値電圧VOLを出力させる。これにより、検出制御部28は、ノイズ伝送路26から入力される信号の電圧が基準範囲外となったか否かをノイズ入力部50に検出させることができる。すなわち、検出制御部28は、入力される信号の電圧が基準範囲外の場合にはノイズ入力部50にL論理またはH論理を出力させ、入力される信号の電圧が基準範囲内の場合にはノイズ入力部50に中間値を出力させることができる。
さらに、検出制御部28は、一例として、図3に示すような、ノイズ入力部50内の論理比較部60に対して、ウィンドウストローブ信号を供給する。これにより、検出制御部28は、試験周期毎のウィンドウストローブ信号により指定された期間(ノイズ検出期間)において、入力される信号の電圧が基準範囲外となったか否かをノイズ入力部50に出力させることができる。
基準電位発生部32は、基準範囲内の電圧である基準電位V(例えば0V)を発生する。基準電位発生部32は、一例として、H論理閾値電圧VOHより小さく、且つ、L論理閾値電圧VOLより大きい電位(例えば、H論理閾値電圧VOHとL論理閾値電圧VOLとの間の略中間電圧)を発生する。
抵抗34およびスイッチ36は、それぞれのノイズ入力部50毎に設けられる。抵抗34は、一端がスイッチ36を介して対応するノイズ入力部50の入力端に接続され、他端が基準電位発生部32の電圧出力端に接続される。スイッチ36は、当該試験装置10がノイズ検出動作を行っている場合において抵抗34の一端とノイズ入力部50の入力端を接続する。このような抵抗34およびスイッチ36は、ノイズが入力されていない場合におけるノイズ入力部50の入力端の電位を、基準電位Vとすることができる。
判定部38は、ノイズ入力部50により基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する。判定部38は、一例として、ノイズ入力部50がL論理またはH論理を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する。さらに、判定部38は、一例として、ノイズが検出されたと判定した場合、ノイズを発生した旨を使用者に通知してよい。また、判定部38は、一例として、ノイズが検出されたノイズ入力部50に接続された端子の番号を通知したり、ノイズレベルをグラフで表示したりしてよい。
ハンドラ制御部40は、ハンドラ装置200における動作を制御する。すなわち、ハンドラ制御部40は、ハンドラ装置200が被試験デバイス100をデバイス搭載部12に搭載し、またはハンドラ装置200がデバイス搭載部12から取り外す動作を制御する。
図4は、入力信号およびノイズの有無の判定結果の一例を示す。ノイズ入力部50は、スイッチ36がオンとされ且つノイズ伝送路26を介してなんら信号が入力されない場合、入力端子の電圧が、例えば基準範囲の略中心電位である基準電位Vとなる。従って、ノイズ入力部50は、ノイズ伝送路26を介して伝播されたノイズの電圧と、基準電位Vとを加算した電圧を入力する。
ノイズ入力部50は、ウィンドウストローブ信号により指定された期間内において、入力電圧が一瞬でもH論理閾値電圧VOHより大きくなった場合、または、入力電圧が一瞬でもL論理閾値電圧VOLより小さくなった場合、入力信号の電圧が基準範囲外となったと検出する。従って、ノイズ入力部50は、ウィンドウストローブ信号により指定された期間内において、基準範囲外の電圧(例えば(VOH−V)より大きい電圧および(VOL−V)より小さい電圧)のノイズが、一瞬でもノイズ伝送路26から入力されたか否かを検出することができる。
以上のように、試験装置10によれば、例えばオシロスコープおよびスペクトラムアナライザのような測定装置を用いずに、当該試験装置10内の信号入力部24を流用した簡易な構成で、装置外部および内部において発生したノイズを測定することができる。また、試験装置10によれば、ウィンドウストローブ信号によりノイズを検出するので、瞬時的に発生されるノイズも検出することができる。
また、試験装置10は、一例として、H論理側コンパレータ56およびL論理側コンパレータ58の閾値電圧を制御することにより、検出制御部28によりノイズとして検出する電圧の基準範囲を制御することができる。従って、試験装置10は、例えば、ESDのような数10ボルト程度の大きなレベルのノイズを検出する場合には基準範囲を大きくし、基準電圧に含まれるノイズのような小さいレベルのノイズを検出する場合には基準範囲を小さくすることができる。これにより、試験装置10によれば、ノイズとして検出する電圧範囲を、状況に応じた最適な値に設定することができる。
図5は、本実施形態に係る試験装置10のノイズ検出フローの一例を示す。まず、検出制御部28は、基準範囲を適切な値に設定する(ステップS1001)。すなわち、検出制御部28は、閾値電位発生部54が発生するH論理閾値電圧VOHおよびL論理閾値電圧VOL、並びに、基準電位発生部32が発生する基準電位Vを適切な値に設定する。
次に、ハンドラ制御部40は、ハンドラ装置200を制御して、被試験デバイス100をデバイス搭載部12に搭載して被試験デバイス100の電気的な試験を行うことなくデバイス搭載部12から被試験デバイス100を取り外すダミー動作を繰り返させる(S1002)。さらに、ステップS1002において、検出制御部28は、ハンドラ装置200が被試験デバイス100をデバイス搭載部12に搭載し、デバイス搭載部12から被試験デバイス100を取り外すハンドラ装置200の動作中に、ノイズ入力部50により基準範囲外の電圧を検出させる(S1002)。検出制御部28は、一例として、ハンドラ装置200が被試験デバイス100をデバイス搭載部12に搭載する動作および被試験デバイス100を取り外す動作の少なくとも一方を行う度に、ノイズ入力部50により基準範囲外の電圧を検出させてよい。
次に、判定部38は、ハンドラ装置200の動作中にノイズ入力部50が基準範囲外の電圧を検出したか否かを判定する(S1003)。そして、判定部38は、ハンドラ装置200の動作中にノイズ入力部50が基準範囲外の電圧を検出したことに応じて、ハンドラ装置200の動作によりノイズが発生したことを特定する(S1004)。
以上の処理により、試験装置10によれば、ハンドラ装置200の動作中に発生するノイズを検出することができる。さらに、ノイズ伝送路26は、ノイズ入力部50と接続されていない側の他端が、被試験デバイス100の搭載時において当該被試験デバイス100のいずれかの端子と接続していてよい。これにより、このノイズ伝送路26が接続されたノイズ入力部50は、ハンドラ装置200による繰り返し動作によって被試験デバイス100に帯電した電荷が、例えばソケット20に接触した瞬間にハンドラ装置200から試験装置10へ放電するESDを、検出することができる。
また、試験装置10は、ステップS1002において、被試験デバイス100がデバイス搭載部12に搭載されている期間に、被試験デバイス100の電気的な試験を行ってもよい。また、この場合、デバイス搭載部12は、複数の信号出力部22と被試験デバイス100、およびノイズ入力部50以外の信号入力部24と被試験デバイス100の間を電気的に接続する。これによりデバイス搭載部12は、信号出力部22から出力される試験信号を被試験デバイス100に供給し、被試験デバイス100から出力された出力信号をノイズ入力部50以外の信号入力部24に供給することができる。また、この場合、デバイス搭載部12は、一例として、試験対象外の被試験デバイス100の端子とノイズ入力部50とをノイズ伝送路26を介して接続してもよい。以上によりノイズ入力部50は、実際の試験中において発生するノイズを検出することができる。
図6は、本実施形態の第1変形例に係る試験装置10の構成を示す。本変形例に係る試験装置10は、図2に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。
本変形例に係る試験装置10は、基準電圧源62を更に備える。基準電圧源62は、予め設定された基準電圧を出力する。また、本変形例に係る試験装置10は、少なくとも1つの信号出力部22がアナログ信号を出力する。アナログ信号を出力する少なくとも1つの信号出力部22は、DA変換器64を有する。DA変換器64は、基準電圧源62に接続され、被試験デバイス100へと出力すべき出力電圧のデジタル値を入力して基準電圧に基づきアナログの出力電圧に変換する。
ノイズ入力部50は、ノイズ伝送路26を介して、基準電圧源62の電圧出力端に接続される。ノイズ入力部50は、一例として、デバイス搭載部12内に形成されたノイズ伝送路26を介して基準電圧源62に接続されてよい。これにより、ノイズ入力部50は、基準電圧源62から出力された基準電圧を入力することができる。また、ノイズ入力部50は、更にコンデンサ66を介して、基準電圧源62から出力された基準電圧を入力してよい。これにより、ノイズ入力部50は、基準電圧源62から出力された基準電圧に含まれる交流成分を入力することができる。
このようなノイズ入力部50は、基準電圧源62から出力された基準電圧に含まれる交流成分が、基準範囲外となったか否かを検出することができる。そして、判定部38は、ノイズ入力部50により基準範囲外の電圧を検出したことに応じて、基準電圧にノイズが検出されたか否かを判定する。このような本変形例に係る試験装置10によれば、基準電圧源62から発生された基準電圧に含まれるノイズを検出することができる。
図7は、第1変形例に係る試験装置10のノイズ検出処理フローの一例を示す。まず、検出制御部28は、基準範囲を適切な値に初期設定する(ステップS1101)。次に、検出制御部28は、例えば、アナログ信号を出力する信号出力部22、ハンドラ装置200またはその他の外部装置等を動作させる。これとともに、検出制御部28は、ノイズ入力部50により基準範囲外の電圧を検出させる(S1102)。次に、判定部38は、ノイズ入力部50が基準範囲外の電圧を検出したか否かを判定する(S1103)。
次に、ノイズ入力部50が基準範囲外の電圧を検出したことに応じて、検出制御部28は、基準範囲を所定量分拡大する(S1104)。次に、検出制御部28は、例えば外部装置等に対して、ノイズが検出された時と同一の動作をさせるとともに、ノイズ入力部50により基準範囲外の電圧を検出させる(S1105)。
次に、判定部38は、ノイズ入力部50が基準範囲外の電圧を検出したか否かを判定する(S1106)。ここで、検出制御部28は、ステップS1106において、ノイズ入力部50が基準範囲外の電圧を検出したことを条件として(S1106のYes)、処理をステップS1104に戻す。また、検出制御部28は、例えば一定期間以上、ノイズ入力部50が基準範囲外の電圧を検出しなかったことを条件として(S1106のNo)、処理をステップS1107に進める。すなわち、検出制御部28は、ノイズ発生源の機器にノイズ発生時における動作を繰り返させるとともに、ノイズが検出されたことに応じて基準範囲をより広げていく。
ステップS1106においてNoの場合、次に、検出制御部28は、直前に設定されていた基準範囲に基づき、ノイズの大きさを判定する(S1107)。すなわち、検出制御部28は、ノイズが検出された基準範囲の最大範囲に応じてノイズの大きさを判定する。
以上のように、試験装置10は、例えば外部機器等の動作に起因してノイズが繰り返し発生する場合、ノイズを繰り返し発生させるとともに基準範囲を徐々に大きくする。そして、試験装置10は、ノイズが検出できる最大の基準範囲を検出する。これにより、試験装置10によれば、ノイズの大きさを測定することができる。
また、試験装置10は、例えば外部機器等の動作に起因してノイズが繰り返し発生する場合、試験周期と同期させてノイズを繰り返し発生させるとともに、ウィンドウストローブ信号を制御してノイズ検出範囲を徐々に狭めてもよい。そして、試験装置10は、所定の時間範囲までノイズ検出範囲を狭めて、ノイズが発生したタイミングを検出してもよい。これにより、試験装置10によれば、ノイズ発生源となる機器におけるノイズ発生動作を特定することができる。
図8は、本実施形態の第2変形例に係る試験装置10の構成を示す。本変形例に係る試験装置10は、図2に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。
本変形例に係る試験装置10は、周期設定部70を更に備える。周期設定部70は、被試験デバイス100の動作試験を行わない期間中において、動作試験を行う期間と比較して試験周期を大きく設定する。本変形例において、検出制御部28は、被試験デバイス100の動作試験を行わない期間中において、入力信号の電圧が基準範囲外となったか否かを検出する。
さらに、検出制御部28は、試験周期中における入力信号の電圧が基準範囲外となったか否かを検出する期間の割合を最大に設定してもよい。すなわち、検出制御部28は、それぞれの試験周期中におけるノイズ検出期間を指定するウィンドウストローブ信号の時間幅を、設定可能な最大期間に設定する。
このような試験装置10によれば、試験周期を長くするので、ウィンドウストローブ信号により特定されるノイズ検出期間を、より長くすることができる。これにより、試験装置10によれば、発生頻度が少ない単発のノイズであっても、より確実に検出することができる。
図9は、本実施形態の第3変形例に係る試験装置10の構成を示す。図10は、本実施形態の第3変形例に係る試験装置10におけるウィンドウストローブ信号の一例を示す。本変形例に係る試験装置10は、図2に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。
本変形例において、一つのノイズ伝送路26は、ノイズ入力部50−1およびノイズ入力部50−2に接続される。また、本変形例において、検出制御部28は、ノイズ入力部50−1およびノイズ入力部50−2を、ノイズ伝送路26から入力される入力信号の電圧が試験周期の間に予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードとする。そして、検出制御部28は、ノイズ入力部50−1およびノイズ入力部50−2を、ノイズ入力部50−1およびノイズ入力部50−2における、入力信号の電圧が基準範囲外となったか否かを検出できない非検出期間が重ならないように試験周期中における検出期間を設定する。
検出制御部28は、一例として、図10に表されるような、第1のウィンドウストローブ信号を第1のノイズ入力部50−1に供給し、第2のウィンドウストローブ信号を第2のノイズ入力部50−2に供給する。すなわち、検出制御部28は、互いの非検出期間(例えば、図10におけるL論理の期間)が重ならない第1のウィンドウストローブ信号および第2のウィンドウストローブ信号を、第1のノイズ入力部50−1および第2のノイズ入力部50−2に供給する。
そして、判定部38は、第1のノイズ入力部50−1および第2のノイズ入力部50−2のそれぞれが、基準範囲外の電圧を検出したか否かを判定する。これにより、例えば、ウィンドウストローブ信号により指定できる検出期間を、装置の制約上の理由から試験周期よりも短くしなければならない場合であっても、試験装置10によれば、各試験周期の1周期にわたって(すなわち、非検出期間なしに)、ノイズを検出することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
図1は、本発明の実施形態に係る試験装置10、被試験デバイス100およびハンドラ装置200を示す。 図2は、本発明の実施形態に係る試験装置10の構成を、被試験デバイス100およびハンドラ装置200とともに示す。 図3は、ウィンドウストローブ信号の一例を示す。 図4は、入力信号およびノイズの有無の判定結果の一例を示す。 図5は、本発明の実施形態に係る試験装置10のノイズ検出フローの一例を示す。 図6は、本発明の実施形態の第1変形例に係る試験装置10の構成を示す。 図7は、第1変形例に係る試験装置10のノイズ検出処理フローの一例を示す。 図8は、本発明の実施形態の第2変形例に係る試験装置10の構成を示す。 図9は、本発明の実施形態の第3変形例に係る試験装置10の構成を示す。 図10は、本発明の実施形態の第3変形例に係る試験装置10におけるウィンドウストローブ信号の一例を示す。
符号の説明
10 試験装置
12 デバイス搭載部
14 テストヘッド
16 制御装置
18 パフォーマンスボード
20 ソケット
22 信号出力部
24 信号入力部
26 ノイズ伝送路
28 検出制御部
32 基準電位発生部
34 抵抗
36 スイッチ
38 判定部
40 ハンドラ制御部
50 ノイズ入力部
52 ドライバ
54 閾値電位発生部
56 H論理側コンパレータ
58 L論理側コンパレータ
60 論理比較部
62 基準電圧源
64 DA変換器
66 コンデンサ
70 周期設定部
100 被試験デバイス
200 ハンドラ装置

Claims (11)

  1. 被試験デバイスを試験する試験装置であって、
    それぞれが前記被試験デバイスの端子へ試験信号を出力する複数の信号出力部と、
    前記試験信号に応じて前記被試験デバイスの端子から出力される信号をそれぞれ入力する複数の信号入力部と、
    当該試験装置のノイズを検出するために用いる少なくとも1つの前記信号入力部に対してノイズを伝播するノイズ伝送路と、
    指定されたタイミングで入力信号を検出するモード、および、入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードを有する前記少なくとも1つの信号入力部を、前記ウィンドウ検出モードで動作させて、前記ノイズ伝送路から入力される入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するノイズ入力部として流用させる検出制御部と、
    前記少なくとも1つの信号入力部により前記基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する判定部と
    を備える試験装置。
  2. 前記ノイズ伝送路は、一端が前記少なくとも1つの信号入力部に接続され、他端が予め定められた基準電位に接続され、前記一端と前記他端の間に抵抗を有する請求項1に記載の試験装置。
  3. 少なくとも1つの前記信号出力部は、予め設定された基準電圧を出力する基準電圧源に接続され、前記被試験デバイスへと出力すべき出力電圧のデジタル値を入力して前記基準電圧に基づきアナログの前記出力電圧に変換するDA変換器を有し、
    前記少なくとも1つの信号入力部は、前記ノイズ伝送路を介して前記基準電圧源に接続され、
    前記判定部は、前記基準電圧にノイズが検出されたか否かを判定する
    請求項1または2に記載の試験装置。
  4. 前記被試験デバイスが搭載され、前記被試験デバイスと前記複数の信号出力部、および前記少なくとも1つの信号入力部以外の前記信号入力部と前記被試験デバイスの間を電気的に接続するデバイス搭載部を更に備え、
    前記検出制御部は、前記被試験デバイスを前記デバイス搭載部に搭載し、または前記デバイス搭載部から取り外すハンドラ装置の動作中に、前記少なくとも1つの信号入力部により前記基準範囲外の電圧を検出させ、
    前記判定部は、前記ハンドラ装置の動作中に前記少なくとも1つの信号入力部が前記基準範囲外の電圧を検出したことに応じて、前記ハンドラ装置の動作によりノイズが発生したことを特定する
    請求項1または2に記載の試験装置。
  5. 前記ハンドラ装置を制御して、前記被試験デバイスを前記デバイス搭載部に搭載して前記被試験デバイスの電気的な試験を行うことなく前記デバイス搭載部から前記被試験デバイスを取り外すダミー動作を繰り返させるハンドラ制御部を更に備え、
    前記判定部は、前記ダミー動作中において前記少なくとも1つの信号入力部により前記基準範囲外の電圧が検出されたことに応じて、前記ハンドラ装置の動作によりノイズが発生したことを特定する
    請求項4に記載の試験装置。
  6. 前記検出制御部は、ノイズが検出されたことに応じて前記基準範囲をより広げていき、
    前記判定部は、ノイズが検出される前記基準範囲の最大範囲に応じてノイズの大きさを判定する
    請求項1から5の何れか1項に記載の試験装置。
  7. 前記被試験デバイスの動作試験を行わない期間中において、前記動作試験を行う期間と比較して前記試験周期を大きく設定する周期設定部を更に備え、
    前記検出制御部は、前記被試験デバイスの動作試験を行わない期間中において、前記入力信号の電圧が前記基準範囲外となったか否かを検出する
    請求項1から6の何れか1項に記載の試験装置。
  8. 前記検出制御部は、試験周期中における前記入力信号の電圧が前記基準範囲外となったか否かを検出する期間の割合を最大に設定する請求項1から7の何れか1項に記載の試験装置。
  9. 前記ノイズ伝送路は、第1の前記信号入力部および第2の前記信号入力部に接続され、
    前記検出制御部は、前記第1の信号入力部および前記第2の信号入力部を、前記ノイズ伝送路から入力される入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードとし、前記第1の信号入力部および前記第2の信号入力部における、前記入力信号の電圧が前記基準範囲外となったか否かを検出できない非検出期間が重ならないように試験周期中における検出期間を設定する
    請求項1から8の何れか1項に記載の試験装置。
  10. 被試験デバイスを試験する試験装置を制御して、前記試験装置のノイズを検出する検出方法であって、
    前記試験装置は、
    それぞれが前記被試験デバイスの端子へ試験信号を出力する複数の信号出力部と、
    前記試験信号に応じて前記被試験デバイスの端子から出力される信号をそれぞれ入力する複数の信号入力部と
    を備え、
    前記試験装置のノイズを検出するために用いる少なくとも1つの前記信号入力部に対してノイズを伝播するノイズ伝送路を接続し、
    指定されたタイミングで入力信号を検出するモード、および、入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードを有する前記少なくとも1つの信号入力部を、前記ウィンドウ検出モードで動作させて、前記ノイズ伝送路から入力される入力信号の電圧が指定された期間内において一瞬でも予め設定された基準範囲外となったか否かを試験周期毎に検出するノイズ入力部として流用させ、
    前記少なくとも1つの信号入力部により前記基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する
    検出方法。
  11. 前記試験装置は、
    前記被試験デバイスが搭載され、前記被試験デバイスと前記複数の信号出力部、および前記少なくとも1つの信号入力部以外の前記信号入力部と前記被試験デバイスの間を電気的に接続するデバイス搭載部と、
    前記被試験デバイスを前記デバイス搭載部に搭載し、または前記デバイス搭載部から取り外すハンドラ装置を制御するハンドラ制御部と、
    を更に備え、
    前記ハンドラ装置を制御して、前記被試験デバイスを前記デバイス搭載部に搭載して前記被試験デバイスの電気的な試験を行うことなく前記デバイス搭載部から前記被試験デバイスを取り外すダミー動作を繰り返させ、
    前記ダミー動作中において前記少なくとも1つの信号入力部により前記基準範囲外の電圧が検出されたことに応じて、前記ハンドラ装置の動作によりノイズが発生したことを特定する
    請求項10に記載の検出方法。
JP2006337488A 2006-12-14 2006-12-14 試験装置および検出方法 Expired - Fee Related JP5291289B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006337488A JP5291289B2 (ja) 2006-12-14 2006-12-14 試験装置および検出方法
PCT/JP2007/067763 WO2008072401A1 (ja) 2006-12-14 2007-09-12 試験装置および検出方法
TW96134855A TW200825423A (en) 2006-12-14 2007-09-19 Test apparatus and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337488A JP5291289B2 (ja) 2006-12-14 2006-12-14 試験装置および検出方法

Publications (2)

Publication Number Publication Date
JP2008151540A JP2008151540A (ja) 2008-07-03
JP5291289B2 true JP5291289B2 (ja) 2013-09-18

Family

ID=39511432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337488A Expired - Fee Related JP5291289B2 (ja) 2006-12-14 2006-12-14 試験装置および検出方法

Country Status (3)

Country Link
JP (1) JP5291289B2 (ja)
TW (1) TW200825423A (ja)
WO (1) WO2008072401A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707050B2 (en) * 2018-07-26 2020-07-07 Varian Semiconductor Equipment Associates, Inc. System and method to detect glitches
CN116893384B (zh) * 2023-09-11 2023-12-01 南京中旭电子科技有限公司 数字霍尔传感器监测方法及平台

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942569B2 (ja) * 1989-02-28 1999-08-30 アンリツ株式会社 Emi測定装置
JP2976920B2 (ja) * 1997-04-09 1999-11-10 日本電気株式会社 集積回路試験装置
JPH11237454A (ja) * 1998-02-20 1999-08-31 Advantest Corp 半導体試験装置
JP3561206B2 (ja) * 2000-03-29 2004-09-02 シンクレイヤ株式会社 伝送線路における雑音測定方法及び伝送線路における雑音測定及び制御装置
JP2001296328A (ja) * 2000-04-12 2001-10-26 Shibasoku:Kk 被測定装置に対する所定試験項目の試験装置
JP3737388B2 (ja) * 2000-06-21 2006-01-18 株式会社 機械学習研究所 最尤符号探索装置及び方法

Also Published As

Publication number Publication date
TW200825423A (en) 2008-06-16
JP2008151540A (ja) 2008-07-03
WO2008072401A1 (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
KR100441684B1 (ko) 반도체 집적 회로를 위한 테스트 장치
KR101274821B1 (ko) 전자 장치, 개방 회로 검출 시스템, 및 개방 회로의 검출 방법
US6737881B2 (en) Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals
EP1547270A1 (en) Aircraft multi-function wire and insulation tester
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
JP2002156399A (ja) 回路基板の検査装置及び検査方法
JP2011172208A (ja) 出力装置および試験装置
KR100949282B1 (ko) 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드
KR101045036B1 (ko) Ic 테스터
JP5291289B2 (ja) 試験装置および検出方法
EP1763678B1 (en) Evaluation of an output signal of a device under test
JP3353288B2 (ja) Lsi試験装置
JP2009156580A (ja) 入力容量測定回路
JP2005321204A (ja) 半導体集積回路及びテストシステム
JP2002005999A (ja) 半導体試験装置
US6445207B1 (en) IC tester and IC test method
JP2010204058A (ja) 回路部品の試験装置および方法
JP4924231B2 (ja) 半導体試験装置
JP3645748B2 (ja) 半田不良検査装置
KR100439692B1 (ko) 피씨 마더보드를 이용한 반도체 소자 실장 테스트시의 노비디오 감지장치
CN115684657A (zh) 检测装置及检测模块
JP2010085230A (ja) アナログディジタル混在集積回路装置
CN117686945A (zh) 一种线缆开路或短路的检测系统或方法
WO2010044488A1 (ja) 同期型インパルスイミュニティ評価装置
JP2012018070A (ja) 擬似放電発生器および回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130607

LAPS Cancellation because of no payment of annual fees