WO2008072401A1 - 試験装置および検出方法 - Google Patents

試験装置および検出方法 Download PDF

Info

Publication number
WO2008072401A1
WO2008072401A1 PCT/JP2007/067763 JP2007067763W WO2008072401A1 WO 2008072401 A1 WO2008072401 A1 WO 2008072401A1 JP 2007067763 W JP2007067763 W JP 2007067763W WO 2008072401 A1 WO2008072401 A1 WO 2008072401A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
noise
voltage
signal
signal input
Prior art date
Application number
PCT/JP2007/067763
Other languages
English (en)
French (fr)
Inventor
Minoru Kobayashi
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Publication of WO2008072401A1 publication Critical patent/WO2008072401A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization

Definitions

  • the present invention relates to a test apparatus and a detection method.
  • the present invention relates to a test apparatus and a detection method for testing a device under test.
  • This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • Patent application 2006 337488 Application ⁇ December 2006 ⁇
  • Test apparatuses for testing devices under test such as semiconductor devices are known!
  • the test equipment may not be able to perform normal measurement due to noise from outside or inside the equipment.
  • the user of the test apparatus specifies the cause of the noise using, for example, an oscilloscope and a spectrum analyzer, or the noise amplitude and Measure frequency characteristics etc. (for example, see Patent Document 1).
  • Patent Document 1 Japanese Patent Laid-Open No. 8-122417
  • an object of one aspect of the technical innovation (innovation) included in the present specification is to provide a test apparatus and a detection method that can solve the above-described problems. To do. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a test apparatus for testing a device under test each of which is tested A plurality of signal output sections that output test signals to the terminals of the test device, a plurality of signal input sections that respectively input signals output from the terminals of the device under test according to the test signals, and noise of the test apparatus
  • Noise transmission path that propagates noise to at least one signal input section used for detection, and at least one signal input section, the voltage of the input signal input from the noise transmission path is preset during the test cycle
  • Detection control unit that operates in the window detection mode that detects whether or not it is outside the specified reference range every test cycle, and at least one signal input unit Depending particular the detected voltage, noise during the test period is to provide a test apparatus and a determining unit to have been detected.
  • a detection method for detecting a noise of a test apparatus by controlling a test apparatus that tests the device under test
  • the test apparatus includes a plurality of signal output units that output test signals to the terminals of the device under test, and a plurality of signals that respectively input signals output from the terminals of the device under test according to the test signals.
  • a noise transmission path that propagates noise to at least one signal input section that is used to detect noise in the test apparatus, and at least one signal input section is connected to the noise transmission path.
  • FIG. 1 shows a test apparatus 10, a device under test 100, and a node apparatus 200 according to an embodiment of the present invention.
  • FIG. 2 shows a configuration of a test apparatus 10 according to an embodiment of the present invention, together with a device under test 100 and a nodola apparatus 200.
  • FIG. 3 shows an example of a window strobe signal.
  • FIG. 4 shows an example of a determination result of presence / absence of an input signal and noise.
  • FIG. 5 shows an example of a noise detection flow of the test apparatus 10 according to the embodiment of the present invention.
  • FIG. 6 shows a configuration of a test apparatus 10 according to a first modification of the embodiment of the present invention.
  • FIG. 7 shows an example of a noise detection process flow of the test apparatus 10 according to the first modification.
  • FIG. 8 shows a configuration of a test apparatus 10 according to a second modification of the embodiment of the present invention.
  • FIG. 9 shows a configuration of a test apparatus 10 according to a third modification of the embodiment of the present invention.
  • FIG. 10 shows an example of a window strobe signal in the test apparatus 10 according to a third modification of the embodiment of the present invention. Explanation of symbols
  • Performance board 20 "socket, 22 ... Signal output section, 24 ... Signal input section, 26 ... Noise transmission path, 28 ... Detection control section, 32 ... Reference potential generation section 34, 'Resistance, 36 ... Switch, 38', Judgment unit, 40 ... Nondra control unit, 50 ... Noise input unit, 52 ... 'Driver, 54 ... Threshold voltage generation , 56 ⁇ ⁇ side comparator, 58 ⁇ 'L side comparator, 60 ⁇ logic comparator, 62 ⁇ ⁇ ⁇ reference voltage source, 64 "DA converter, 66 ⁇ capacitor, 7 0 '' Period setting part, 100 ... Device under test, 200 ...
  • FIG. 1 shows a test apparatus 10, a device under test 100, and a nodola apparatus 2 according to the present embodiment.
  • the test apparatus 10 tests the device under test 100. More specifically, test equipment 10 generates a test signal and supplies it to the device under test 100, and the device under test 100 is tested based on whether the output signal output as a result of the operation of the device under test 100 based on the test signal matches the expected value. Determine whether device 100 is good or bad. Further, the test apparatus 10 detects noise (for example, ESD) generated outside or inside the apparatus.
  • ESD noise
  • the test apparatus 10 includes a device mounting unit 12, a test head 14, and a control device 16.
  • the device mounting section 12 is mounted with the device under test 100 and electrically connects the device under test 100 and the circuit in the test head 14.
  • the device mounting section 12 includes a performance board 18 and a socket 20 provided on the performance board 18 for holding the device under test 100.
  • the test head 14 mounts a plurality of test modules in a housing. Each test module generates a test signal and supplies the test signal to the corresponding terminal of the device under test 100.
  • Each test module obtains the output signal output according to the test signal from the terminal of the device under test 100 and compares it with the expected value.
  • the control device 16 is connected to a plurality of test modules in the test head 14, and controls the plurality of test modules.
  • the control device 16 is realized by a computer separated from the test head 14.
  • the handler device 200 takes out the device under test 100 from the storage tray and removes it from the test head 1.
  • FIG. 2 shows the configuration of the test apparatus 10 according to the present embodiment, together with the device under test 100 and the node apparatus 200.
  • FIG. 3 shows an example of the window strobe signal.
  • the test apparatus 10 includes a plurality of signal output units 22, a plurality of signal input units 24, a noise transmission path 26, a detection control unit 28, a reference potential generation unit 32, a resistor 34, and a switch 36. And a determination unit 38 and a handler control unit 40.
  • the plurality of signal output units 22, the plurality of signal input units 24, the reference potential generation unit 32, the resistor 34, and the switch 36 are provided in the test head 14.
  • the detection control unit 28, the determination unit 38, and the node control unit 40 are controlled by the control device 16 executing a predetermined program. This is realized by the control device 16.
  • Each of the plurality of signal output units 22 outputs a test signal to the terminal of the device under test 100.
  • Each signal output unit 22 includes a driver 52 as an example. The driver 52 amplifies the supplied test signal and supplies it to the corresponding terminal of the device under test 100.
  • Each of the plurality of signal input sections 24 inputs a signal output from a terminal of the device under test 100 in accordance with a test signal.
  • each signal input unit 24 includes a threshold potential generation unit 54, an H logic side comparator 56, an L logic side comparator 58, and a logic comparison unit 60.
  • the threshold potential generating unit 54 generates threshold voltages (H logic threshold voltage V, L logic threshold voltage V) for determining the logic of the input signal.
  • the H logic threshold voltage V is L
  • the logic side comparator 56 is connected to the voltage of the input signal.
  • H Compare logic threshold voltage V.
  • the logic comparison unit 60 detects the logic of the input signal based on the comparison result by the H logic side comparator 56 and the L logic side comparator 58. That is, the logic comparison unit 60 determines whether the voltage of the input signal is greater than the H logic threshold voltage V (that is, the input signal
  • the logic comparison unit 60 determines that the voltage of the input signal is greater than or equal to the L logic threshold voltage V and less than or equal to the H logic threshold voltage V based on the comparison result by the H logic side comparator 56 and the L logic side comparator 58
  • the logic comparison unit 60 detects the logic of the input signal at the timing specified by the strobe signal.
  • the logic comparison unit 60 operates in the window detection mode. That is, the logic comparison unit 60 detects the logic of the input signal at the timing specified by the window strobe signal.
  • the window strobe signal is a signal that specifies an arbitrary continuous period in the test cycle.
  • the logic comparison unit 60 detects that the input signal is H logic in the period specified by the window strobe signal when it becomes higher than the H logic threshold voltage V. This In this case, the logic comparison unit 60 assumes that the voltage of the input signal instantaneously becomes higher than the H logic threshold voltage V and then becomes lower than the intermediate value or the L logic threshold voltage V.
  • the logic comparison unit 60 detects that the input signal is L logic when it becomes lower than the L logic threshold voltage V during the period specified by the window strobe signal.
  • the logic comparison unit 60 assumes that the voltage of the input signal instantaneously becomes lower than the L logic threshold voltage V and then becomes higher than the intermediate value or the H logic threshold voltage V.
  • the logic comparison unit 60 detects that the input signal power is logic, and the voltage of the input signal is greater than the H logic threshold voltage V during the period specified by the window strobe signal.
  • the input signal is an intermediate value if it is not less than the L logic threshold voltage V.
  • At least one signal input unit 24 among the plurality of signal input units 24 is used as a signal input unit for inputting noise when the test apparatus 10 performs a noise detection operation.
  • the at least one signal input unit 24 used for detecting noise of the test apparatus 10 is hereinafter referred to as a noise input unit 50.
  • the noise transmission path 26 is provided for each noise input section 50.
  • the noise transmission path 26 propagates noise to the corresponding noise input unit 50.
  • the noise transmission path 26 may be a signal line in the device mounting section 12, one end of which is connected to the input end of the noise input section 50. Further, the noise transmission path 26 may be connected to the terminal of the device under test 100 at the end (the other end) where the noise input section 50 is not connected. As a result, the noise input section 50 can input ESD or the like charged into the device under test 100.
  • the noise transmission line 26 may have the other end opened as an example.
  • the noise input unit 50 can input noise according to, for example, electromagnetic waves given from an external device.
  • the noise transmission line 26 may be connected to the ground at the other end via a resistor having a sufficiently large resistance value (for example, 10 k ⁇ or 100 k ⁇ ).
  • the noise input unit 50 can input system noise generated in the test apparatus 10.
  • the detection control unit 28 causes the noise input unit 50 to receive an It operates in the window detection mode that detects whether or not the voltage is outside the preset reference range during the test cycle.
  • the detection control unit 28 causes the threshold potential generation unit 54 in the noise input unit 50 to output the H logical threshold voltage V having a predetermined value as the upper limit value of the reference range, and the lower limit value of the reference range.
  • L logic threshold voltage V As a predetermined value of L logic threshold voltage V
  • the detection controller 28 receives the signal input from the noise transmission path 26.
  • the noise input unit 50 It is possible to cause the noise input unit 50 to detect whether or not the voltage is outside the reference range.
  • the detection control unit 28 causes the noise input unit 50 to output L logic or H logic when the input signal voltage is outside the reference range, and when the input signal voltage is within the reference range. In this case, the noise input unit 50 can output an intermediate value.
  • the detection control unit 28 supplies a window strobe signal to the logic comparison unit 60 in the noise input unit 50 as shown in FIG. As a result, the detection control unit 28 determines whether or not the voltage of the input signal is out of the reference range during the period (noise detection period) specified by the window strobe signal for each test cycle. Use force S to force the output to.
  • the reference potential generator 32 generates a reference potential V (eg, 0V) that is a voltage within the reference range.
  • V eg, 0V
  • the reference potential generator 32 is smaller than the H logic threshold voltage V and L
  • a potential greater than the logical threshold voltage V (for example, the H logical threshold voltage V and the L logical threshold voltage V
  • the resistor 34 and the switch 36 are provided for each noise input unit 50.
  • One end of the resistor 34 is connected to the input end of the corresponding noise input unit 50 via the switch 36, and the other end is connected to the voltage output end of the reference potential generating unit 32.
  • the switch 36 connects the one end of the resistor 34 and the input end of the noise input unit 50 when the test device 10 performs the force detection operation! /.
  • the resistor 34 and the switch 36 as described above can force the potential S at the input end of the noise input unit 50 when the noise is not input to be the reference potential V.
  • the determination unit 38 determines that noise has been detected during the test cycle in response to detection of a voltage outside the reference range by the noise input unit 50. For example, the determination unit 38 determines that noise has been detected during the test cycle in response to the noise input unit 50 detecting L logic or H logic. Furthermore, the determination unit 38, for example, detects that noise is detected. If determined, the user may be notified that noise has occurred. For example, the determination unit 38 may notify the number of a terminal connected to the noise input unit 50 in which noise is detected, or may display the noise level in a graph.
  • the handler control unit 40 controls the operation in the handler device 200. That is, the handler control unit 40 controls an operation in which the handler device 200 mounts the device under test 100 on the device mounting unit 12 or removes the handler device 200 from the device mounting unit 12.
  • FIG. 4 shows an example of the determination result of the presence or absence of an input signal and noise.
  • the noise input section 50 when the switch 36 is turned on and no signal is input via the noise transmission path 26, the voltage at the input terminal becomes, for example, the reference potential V that is the substantially central potential in the reference range.
  • the noise input unit 50 inputs a voltage obtained by adding the voltage of the noise propagated through the noise transmission path 26 and the reference potential V.
  • the noise input unit 50 when the input voltage exceeds the H logic threshold voltage V even for a moment within the period specified by the window strobe signal, or the input voltage is constant.
  • the noise input unit 50 is connected to a voltage outside the reference range (for example, (V -V) and (V) within the period specified by the window strobe signal.
  • test apparatus 10 As described above, according to the test apparatus 10, a simple configuration using the signal input unit 24 in the test apparatus 10 without using a measurement apparatus such as an oscilloscope and a spectrum analyzer, for example, Noise generated outside and inside the equipment can be measured. Further, according to the test apparatus 10, since noise is detected by the window strobe signal, it is also possible to detect instantaneously generated noise.
  • the test apparatus 10 controls the threshold voltage of the H logic side comparator 56 and the L logic side comparator 58, thereby controlling the reference range of the voltage detected as noise by the detection control unit 28. can do. Therefore, the test apparatus 10 increases the reference range when detecting a large level of noise such as several tens volts such as ESD, and detects a small level of noise such as noise included in the reference voltage. in case of The reference range can be reduced. Thereby, according to the test apparatus 10, the voltage range to be detected as noise can be set to an optimum value according to the situation.
  • FIG. 5 shows an example of a noise detection flow of the test apparatus 10 according to the present embodiment.
  • the detection control unit 28 sets the reference range to an appropriate value (step S 1001). That is, the detection control unit 28 generates the H logic threshold voltage V and the L logic threshold generated by the threshold potential generation unit 54.
  • the handler control unit 40 controls the handler device 200 so that the device under test 100 is mounted on the device mounting unit 12 and the device mounting unit 12 is not subjected to an electrical test.
  • the dummy operation for removing the device under test 100 from 12 is repeated (S102).
  • the detection control unit 28 causes the handler device 200 to mount the device under test 100 on the device mounting unit 12 and remove the device under test 100 from the device mounting unit 12.
  • the voltage outside the reference range is detected by the noise input unit 50 (S 1002).
  • the detection control unit 28 causes the noise input unit 50 to be out of the reference range every time the handler device 200 performs at least one of the operation of mounting the device under test 100 on the device mounting unit 12 and the operation of removing the device under test 100. May be detected.
  • the determination unit 38 determines whether or not the noise input unit 50 has detected a voltage outside the reference range during the operation of the handler device 200 (S 1003). Then, the determination unit 38 identifies that noise has occurred due to the operation of the handler device 200 in response to the noise input unit 50 detecting a voltage outside the reference range during the operation of the handler device 200 (S 1004 ).
  • the test apparatus 10 can detect noise generated during the operation of the handler apparatus 200. Further, the noise transmission path 26 is connected to the noise input section 50, and the other end of the noise transmission path 26 is one of the devices under test 100 when the device under test 100 is mounted! It may be connected to a terminal. As a result, the noise input section 50 connected to the noise transmission path 26 is charged from the handler device 200 at the moment of contact with the charge force S charged on the device under test 100, for example, the socket 20, by repeated operation by the handler device 200. ESD discharged to the test apparatus 10 can be detected.
  • the test apparatus 10 may perform an electrical test of the device under test 100 during the period when the device under test 100 is mounted on the device mounting unit 12 in step S1002. .
  • the device mounting unit 12 electrically connects the plurality of signal output units 22 and the device under test 100, and the signal input unit 24 other than the noise input unit 50 and the device under test 100.
  • the device mounting unit 12 supplies the test signal output from the signal output unit 22 to the device under test 100, and supplies the output signal output from the device under test 100 to the signal input unit 24 other than the noise input unit 50. can do.
  • the device mounting unit 12 may connect the terminal of the device under test 100 that is not a test target and the noise input unit 50 via the noise transmission path 26! /.
  • the noise input unit 50 can detect noise generated during an actual test.
  • FIG. 6 shows a configuration of the test apparatus 10 according to the first modification example of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as the members having the same reference numerals shown in FIG. 2, the description thereof will be omitted except for the following differences.
  • the test apparatus 10 further includes a reference voltage source 62.
  • the reference voltage source 62 outputs a preset reference voltage.
  • at least one signal output unit 22 outputs an analog signal.
  • At least one signal output unit 22 that outputs an analog signal has a DA converter 64.
  • the DA converter 64 is connected to the reference voltage source 62, inputs a digital value of the output voltage to be output to the device under test 100, and converts it into an analog output voltage based on the reference voltage.
  • the noise input unit 50 is connected to the voltage output terminal of the reference voltage source 62 via the noise transmission path 26.
  • the noise input unit 50 may be connected to the reference voltage source 62 via a noise transmission path 26 formed in the device mounting unit 12. Accordingly, the noise input unit 50 can input the reference voltage output from the reference voltage source 62. Further, the noise input unit 50 may further input the reference voltage output from the reference voltage source 62 via the capacitor 66. Thereby, the noise input unit 50 can input an AC component included in the reference voltage output from the reference voltage source 62.
  • Such a noise input unit 50 can detect whether or not the AC component included in the reference voltage output from the reference voltage source 62 is out of the reference range. Then, the determination unit 38 Determines whether or not noise has been detected in the reference voltage in response to detection of a voltage outside the reference range by the noise input unit 50. According to such a test apparatus 10 according to the present modification, it is possible to detect noise included in the reference voltage generated from the reference voltage source 62.
  • FIG. 7 shows an example of a noise detection process flow of the test apparatus 10 according to the first modification.
  • the detection control unit 28 initializes the reference range to an appropriate value (step S1101).
  • the detection control unit 28 operates, for example, the signal output unit 22 that outputs an analog signal, the handler device 200, or another external device.
  • the detection control unit 28 causes the noise input unit 50 to detect a voltage outside the reference range (S1102).
  • the determination unit 38 determines whether or not the noise input unit 50 detects a voltage outside the reference range (S 1103).
  • the detection control unit 28 expands the reference range by a predetermined amount (S1104).
  • the detection control unit 28 causes, for example, an external device or the like to perform the same operation as when noise is detected, and causes the noise input unit 50 to detect a voltage outside the reference range (S1105).
  • the determination unit 38 determines whether or not the noise input unit 50 has detected a voltage outside the reference range (S1106).
  • the detection control unit 28 returns the processing to step S1104 on condition that the noise input unit 50 detects a voltage outside the reference range in step S1106 (Yes in S1106).
  • the detection control unit 28 advances the process to step S1107 on the condition that the noise input unit 50 has not detected a voltage outside the reference range for a certain period of time (No in S1106), for example.
  • the detection control unit 28 causes the noise source device to repeat the operation at the time of noise generation, and further expands the reference range according to the detection of noise.
  • the detection control unit 28 determines the magnitude of noise based on the reference range set immediately before (S1107). That is, the detection control unit 28 determines the magnitude of noise according to the maximum range of the reference range in which noise is detected.
  • the test apparatus 10 when noise repeatedly occurs due to, for example, the operation of an external device or the like, the test apparatus 10 repeatedly generates noise and gradually increases the reference range. Then, the test apparatus 10 detects the maximum reference range in which noise can be detected. This
  • test apparatus 10 it is possible to measure the magnitude of noise.
  • the test apparatus 10 When the noise is repeatedly generated due to the operation of an external device, for example, the test apparatus 10 repeatedly generates the noise in synchronization with the test cycle, and controls the window strobe signal to reduce the noise. The detection range may be gradually narrowed. Then, the test apparatus 10 may detect the timing at which noise occurs by narrowing the noise detection range to a predetermined time range. Thereby, according to the test apparatus 10, it is possible to specify the noise generation operation in the device that is the noise generation source.
  • FIG. 8 shows a configuration of the test apparatus 10 according to the second modification of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as the members having the same reference numerals shown in FIG. 2, the description thereof will be omitted except for the following differences.
  • the test apparatus 10 further includes a cycle setting unit 70.
  • the cycle setting unit 70 sets a test cycle larger than the period during which the operation test of the device under test 100 is not performed! / During the period during which the operation test is performed.
  • the detection control unit 28 detects whether or not the voltage of the input signal is out of the reference range during the period when the operation test of the device under test 100 is not performed.
  • the detection control unit 28 may set the ratio of the period for detecting whether or not the voltage of the input signal during the test cycle has become out of the reference range to the maximum. That is, the detection control unit 28 sets the time width of the window strobe signal that specifies the noise detection period in each test cycle to the maximum settable period.
  • test cycle since the test cycle is lengthened, it is possible to increase the noise detection period specified by the window strobe signal. As a result, according to the test apparatus 10, even single noise with low occurrence frequency can be detected more reliably.
  • FIG. 9 shows a configuration of a test apparatus 10 according to a third modification of the present embodiment.
  • FIG. 10 shows an example of the window strobe signal in the test apparatus 10 according to the third modification of the present embodiment. Since the test apparatus 10 according to this modification adopts substantially the same configuration and function as the members having the same reference numerals shown in FIG. 2, the description thereof will be omitted except for the following differences.
  • one noise transmission line 26 is connected to the noise input unit 50-1 and the noise input unit 50-2.
  • the detection control unit 28 sets the noise input unit 50-1 and the noise input unit 50-2 so that the voltage of the input signal input from the noise transmission path 26 is set in advance during the test cycle.
  • the window detection mode is used to detect whether the power falls outside the reference range at each test cycle. Then, the detection control unit 28 sets the noise input unit 50-1 and the noise input unit 50-2 in the noise input unit 50-1 and the noise input unit 50-2 so that the input signal voltage is out of the reference range. The detection period in the test cycle is set so that the non-detection periods that cannot be detected are overlapped.
  • the detection control unit 28 supplies the first window strobe signal as shown in FIG. 10 to the first noise input unit 50-1, and the second window strobe signal as the first window strobe signal.
  • the determination unit 38 determines whether or not each of the first noise input unit 50-1 and the second noise input unit 50-2 has detected a voltage outside the reference range.
  • the detection period that can be specified by the window strobe signal has to be shorter than the test cycle for the reasons of device limitations, according to the test device 10, 1 of each test cycle can be obtained. Noise can be detected over a period (ie, without a non-detection period).

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスの端子へ試験信号を出力する複数の信号出力部と、試験信号に応じて被試験デバイスの端子から出力される信号をそれぞれ入力する複数の信号入力部と、当該試験装置のノイズを検出するために用いる少なくとも１つの信号入力部に対してノイズを伝播するノイズ伝送路と、少なくとも１つの信号入力部を、ノイズ伝送路から入力される入力信号の電圧が試験周期の間に予め設定された基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードで動作させる検出制御部と、少なくとも１つの信号入力部により基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノイズが検出されたと判定する判定部とを備える試験装置を提供する。

Description

明 細 書
試験装置および検出方法
技術分野
[0001] 本発明は、試験装置および検出方法に関する。特に本発明は、被試験デバイスを 試験する試験装置および検出方法に関する。本出願は、下記の日本出願に関連す る。文献の参照による組み込みが認められる指定国については、下記の出願に記載 された内容を参照により本出願に組み込み、本出願の一部とする。
1. 特願 2006— 337488 出願曰 2006年 12月 14曰
背景技術
[0002] 半導体装置等の被試験デバイスを試験する試験装置が知られて!/、る。試験装置は 、装置外部または内部からのノイズが原因となり、測定動作が正常に行えない場合が ある。ノイズが原因で測定動作が正常に行えないと推測される場合、試験装置の使 用者は、例えば、オシロスコープおよびスペクトラムアナライザ等を用いて、ノイズの 発生原因を特定し、又は、ノイズの振幅および周波数特性等を測定する（例えば、特 許文献 1参照。）。
[0003] 特許文献 1：特開平 8— 122417号公報
発明の開示
発明が解決しょうとする課題
[0004] ところで、オシロスコープを用いて試験装置のノイズを測定する場合、微小な電圧 のノイズ (例えば 10ミリ V以下のノイズ)を検出することが困難であった。また、試験装 置にプローブを接触させるので、被測定回路にインピーダンスを与えてしまい、精度 良くノイズを測定できない場合があった。
[0005] また、スペクトラムアナライザを用いて試験装置のノイズを測定した場合、繰返し周 期を有するノイズでなければ測定することが困難であった。従って、 ESD (Electrost atic Discharge)等の単発で発生するノイズを検出することが困難であった。
[0006] そこで本明細書に含まれる技術革新 (イノベーション）の 1つの側面においては、上 記の課題を解決することのできる試験装置および検出方法を提供することを目的と する。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成 される。また従属項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0007] 上記課題を解決するために、本明細書に含まれるイノベーションに関連する第 1の 側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であ つて、それぞれが被試験デバイスの端子へ試験信号を出力する複数の信号出力部 と、試験信号に応じて被試験デバイスの端子から出力される信号をそれぞれ入力す る複数の信号入力部と、当該試験装置のノイズを検出するために用いる少なくとも 1 つの信号入力部に対してノイズを伝播するノイズ伝送路と、少なくとも 1つの信号入力 部を、ノイズ伝送路から入力される入力信号の電圧が試験周期の間に予め設定され た基準範囲外となったか否かを試験周期毎に検出するウィンドウ検出モードで動作さ せる検出制御部と、少なくとも 1つの信号入力部により基準範囲外の電圧を検出した ことに応じて、当該試験周期の間にノイズが検出されたと判定する判定部とを備える 試験装置を提供する。
[0008] 本明細書に含まれるイノベーションに関連する第 2の側面による検出方法の一つの 例によると、被試験デバイスを試験する試験装置を制御して、試験装置のノイズを検 出する検出方法であって、試験装置は、それぞれが被試験デバイスの端子へ試験 信号を出力する複数の信号出力部と、試験信号に応じて被試験デバイスの端子から 出力される信号をそれぞれ入力する複数の信号入力部とを備え、試験装置のノイズ を検出するために用いる少なくとも 1つの信号入力部に対してノイズを伝播するノイズ 伝送路を接続することと、少なくとも 1つの信号入力部を、ノイズ伝送路から入力され る入力信号の電圧が試験周期の間に予め設定された基準範囲外となったか否かを 試験周期毎に検出するウィンドウ検出モードで動作させることと、少なくとも 1つの信 号入力部により基準範囲外の電圧を検出したことに応じて、当該試験周期の間にノ ィズが検出されたと判定することとを備える検出方法を提供する。
[0009] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。
図面の簡単な説明 [0010] [図 1]図 1は、本発明の実施形態に係る試験装置 10、被試験デバイス 100およびノ、 ンドラ装置 200を示す。
[図 2]図 2は、本発明の実施形態に係る試験装置 10の構成を、被試験デバイス 100 およびノヽンドラ装置 200とともに示す。
[図 3]図 3は、ウィンドウストローブ信号の一例を示す。
[図 4]図 4は、入力信号およびノイズの有無の判定結果の一例を示す。
[図 5]図 5は、本発明の実施形態に係る試験装置 10のノイズ検出フロ一の一例を示 す。
[図 6]図 6は、本発明の実施形態の第 1変形例に係る試験装置 10の構成を示す。
[図 7]図 7は、第 1変形例に係る試験装置 10のノイズ検出処理フローの一例を示す。
[図 8]図 8は、本発明の実施形態の第 2変形例に係る試験装置 10の構成を示す。
[図 9]図 9は、本発明の実施形態の第 3変形例に係る試験装置 10の構成を示す。
[図 10]図 10は、本発明の実施形態の第 3変形例に係る試験装置 10におけるウィンド ウストローブ信号の一例を示す。 符号の説明
[0011] 10···試験装置、 12···デバイス搭載部、 14···テストヘッド、 16· "制御装置、 18·
··パフォーマンスボード、 20· "ソケット、 22···信号出力部、 24···信号入力部、 26 . ··ノイズ伝送路、 28· · ·検出制御部、 32· ··基準電位発生部、 34·· '抵抗、 36· · . スィッチ、 38·· '判定部、 40·· ·ノヽンドラ制御部、 50· ··ノイズ入力部、 52· · 'ドライバ 、 54· ··閾値電位発生部、 56· · ·Η論理側コンパレータ、 58·· 'L論理側コンパレー タ、 60···論理比較部、 62···基準電圧源、 64"'DA変換器、 66· "コンデンサ、 7 0· · '周期設定部、 100·· ·被試験デバイス、 200·· 'ノ、ンドラ装置
発明を実施するための最良の形態
[0012] 以下、発明の実施の形態を通じて本発明の（一)側面を説明するが、以下の実施形 態は請求の範囲に係る発明を限定するものではなぐまた実施形態に示された特徴 の組み合わせ全てが発明の解決手段に必須であるとは限らない。
[0013] 図 1は、本実施形態に係る試験装置 10、被試験デバイス 100およびノヽンドラ装置 2
00を示す。試験装置 10は、被試験デバイス 100を試験する。より詳しくは、試験装置 10は、試験信号を生成して被試験デバイス 100に供給し、被試験デバイス 100が試 験信号に基づいて動作した結果出力する出力信号が期待値と一致するか否かに基 づいて被試験デバイス 100の良否を判断する。さらに、試験装置 10は、当該装置の 外部または内部で発生したノイズ (例えば ESD)を検出する。
[0014] 試験装置 10は、デバイス搭載部 12と、テストヘッド 14と、制御装置 16とを備える。
デバイス搭載部 12は、被試験デバイス 100が搭載され、被試験デバイス 100とテスト ヘッド 14内の回路とを電気的に接続する。デバイス搭載部 12は、一例として、パフォ 一マンスボード 18と、このパフォーマンスボード 18の上部に設けられて被試験デバィ ス 100を保持するソケット 20とを有する。
[0015] テストヘッド 14は、筐体内に複数の試験モジュールを搭載する。各試験モジュール は、試験信号を生成し、対応する被試験デバイス 100の端子に試験信号を供給する
。また、各試験モジュールは、試験信号に応じて出力される出力信号を被試験デバ イス 100の端子から取得し、期待値と比較する。
[0016] 制御装置 16は、テストヘッド 14内の複数の試験モジュールに接続され、これら複数 の試験モジュールを制御する。制御装置 16は、一例として、テストヘッド 14と別体とさ れたコンピュータにより実現される。
[0017] ハンドラ装置 200は、被試験デバイス 100を収納トレイから取り出してテストヘッド 1
4上のデバイス搭載部 12に搭載し、被試験デバイス 100をデバイス搭載部 12から取 り外して例えば収納トレイに戻す。ハンドラ装置 200は、一例として、制御装置 16によ り動作が制御される。
[0018] 図 2は、本実施形態に係る試験装置 10の構成を被試験デバイス 100およびノ、ンド ラ装置 200とともに示す。図 3は、ウィンドウストローブ信号の一例を示す。
[0019] 試験装置 10は、複数の信号出力部 22と、複数の信号入力部 24と、ノイズ伝送路 2 6と、検出制御部 28と、基準電位発生部 32と、抵抗 34と、スィッチ 36と、判定部 38と 、ハンドラ制御部 40とを備える。なお、本実施形態において、複数の信号出力部 22 、複数の信号入力部 24、基準電位発生部 32、抵抗 34およびスィッチ 36は、テストへ ッド 14内に設けられる。また、本実施形態において、検出制御部 28、判定部 38およ びノ、ンドラ制御部 40は、制御装置 16が所定のプログラムを実行することにより、当該 制御装置 16により実現される。
[0020] 複数の信号出力部 22のそれぞれは、被試験デバイス 100の端子へ試験信号を出 力する。各信号出力部 22は、一例として、ドライバ 52を有する。ドライバ 52は、与えら れた試験信号を増幅して被試験デバイス 100の対応する端子に供給する。
[0021] 複数の信号入力部 24のそれぞれは、試験信号に応じて被試験デバイス 100の端 子から出力される信号を入力する。各信号入力部 24は、一例として、閾値電位発生 部 54と、 H論理側コンパレータ 56と、 L論理側コンパレータ 58と、論理比較部 60とを 有する。
[0022] 閾値電位発生部 54は、入力された信号の論理を判定するための閾値電圧（H論理 閾値電圧 V 、L論理閾値電圧 V )を発生する。なお、 H論理閾値電圧 V は、 L
OH OL OH
論理閾値電圧 V よりも高い。 H論理側コンパレータ 56は、入力された信号の電圧と
OL
、 H論理閾値電圧 V とを比較する。 L論理側コンパレータ 58は、入力された信号の
OH
電圧と、 L論理閾値電圧 V とを比較する。
OL
[0023] 論理比較部 60は、 H論理側コンパレータ 56および L論理側コンパレータ 58による 比較結果に基づき、入力された信号の論理を検出する。すなわち、論理比較部 60は 、入力された信号の電圧が H論理閾値電圧 V より大きいか (すなわち、入力された
OH
電圧が H論理である力 、入力された信号の電圧が L論理閾値電圧 V より小さ!/、か
OL
(すなわち、入力された電圧が L論理である力、)を検出する。さらに、論理比較部 60は 、 H論理側コンパレータ 56および L論理側コンパレータ 58による比較結果に基づき、 入力された信号の電圧が、 L論理閾値電圧 V 以上且つ H論理閾値電圧 V 以下
OL OH
であるか (すなわち、中間値である力、)を検出する。
[0024] また、論理比較部 60は、ストローブ信号により指定されたタイミングで、入力された 信号の論理を検出する。論理比較部 60は、一例として、ウィンドウ検出モードにより 動作する。すなわち、論理比較部 60は、ウィンドウストローブ信号により指定されたタ イミングで、入力された信号の論理を検出する。ウィンドウストローブ信号は、図 3に示 すように、試験周期中における任意の連続期間を指定する信号である。
[0025] 論理比較部 60は、ウィンドウストローブ信号により指定された期間中において、 H論 理閾値電圧 V より大きくなつた場合には、入力信号が H論理であると検出する。こ の場合において、論理比較部 60は、入力信号の電圧が、瞬間的に H論理閾値電圧 V より大きくなり、その後、中間値または L論理閾値電圧 V より小さくなつたとして
OH OL
も、入力信号が H論理であると検出する。
[0026] また、論理比較部 60は、ウィンドウストローブ信号により指定された期間中において 、 L論理閾値電圧 V より小さくなつた場合には、入力信号が L論理であると検出する
OL
。この場合において、論理比較部 60は、入力信号の電圧が、瞬間的に L論理閾値電 圧 V より小さくなり、その後、中間値または H論理閾値電圧 V より大きくなつたとし
OL OH
ても、入力信号力 論理であると検出するまた、論理比較部 60は、ウィンドウストロー ブ信号により指定された期間中、入力信号の電圧が、 H論理閾値電圧 V より大きく
OH
ならず且つ L論理閾値電圧 V より小さくならなかった場合、入力信号が中間値であ
OL
ると検出する。
[0027] ここで、複数の信号入力部 24のうちの少なくとも一つの信号入力部 24は、当該試 験装置 10がノイズ検出動作を行っている場合において、ノイズを入力する信号入力 部として用いられる。当該試験装置 10のノイズを検出するために用いる少なくとも 1つ の信号入力部 24のことを、以下、ノイズ入力部 50と称する。
[0028] ノイズ伝送路 26は、それぞれのノイズ入力部 50毎に設けられる。ノイズ伝送路 26 は、対応するノイズ入力部 50に対してノイズを伝播する。ノイズ伝送路 26は、一例と して、一端がノイズ入力部 50の入力端に接続された、デバイス搭載部 12内の信号線 路であってよい。また、ノイズ伝送路 26は、ノイズ入力部 50が接続されていない側の 端 (他端）が、被試験デバイス 100の端子に接続されてよい。これにより、ノイズ入力 部 50は、被試験デバイス 100に帯電した ESD等を入力することができる。
[0029] また、ノイズ伝送路 26は、一例として、他端が開放されてもよい。これにより、ノイズ 伝送路 26がアンテナとして機能するので、ノイズ入力部 50は、例えば外部装置から 与えられる電磁波に応じたノイズを入力することができる。また、ノイズ伝送路 26は、 一例として、他端が十分に大きな抵抗値 (例えば、 10キロ Ωまたは 100キロ Ω等）の 抵抗を介してグランドに接続されてもよい。これにより、ノイズ入力部 50は、当該試験 装置 10の装置内で発生するシステムノイズを入力することができる。
[0030] 検出制御部 28は、ノイズ入力部 50を、ノイズ伝送路 26から入力される入力信号の 電圧が試験周期の間に予め設定された基準範囲外となったか否力、を試験周期毎に 検出するウィンドウ検出モードで動作させる。検出制御部 28は、一例として、ノイズ入 力部 50内の閾値電位発生部 54に対して、基準範囲の上限値として所定の値の H論 理閾値電圧 V を出力させ、基準範囲の下限値として所定の値の L論理閾値電圧 V
OH
を出力させる。これにより、検出制御部 28は、ノイズ伝送路 26から入力される信号
OL
の電圧が基準範囲外となったか否かをノイズ入力部 50に検出させることができる。す なわち、検出制御部 28は、入力される信号の電圧が基準範囲外の場合にはノイズ 入力部 50に L論理または H論理を出力させ、入力される信号の電圧が基準範囲内 の場合にはノイズ入力部 50に中間値を出力させることができる。
[0031] さらに、検出制御部 28は、一例として、図 3に示すような、ノイズ入力部 50内の論理 比較部 60に対して、ウィンドウストローブ信号を供給する。これにより、検出制御部 28 は、試験周期毎のウィンドウストローブ信号により指定された期間（ノイズ検出期間）に おいて、入力される信号の電圧が基準範囲外となったか否かをノイズ入力部 50に出 力させること力 Sでさる。
[0032] 基準電位発生部 32は、基準範囲内の電圧である基準電位 V (例えば 0V)を発生
T
する。基準電位発生部 32は、一例として、 H論理閾値電圧 V より小さぐ且つ、 L論
OH
理閾値電圧 V より大きい電位 (例えば、 H論理閾値電圧 V と L論理閾値電圧 V
OL OH OL
との間の略中間電圧）を発生する。
[0033] 抵抗 34およびスィッチ 36は、それぞれのノイズ入力部 50毎に設けられる。抵抗 34 は、一端がスィッチ 36を介して対応するノイズ入力部 50の入力端に接続され、他端 が基準電位発生部 32の電圧出力端に接続される。スィッチ 36は、当該試験装置 10 力 ィズ検出動作を行って!/、る場合にお!/、て抵抗 34の一端とノイズ入力部 50の入力 端を接続する。このような抵抗 34およびスィッチ 36は、ノイズが入力されていない場 合におけるノイズ入力部 50の入力端の電位を、基準電位 Vとすること力 Sできる。
T
[0034] 判定部 38は、ノイズ入力部 50により基準範囲外の電圧を検出したことに応じて、当 該試験周期の間にノイズが検出されたと判定する。判定部 38は、一例として、ノイズ 入力部 50が L論理または H論理を検出したことに応じて、当該試験周期の間にノィ ズが検出されたと判定する。さらに、判定部 38は、一例として、ノイズが検出されたと 判定した場合、ノイズを発生した旨を使用者に通知してよい。また、判定部 38は、一 例として、ノイズが検出されたノイズ入力部 50に接続された端子の番号を通知したり 、ノイズレベルをグラフで表示したりしてよい。
[0035] ハンドラ制御部 40は、ハンドラ装置 200における動作を制御する。すなわち、ハンド ラ制御部 40は、ハンドラ装置 200が被試験デバイス 100をデバイス搭載部 12に搭載 し、またはハンドラ装置 200がデバイス搭載部 12から取り外す動作を制御する。
[0036] 図 4は、入力信号およびノイズの有無の判定結果の一例を示す。ノイズ入力部 50 は、スィッチ 36がオンとされ且つノイズ伝送路 26を介してなんら信号が入力されない 場合、入力端子の電圧が、例えば基準範囲の略中心電位である基準電位 Vとなる。
T
従って、ノイズ入力部 50は、ノイズ伝送路 26を介して伝播されたノイズの電圧と、基 準電位 Vとを加算した電圧を入力する。
T
[0037] ノイズ入力部 50は、ウィンドウストローブ信号により指定された期間内において、入 力電圧が一瞬でも H論理閾値電圧 V より大きくなつた場合、または、入力電圧が一
OH
瞬でも L論理閾値電圧 V より小さくなつた場合、入力信号の電圧が基準範囲外とな
OL
つたと検出する。従って、ノイズ入力部 50は、ウィンドウストローブ信号により指定され た期間内において、基準範囲外の電圧（例えば (V -V )より大きい電圧および (V
OH T
-V )より小さい電圧）のノイズ力 一瞬でもノイズ伝送路 26から入力されたか否か
OL T
を検出すること力できる。
[0038] 以上のように、試験装置 10によれば、例えばオシロスコープおよびスペクトラムアナ ライザのような測定装置を用いずに、当該試験装置 10内の信号入力部 24を流用し た簡易な構成で、装置外部および内部において発生したノイズを測定することができ る。また、試験装置 10によれば、ウィンドウストローブ信号によりノイズを検出するので 、瞬時的に発生されるノイズも検出することができる。
[0039] また、試験装置 10は、一例として、 H論理側コンパレータ 56および L論理側コンパ レータ 58の閾値電圧を制御することにより、検出制御部 28によりノイズとして検出す る電圧の基準範囲を制御することができる。従って、試験装置 10は、例えば、 ESD のような数 10ボルト程度の大きなレベルのノイズを検出する場合には基準範囲を大 きくし、基準電圧に含まれるノイズのような小さいレベルのノイズを検出する場合には 基準範囲を小さくすることができる。これにより、試験装置 10によれば、ノイズとして検 出する電圧範囲を、状況に応じた最適な値に設定することができる。
[0040] 図 5は、本実施形態に係る試験装置 10のノイズ検出フローの一例を示す。まず、検 出制御部 28は、基準範囲を適切な値に設定する（ステップ S 1001)。すなわち、検 出制御部 28は、閾値電位発生部 54が発生する H論理閾値電圧 V および L論理閾
OH
値電圧 V 、並びに、基準電位発生部 32が発生する基準電位 Vを適切な値に設定
OL T
する。
[0041] 次に、ハンドラ制御部 40は、ハンドラ装置 200を制御して、被試験デバイス 100を デバイス搭載部 12に搭載して被試験デバイス 100の電気的な試験を行うことなくデ バイス搭載部 12から被試験デバイス 100を取り外すダミー動作を繰り返させる（S10 02)。さらに、ステップ S 1002において、検出制御部 28は、ハンドラ装置 200が被試 験デバイス 100をデバイス搭載部 12に搭載し、デバイス搭載部 12から被試験デバイ ス 100を取り外すハンドラ装置 200の動作中に、ノイズ入力部 50により基準範囲外の 電圧を検出させる（S 1002)。検出制御部 28は、一例として、ハンドラ装置 200が被 試験デバイス 100をデバイス搭載部 12に搭載する動作および被試験デバイス 100を 取り外す動作の少なくとも一方を行う度に、ノイズ入力部 50により基準範囲外の電圧 を検出させてよい。
[0042] 次に、判定部 38は、ハンドラ装置 200の動作中にノイズ入力部 50が基準範囲外の 電圧を検出したか否かを判定する（S 1003)。そして、判定部 38は、ハンドラ装置 20 0の動作中にノイズ入力部 50が基準範囲外の電圧を検出したことに応じて、ハンドラ 装置 200の動作によりノイズが発生したことを特定する（S 1004)。
[0043] 以上の処理により、試験装置 10によれば、ハンドラ装置 200の動作中に発生するノ ィズを検出すること力できる。さらに、ノイズ伝送路 26は、ノイズ入力部 50と接続され てレ、な!/、側の他端が、被試験デバイス 100の搭載時にお!/、て当該被試験デバイス 1 00のいずれかの端子と接続していてよい。これにより、このノイズ伝送路 26が接続さ れたノイズ入力部 50は、ハンドラ装置 200による繰り返し動作によって被試験デバィ ス 100に帯電した電荷力 S、例えばソケット 20に接触した瞬間にハンドラ装置 200から 試験装置 10へ放電する ESDを、検出することができる。 [0044] また、試験装置 10は、ステップ S1002において、被試験デバイス 100がデバイス搭 載部 12に搭載されて!/、る期間に、被試験デバイス 100の電気的な試験を行ってもよ い。また、この場合、デバイス搭載部 12は、複数の信号出力部 22と被試験デバイス 1 00、およびノイズ入力部 50以外の信号入力部 24と被試験デバイス 100の間を電気 的に接続する。これによりデバイス搭載部 12は、信号出力部 22から出力される試験 信号を被試験デバイス 100に供給し、被試験デバイス 100から出力された出力信号 をノイズ入力部 50以外の信号入力部 24に供給することができる。また、この場合、デ ノ イス搭載部 12は、一例として、試験対象外の被試験デバイス 100の端子とノイズ入 力部 50とをノイズ伝送路 26を介して接続してもよ!/、。以上によりノイズ入力部 50は、 実際の試験中において発生するノイズを検出することができる。
[0045] 図 6は、本実施形態の第 1変形例に係る試験装置 10の構成を示す。本変形例に係 る試験装置 10は、図 2に示した同一符号の部材と略同一の構成および機能を採るの で、以下相違点を除き説明を省略する。
[0046] 本変形例に係る試験装置 10は、基準電圧源 62を更に備える。基準電圧源 62は、 予め設定された基準電圧を出力する。また、本変形例に係る試験装置 10は、少なく とも 1つの信号出力部 22がアナログ信号を出力する。アナログ信号を出力する少なく とも 1つの信号出力部 22は、 DA変換器 64を有する。 DA変換器 64は、基準電圧源 62に接続され、被試験デバイス 100へと出力すべき出力電圧のデジタル値を入力し て基準電圧に基づきアナログの出力電圧に変換する。
[0047] ノイズ入力部 50は、ノイズ伝送路 26を介して、基準電圧源 62の電圧出力端に接続 される。ノイズ入力部 50は、一例として、デバイス搭載部 12内に形成されたノイズ伝 送路 26を介して基準電圧源 62に接続されてよい。これにより、ノイズ入力部 50は、 基準電圧源 62から出力された基準電圧を入力することができる。また、ノイズ入力部 50は、更にコンデンサ 66を介して、基準電圧源 62から出力された基準電圧を入力 してよい。これにより、ノイズ入力部 50は、基準電圧源 62から出力された基準電圧に 含まれる交流成分を入力することができる。
[0048] このようなノイズ入力部 50は、基準電圧源 62から出力された基準電圧に含まれる 交流成分が、基準範囲外となったか否かを検出することができる。そして、判定部 38 は、ノイズ入力部 50により基準範囲外の電圧を検出したことに応じて、基準電圧にノ ィズが検出されたか否かを判定する。このような本変形例に係る試験装置 10によれ ば、基準電圧源 62から発生された基準電圧に含まれるノイズを検出することができる
[0049] 図 7は、第 1変形例に係る試験装置 10のノイズ検出処理フローの一例を示す。まず 、検出制御部 28は、基準範囲を適切な値に初期設定する (ステップ S 1101)。次に、 検出制御部 28は、例えば、アナログ信号を出力する信号出力部 22、ハンドラ装置 2 00またはその他の外部装置等を動作させる。これとともに、検出制御部 28は、ノイズ 入力部 50により基準範囲外の電圧を検出させる（S1102)。次に、判定部 38は、ノィ ズ入力部 50が基準範囲外の電圧を検出したか否かを判定する（S 1103)
[0050] 次に、ノイズ入力部 50が基準範囲外の電圧を検出したことに応じて、検出制御部 2 8は、基準範囲を所定量分拡大する（S 1104)。次に、検出制御部 28は、例えば外 部装置等に対して、ノイズが検出された時と同一の動作をさせるとともに、ノイズ入力 部 50により基準範囲外の電圧を検出させる（S1105)。
[0051] 次に、判定部 38は、ノイズ入力部 50が基準範囲外の電圧を検出したか否かを判定 する（S1106)。ここで、検出制御部 28は、ステップ S1106において、ノイズ入力部 5 0が基準範囲外の電圧を検出したことを条件として（S1106の Yes)、処理をステップ S 1104に戻す。また、検出制御部 28は、例えば一定期間以上、ノイズ入力部 50が 基準範囲外の電圧を検出しなかったことを条件として（S1106の No)、処理をステツ プ S1107に進める。すなわち、検出制御部 28は、ノイズ発生源の機器にノイズ発生 時における動作を繰り返させるとともに、ノイズが検出されたことに応じて基準範囲を より広げていく。
[0052] ステップ S1106において Noの場合、次に、検出制御部 28は、直前に設定されて いた基準範囲に基づき、ノイズの大きさを判定する（S1107)。すなわち、検出制御 部 28は、ノイズが検出された基準範囲の最大範囲に応じてノイズの大きさを判定する
[0053] 以上のように、試験装置 10は、例えば外部機器等の動作に起因してノイズが繰り返 し発生する場合、ノイズを繰り返し発生させるとともに基準範囲を徐々に大きくする。 そして、試験装置 10は、ノイズが検出できる最大の基準範囲を検出する。これにより
、試験装置 10によれば、ノイズの大きさを測定すること力 sできる。
[0054] また、試験装置 10は、例えば外部機器等の動作に起因してノイズが繰り返し発生 する場合、試験周期と同期させてノイズを繰り返し発生させるとともに、ウィンドウストロ ーブ信号を制御してノイズ検出範囲を徐々に狭めてもよい。そして、試験装置 10は、 所定の時間範囲までノイズ検出範囲を狭めて、ノイズが発生したタイミングを検出して もよい。これにより、試験装置 10によれば、ノイズ発生源となる機器におけるノイズ発 生動作を特定することができる。
[0055] 図 8は、本実施形態の第 2変形例に係る試験装置 10の構成を示す。本変形例に係 る試験装置 10は、図 2に示した同一符号の部材と略同一の構成および機能を採るの で、以下相違点を除き説明を省略する。
[0056] 本変形例に係る試験装置 10は、周期設定部 70を更に備える。周期設定部 70は、 被試験デバイス 100の動作試験を行わな!/、期間中にお!/、て、動作試験を行う期間と 比較して試験周期を大きく設定する。本変形例において、検出制御部 28は、被試験 デバイス 100の動作試験を行わない期間中において、入力信号の電圧が基準範囲 外となったか否かを検出する。
[0057] さらに、検出制御部 28は、試験周期中における入力信号の電圧が基準範囲外とな つたか否力、を検出する期間の割合を最大に設定してもよい。すなわち、検出制御部 2 8は、それぞれの試験周期中におけるノイズ検出期間を指定するウィンドウストローブ 信号の時間幅を、設定可能な最大期間に設定する。
[0058] このような試験装置 10によれば、試験周期を長くするので、ウィンドウストローブ信 号により特定されるノイズ検出期間を、より長くすること力 Sできる。これにより、試験装 置 10によれば、発生頻度が少ない単発のノイズであっても、より確実に検出すること ができる。
[0059] 図 9は、本実施形態の第 3変形例に係る試験装置 10の構成を示す。図 10は、本実 施形態の第 3変形例に係る試験装置 10におけるウィンドウストローブ信号の一例を 示す。本変形例に係る試験装置 10は、図 2に示した同一符号の部材と略同一の構 成および機能を採るので、以下相違点を除き説明を省略する。 [0060] 本変形例において、一つのノイズ伝送路 26は、ノイズ入力部 50— 1およびノイズ入 力部 50— 2に接続される。また、本変形例において、検出制御部 28は、ノイズ入力 部 50— 1およびノイズ入力部 50— 2を、ノイズ伝送路 26から入力される入力信号の 電圧が試験周期の間に予め設定された基準範囲外となったか否力、を試験周期毎に 検出するウィンドウ検出モードとする。そして、検出制御部 28は、ノイズ入力部 50— 1 およびノイズ入力部 50— 2を、ノイズ入力部 50— 1およびノイズ入力部 50— 2におけ る、入力信号の電圧が基準範囲外となったか否力、を検出できない非検出期間が重な らなレ、ように試験周期中における検出期間を設定する。
[0061] 検出制御部 28は、一例として、図 10に表されるような、第 1のウィンドウストローブ信 号を第 1のノイズ入力部 50— 1に供給し、第 2のウィンドウストローブ信号を第 2のノィ ズ入力部 50— 2に供給する。すなわち、検出制御部 28は、互いの非検出期間（例え ば、図 10における L論理の期間）が重ならない第 1のウィンドウストローブ信号および 第 2のウィンドウストローブ信号を、第 1のノイズ入力部 50— 1および第 2のノイズ入力 部 50— 2に供給する。
[0062] そして、判定部 38は、第 1のノイズ入力部 50— 1および第 2のノイズ入力部 50— 2 のそれぞれが、基準範囲外の電圧を検出したか否かを判定する。これにより、例えば 、ウィンドウストローブ信号により指定できる検出期間を、装置の制約上の理由から試 験周期よりも短くしなければならない場合であっても、試験装置 10によれば、各試験 周期の 1周期にわたって (すなわち、非検出期間なしに）、ノイズを検出することがで きる。
[0063] 以上、本発明（一)側面を実施の形態を用いて説明したが、本発明の技術的範囲 は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変 更または改良を加えることが可能であることが当業者に明らかである。その様な変更 または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の 記載から明らかである。

Claims

請求の範囲
[1] 被試験デバイスを試験する試験装置であって、
それぞれが前記被試験デバイスの端子へ試験信号を出力する複数の信号出力部 と、
前記試験信号に応じて前記被試験デバイスの端子から出力される信号をそれぞれ 入力する複数の信号入力部と、
当該試験装置のノイズを検出するために用いる少なくとも 1つの前記信号入力部に 対してノイズを伝播するノイズ伝送路と、
前記少なくとも 1つの信号入力部を、前記ノイズ伝送路から入力される入力信号の 電圧が試験周期の間に予め設定された基準範囲外となったか否力、を試験周期毎に 検出するウィンドウ検出モードで動作させる検出制御部と、
前記少なくとも 1つの信号入力部により前記基準範囲外の電圧を検出したことに応 じて、当該試験周期の間にノイズが検出されたと判定する判定部と
を備える試験装置。
[2] 少なくとも 1つの前記信号出力部は、予め設定された基準電圧を出力する基準電 圧源に接続され、前記被試験デバイスへと出力すべき出力電圧のデジタル値を入力 して前記基準電圧に基づきアナログの前記出力電圧に変換する DA変換器を有し、 前記少なくとも 1つの信号入力部は、前記ノイズ伝送路を介して前記基準電圧源に 接続され、
前記判定部は、前記基準電圧にノイズが検出されたか否かを判定する 請求項 1に記載の試験装置。
[3] 前記ノイズ伝送路は、一端が前記少なくとも 1つの信号入力部に接続され、他端が 予め定められた基準電位に接続され、前記一端と前記他端の間に抵抗を有する請 求項 1に記載の試験装置。
[4] 前記被試験デバイスが搭載され、前記被試験デバイスと前記複数の信号出力部、 および前記少なくとも 1つの信号入力部以外の前記信号入力部と前記被試験デバィ スの間を電気的に接続するデバイス搭載部を更に備え、
前記検出制御部は、前記被試験デバイスを前記デバイス搭載部に搭載し、または 前記デバイス搭載部から取り外すハンドラ装置の動作中に、前記少なくとも 1つの信 号入力部により前記基準範囲外の電圧を検出させ、
前記判定部は、前記ハンドラ装置の動作中に前記少なくとも 1つの信号入力部が 前記基準範囲外の電圧を検出したことに応じて、前記ハンドラ装置の動作によりノィ ズが発生したことを特定する
請求項 1に記載の試験装置。
[5] 前記ハンドラ装置を制御して、前記被試験デバイスを前記デバイス搭載部に搭載し て前記被試験デバイスの電気的な試験を行うことなく前記デバイス搭載部から前記 被試験デバイスを取り外す動作を繰り返させるハンドラ制御部を更に備え、
前記判定部は、前記ハンドラ装置が前記被試験デバイスを前記デバイス搭載部に 搭載する動作および前記被試験デバイスを取り外す動作の少なくとも一方を行う度 に前記少なくとも 1つの信号入力部により前記基準範囲外の電圧が検出されたことに 応じて、前記ハンドラ装置の動作によりノイズが発生したことを特定する
請求項 4に記載の試験装置。
[6] 前記検出制御部は、ノイズが検出されたことに応じて前記基準範囲をより広げてい さ、
前記判定部は、ノイズが検出される前記基準範囲の最大範囲に応じてノイズの大き さを判定する
請求項 1に記載の試験装置。
[7] 前記被試験デバイスの動作試験を行わな!/、期間中にお!/、て、前記動作試験を行う 期間と比較して前記試験周期を大きく設定する周期設定部を更に備え、
前記検出制御部は、前記被試験デバイスの動作試験を行わない期間中において、 前記入力信号の電圧が前記基準範囲外となったか否かを検出する
請求項 1に記載の試験装置。
[8] 前記検出制御部は、試験周期中における前記入力信号の電圧が前記基準範囲外 となったか否力、を検出する期間の割合を最大に設定する請求項 1に記載の試験装 置。
[9] 前記ノイズ伝送路は、第 1の前記信号入力部および第 2の前記信号入力部に接続 され、
前記検出制御部は、前記第 1の信号入力部および前記第 2の信号入力部を、前記 ノイズ伝送路から入力される入力信号の電圧が試験周期の間に予め設定された基 準範囲外となったか否力、を試験周期毎に検出するウィンドウ検出モードとし、前記第 1の信号入力部および前記第 2の信号入力部における、前記入力信号の電圧が前 記基準範囲外となったか否力、を検出できない非検出期間が重ならないように試験周 期中における検出期間を設定する
請求項 1に記載の試験装置。
被試験デバイスを試験する試験装置を制御して、前記試験装置のノイズを検出す る検出方法であって、
前記試験装置は、
それぞれが前記被試験デバイスの端子へ試験信号を出力する複数の信号出力部 と、
前記試験信号に応じて前記被試験デバイスの端子から出力される信号をそれぞれ 入力する複数の信号入力部と
を備え、
前記試験装置のノイズを検出するために用いる少なくとも 1つの前記信号入力部に 対してノイズを伝播するノイズ伝送路を接続することと、
前記少なくとも 1つの信号入力部を、前記ノイズ伝送路から入力される入力信号の 電圧が試験周期の間に予め設定された基準範囲外となったか否力、を試験周期毎に 検出するウィンドウ検出モードで動作させることと、
前記少なくとも 1つの信号入力部により前記基準範囲外の電圧を検出したことに応 じて、当該試験周期の間にノイズが検出されたと判定することと
を備える検出方法。
PCT/JP2007/067763 2006-12-14 2007-09-12 試験装置および検出方法 WO2008072401A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006337488A JP5291289B2 (ja) 2006-12-14 2006-12-14 試験装置および検出方法
JP2006-337488 2006-12-14

Publications (1)

Publication Number Publication Date
WO2008072401A1 true WO2008072401A1 (ja) 2008-06-19

Family

ID=39511432

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/067763 WO2008072401A1 (ja) 2006-12-14 2007-09-12 試験装置および検出方法

Country Status (3)

Country Link
JP (1) JP5291289B2 (ja)
TW (1) TW200825423A (ja)
WO (1) WO2008072401A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707050B2 (en) * 2018-07-26 2020-07-07 Varian Semiconductor Equipment Associates, Inc. System and method to detect glitches
CN116893384B (zh) * 2023-09-11 2023-12-01 南京中旭电子科技有限公司 数字霍尔传感器监测方法及平台

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282191A (ja) * 1997-04-09 1998-10-23 Nec Corp 集積回路試験装置
JP2942569B2 (ja) * 1989-02-28 1999-08-30 アンリツ株式会社 Ｅｍｉ測定装置
JP2001285213A (ja) * 2000-03-29 2001-10-12 Aichi Electronic Co Ltd 伝送線路における雑音測定方法及びその装置
JP2001296328A (ja) * 2000-04-12 2001-10-26 Shibasoku:Kk 被測定装置に対する所定試験項目の試験装置
JP2002084201A (ja) * 2000-06-21 2002-03-22 Kikai Gakushu Kenkyusho:Kk 最尤符号探索装置及び方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237454A (ja) * 1998-02-20 1999-08-31 Advantest Corp 半導体試験装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942569B2 (ja) * 1989-02-28 1999-08-30 アンリツ株式会社 Ｅｍｉ測定装置
JPH10282191A (ja) * 1997-04-09 1998-10-23 Nec Corp 集積回路試験装置
JP2001285213A (ja) * 2000-03-29 2001-10-12 Aichi Electronic Co Ltd 伝送線路における雑音測定方法及びその装置
JP2001296328A (ja) * 2000-04-12 2001-10-26 Shibasoku:Kk 被測定装置に対する所定試験項目の試験装置
JP2002084201A (ja) * 2000-06-21 2002-03-22 Kikai Gakushu Kenkyusho:Kk 最尤符号探索装置及び方法

Also Published As

Publication number Publication date
JP2008151540A (ja) 2008-07-03
JP5291289B2 (ja) 2013-09-18
TW200825423A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
US7132844B2 (en) Testing device and testing method for testing an electronic device
US6087843A (en) Integrated circuit tester with test head including regulating capacitor
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
US20200174073A1 (en) Device inspection method
WO2008072401A1 (ja) 試験装置および検出方法
EP1763678B1 (en) Evaluation of an output signal of a device under test
US8581612B2 (en) Probe card and test apparatus including the same
JP4259692B2 (ja) 回路基板検査装置
JP2002005999A (ja) 半導体試験装置
US10955462B2 (en) Apparatus and method for frequency characterization of an electronic system
JP4885765B2 (ja) 検査装置および検査方法
JP2009156580A (ja) 入力容量測定回路
JP2009288064A (ja) 半導体試験装置及び方法
JP5474685B2 (ja) 擬似放電発生器および回路基板検査装置
EP4224180A1 (en) Dft architecture for analog circuits
CN115684657A (zh) 检测装置及检测模块
KR100431318B1 (ko) 반도체소자의esd테스트장치및그구동방법
JPH10239408A (ja) Ｌｓｉ試験装置
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JP4120880B2 (ja) 半導体試験装置のテストヘッド
JP6219074B2 (ja) 絶縁検査装置
CN118294705A (zh) 检测电路的检测方法
WO2010044488A1 (ja) 同期型インパルスイミュニティ評価装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07807170

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07807170

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP