KR100949282B1 - 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 - Google Patents

시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 Download PDF

Info

Publication number
KR100949282B1
KR100949282B1 KR1020087012491A KR20087012491A KR100949282B1 KR 100949282 B1 KR100949282 B1 KR 100949282B1 KR 1020087012491 A KR1020087012491 A KR 1020087012491A KR 20087012491 A KR20087012491 A KR 20087012491A KR 100949282 B1 KR100949282 B1 KR 100949282B1
Authority
KR
South Korea
Prior art keywords
filter
test
device under
under test
output signal
Prior art date
Application number
KR1020087012491A
Other languages
English (en)
Other versions
KR20080070689A (ko
Inventor
다이스케 와타나베
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080070689A publication Critical patent/KR20080070689A/ko
Application granted granted Critical
Publication of KR100949282B1 publication Critical patent/KR100949282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

출력신호의 소정 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스를 시험하는 시험장치이며, 피시험 디바이스가 출력하는 출력신호에서 프리엠퍼시스 회로에 의한 강조성분을 제거하는 필터와, 필터가 출력하는 신호를 계측하고 계측 결과에 따라 피시험 디바이스의 양호 여부를 판정하는 시험부를 구비하는 시험장치를 제공한다. 해당 시험장치에 의해 프리엠퍼시스 회로를 구비하는 피시험 디바이스의 프리엠퍼시스 기능을 정밀도가 좋게 시험할 수 있다.
Figure R1020087012491
프리엠퍼시스 회로, 시험장치, 반도체 회로, 픽쳐 보드, 일렉트로닉스 카드

Description

시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 {TESTING APPARATUS, FIXTURE BOARD AND PIN ELECTRONICS CARD}
본 발명은 반도체회로 등의 피시험 디바이스의 프리엠퍼시스 기능을 시험하는 시험장치와 시험장치에 이용되는 픽쳐 보드 및 핀 일렉트로닉스 카드에 관한 것이다. 본 발명은 일본특허출원 2005-315294 (출원일 2005년10월28일)과 연관된다. 참조한 문헌을 포함하는 것이 인정되는 지정국에 대해서는 상기의 출원에 기재된 내용을 참조하여 본 출원에 포함하고 본 발명의 일부로 한다.
종래의 반도체회로 등의 전자디바이스에서 출력신호의 소정 성분을 강조해서 출력하는 디바이스가 알려져 있다. 예를 들면, 전자디바이스 실장 시에 전송선로에서의 감쇠분을 미리 보정한 출력신호를 출력해야 하며 출력신호의 소정 성분을 강조하는 프리엠퍼시스 회로가 알려져 있다.
프리엠퍼시스 회로는 예를 들면, 출력신호의 상승 및 하강을 강조한 파형을 출력한다. 해당 출력신호가 실장 시의 전송선로를 전파함으로써 수신측 회로에서는 감쇠성분이 보정된 신호를 수신할 수 있다. 전자디바이스가 프리엠퍼시스 회로를 갖는 경우, 해당 프리엠퍼시스 회로가 정상적으로 기능하고 있는지 여부를 시험할 필요가 있다. 현재 이와 관련된 특허 문헌 등은 알려져 있지 않기 때문에 그 기재를 생략한다.
하지만, 프리엠퍼시스 회로를 구비하는 전자디바이스를 시험하는 경우, 프리엠퍼시스 회로의 기능을 시험하는 것은 곤란하다. 일반적으로 피시험 디바이스와 시험장치 사이의 신호전송거리는 실장 시의 신호전송거리에 비해 매우 짧다. 이 때문에 시험장치는 소정 성분이 강조된 출력신호를 측정하게 되며 피시험 디바이스의 프리엠퍼시스 회로의 기능을 정밀도가 좋게 시험할 수 없었다.
예를 들면, 피시험 디바이스의 출력신호의 셋업 타임 및 홀드 타임을 시험하기 위해 소정의 타이밍에서의 출력신호의 논리치를 검출하는 경우, 해당 소정의 타이밍에 의해서는 출력신호의 강조된 개소에서 논리치를 검출하게 되며 실장 시에 수신회로가 수신하는 출력신호의 논리치와는 다른 값이 되는 경우가 있다.
또한, 출력신호의 논리치가 아니라 출력신호의 파형을 검출해 해당 파형과 규정의 파형을 비교하는 것도 고려할 수 있다. 출력신호의 파형을 검출하는 수단으로 리얼타임 오실로스코프, 샘플링 오실로스코프, 타임 인터벌 분석(time interval analyzer) 등이 알려져 있다. 하지만, 이 장치들을 이용하는 경우 시험시간이 길어 지고 디바이스 양산 스루풋이 저하한다.
또한, 출력신호의 파형을 검출하는 수단으로 디지타이저회로가 알려져 있으나 디지타이저 회로를 이용해 시험하는 경우, 시험장치의 다수의 입력회로 각각에 디지타이저 회로를 실장해야 한다. 이 때문에 시험장치의 비용이 높아진다.
또한, 종래의 시험장치를 이용해 스트로브타이밍을 순차적으로 변화시켜 출력신호의 파형을 플롯(plot)하는 방법도 고려할 수 있다. 하지만, 시험장치는 시험주기별로 스트로브타이밍을 변화시키기 때문에 충분한 샘플링 수로 측정하려면 매우 많은 시간이 걸린다. 이와 같이 종래 시험장치는 프리엠퍼시스 회로를 구비하는 디바이스를 정밀도가 좋게 시험할 수 없으며 또는 정밀도가 좋게 시험하기 위해서는 매우 많은 비용이 든다.
이 때문에 본 발명의 한 측면에서는, 상술한 과제를 해결할 수 있는 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드를 제공하는 것을 목적으로 한다.
이 목적은 청구범위의 독립항에 기재된 특징을 조합함으로써 달성된다.
또한, 종속항은 본 발명의 추가적인 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해 본 발명의 제1형태에서는 출력신호의 소정 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스의 프리엠퍼시스 기능을 시험하는 시험장치이며, 피시험 디바이스가 출력하는 출력신호에 대해 피시험 디바이스 실장 시의 전송선로에서 출력신호에 생기는 감쇠와 거의 동일한 감쇠를 발생시키는 필터와, 필터가 출력하는 신호를 계측하고 계측 결과에 따라 피시험 디바이스의 프리엠퍼시스 기능을 시험하는 시험부를 구비하는 시험장치를 제공한다.
필터는 피시험 디바이스가 출력하는 출력신호에서 프리엠퍼시스 회로에 의한 강조성분을 제거해 해당 감쇠를 발생시켜도 된다. 시험장치는 프리엠퍼시스 회로가 생성해야 하는 강조성분에 대한 강조성분정보가 미리 부여되어 강조성분정보에 따라 필터의 신호통과특성을 제어하는 필터 제어부를 추가로 구비해도 된다.
전자디바이스는 생성해야 하는 강조성분을 정하는 설정치를 저장하는 설정 레지스터를 구비하고, 프리엠퍼시스 회로는 설정 레지스터가 저장한 설정치에 따른 강조성분을 생성하고, 시험장치는 설정 레지스터가 저장한 설정치를 취득하고 취득한 설정치에 따라 필터의 신호통과특성을 제어하는 필터 제어부를 추가로 구비해도 된다.
시험부는 필터가 출력하는 출력신호가 피시험 디바이스에 대해 미리 정해진 셋업 타임 및 홀드 타임을 만족하는지의 여부에 따라 피시험 디바이스의 프리엠퍼시스 기능을 시험해도 된다.
필터는 각각 다른 선로 길이의 복수의 전송선로를 가지며, 필터제어부는 출력신호를 어느 전송선로에 통과시킬지를 선택함으로써 신호통과특성을 제어해도 된다.
시험장치는 피시험 디바이스를 탑재하는 퍼포먼스 보드와 시험부와 퍼포먼스 보드를 전기적으로 접속하는 케이블을 갖는 픽쳐 보드를 추가로 구비하고, 필터는 픽쳐 보드에 설치되어도 된다. 필터는 픽쳐 보드에 설치된 케이블을 전송선로로 하여 출력신호를 통과시켜도 된다.
시험장치는 피시험 디바이스를 탑재하는 퍼포먼스 보드와 시험부와 퍼포먼스 보드를 전기적으로 접속하는 케이블을 갖는 픽쳐 보드를 추가로 구비하고 필터는 시험부에 설치되어도 된다.
시험장치는 피시험 디바이스가 출력하는 출력신호를 필터에 입력할지 또는 시험부에 입력할지를 전환하는 전환부를 추가로 구비해도 된다. 시험장치는 필터를 통과한 출력신호와 필터를 통과하지 않는 출력신호를 비교해 필터에서의 신호통과특성이 미리 정해진 특성과 거의 일치하는지의 여부를 평가하는 필터 평가부를 추가로 구비해도 된다. 시험부는 필터 평가부에서 특성이 거의 일치한 경우에 피시험 디바이스를 시험해도 된다.
본 발명의 제2형태에서는 출력신호의 소정 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스의 프리엠퍼시스 기능을 시험하는 시험장치에서 피시험 디바이스를 탑재하는 퍼포먼스 보드와 피시험 디바이스의 양호 여부를 판정하는 시험부를 접속하는 픽쳐 보드이며, 피시험 디바이스가 출력하는 출력신호에 대해 피시험 디바이스의 실장 시의 전송선로에서 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시키는 필터를 구비하는 픽쳐 보드를 제공한다.
본 발명의 제3형태에서는 출력신호의 소정 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스의 프리엠퍼시스 기능을 시험하는 시험장치에서 피시험 디바이스의 각 핀과 신호의 수수를 행하는 핀 일렉트로닉스 카드이며, 피시험 디바이스가 출력하는 출력신호에 대해 피시험 디바이스의 실장 시의 전송선로에서 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시키는 필터를 구비하는 핀 일렉트로닉스 카드를 제공한다.
또한 상기 발명의 개요는 본 발명의 필요한 특징 전부를 열거한 것이 아니며 이들 특징군의 서브콤비네이션도 발명이 될 수 있다.
도1은 피시험 디바이스(200)를 시험하는 시험장치(100)의 구성의 일예를 나타내는 도면이다.
도2는 프리엠퍼시스 회로(210) 및 필터(20)가 출력하는 신호의 파형의 일예를 나타내는 도면이다.
도3은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다.
도4는 시험부(30)에서의 시험의 일예를 설명하는 도면이다.
도5는 시험장치(100)의 동작의 일예를 나타내는 플로우차트이다.
도6은 필터(20)의 구성의 일예를 나타내는 도면이다.
도7은 필터(20)의 구성의 다른 예를 나타내는 도면이다.
도8은 필터(20)의 구성의 다른 예를 나타내는 도면이다.
도9는 시험장치(100)의 구성의 다른 예를 나타내는 도면이다.
도10은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다.
도11은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다.
<부호의 설명>
10; 전환부, 20; 필터, 22; 전송선로, 24; 회로블럭,
26; 유도성분, 28; 저항성분, 30; 시험부, 32; 회로블럭,
34; 가변저항성분, 36; 가변용량성분, 40; 필터 제어부, 50; 퍼포먼스 보드,
60; 픽쳐 보드, 70; 핀 일렉트로닉스 카드, 72; 콤퍼레이터, 100; 시험장치,
200; 피시험 디바이스, 210; 프리엠퍼시스 회로, 220; 설정 레지스터
이하, 발명의 실시형태를 통해 본 발명을 설명하지만 이하의 실시형태는 청구범위에 관한 발명을 한정하는 것이 아니며 또한, 실시형태 중에서 설명한 특징의 조합도 모두 발명의 해결 수단에 필수라고는 한정하지 않는다.
도1은 피시험 디바이스(200)를 시험하는 시험장치(100)의 구성의 일 예를 나타내는 도면이다. 피시험 디바이스(200)는 반도체회로 등의 전자디바이스이며 출력단에 프리엠퍼시스 회로(210)를 갖는다. 피시험 디바이스(200)는 미리 정해진 사양에 적합한 출력신호를 생성해 프리엠퍼시스 회로(210)에 입력한다. 프리엠퍼시스 회로(210)는 피시험 디바이스(200)가 출력하는 출력신호의 소정 성분을 강조해서 출력한다. 예를 들면, 프리엠퍼시스 회로(210)는 피시험 디바이스(200)의 실장 시에 출력신호가 전파하는 전송선로에서의 감쇠에 따라 출력신호의 상승 및 하강을 강조한 파형을 출력한다.
프리엠퍼시스 회로(210)는 출력신호의 고주파성분을 강조하는 회로여도 된다. 예를 들면, 프리엠퍼시스 회로(210)는 출력신호의 전송선로에서의 고주파 임피던스를 낮춘 회로여도 되고 출력신호에 고조파 성분을 중첩하는 회로여도 된다. 이와 같은 구성에 의해 피시험 디바이스(200)는 실장 시에 출력신호를 수신측 회로에 전송하는 경우에 전송선로에서의 손실을 미리 보정한 신호를 출력할 수 있다. 즉, 수신측 회로에 대해 미리 정해진 사양에 적합한 신호를 전송할 수 있다.
시험장치(100)는 전환부(10-1 및 10-2, 이하, "10" 으로 총칭함), 필터(20) 및 시험부(30)를 구비한다. 필터(20)는 피시험 디바이스(200)가 출력하는 출력신호에 대해 피시험 디바이스(200)의 실장 시의 전송선로에서 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시킨다. 예를 들면, 필터(20)는 피시험 디바이스(200)가 출력하는 출력신호에서 프리엠퍼시스 회로(210)가 생성해야 하는 강조성분을 제거함으로써 해당 감쇠를 발생시킨다. 프리엠퍼시스 회로(210)가 생성해야 하는 강조성분은 피시험 디바이스(200)의 실장 시의 전송선로에서 발생하는 신호의 감쇠량에 따라 미리 정해진다.
예를 들면, 프리엠퍼시스 회로(210)는 해당 감쇠량에 따른 설계사양 및 설정치 등을 갖는다. 필터(20)는 예를 들면 로우 패스 필터여도 된다. 필터(20)에서의 신호통과특성은 프리엠퍼시스 회로(210) 특성에 따라 미리 정해져도 된다. 예를 들면, 필터(20)에서의 신호통과특성은 프리엠퍼시스 회로(210)의 설계사양에 따라 미리 설정되어도 된다.
프리엠퍼시스 회로(210) 특성은 피시험 디바이스(200) 실장 시의 출력신호의 전송선로에 의한 손실에 따라 설정된다. 즉, 프리엠퍼시스 회로(210)는 프리엠퍼시스 회로(210)에 입력되는 신호와 피시험 디바이스(200) 실장 시에 수신측 회로가 수신하는 신호가 거의 동일한 파형이 되도록 해당 신호를 보정한다. 또한, 필터(20)는 프리엠퍼시스 회로(210)가 생성해야 하는 강조성분을 제거한다. 이 때문에 프리엠퍼시스 회로(210)가 설계사양 및 설계치 등에 따라 정상적인 동작을 하고 있는 경우, 필터(20)가 출력하는 신호와 피시험 디바이스(200) 실장 시에 수신측 회로가 수신하는 신호는 거의 동일한 파형이 된다.
시험부(30)는 필터(20)가 출력하는 신호를 계측하고 계측 결과에 따라 프리엠퍼시스 회로(210)의 기능을 시험한다. 예를 들면, 시험부(30)는 필터(20)가 출력하는 신호가 피시험 디바이스(200)에 대해 미리 정해진 셋업 타임 및 홀드 타임을 만족하는지의 여부에 따라 프리엠퍼시스 회로의 양호 여부를 판정해도 된다. 필터(20)가 출력하는 신호는 피시험 디바이스(200) 실장 시에 수신측 회로가 수신하는 신호와 거의 동일하다.
이 때문에 시험부(30)가 수취하는 신호는 피시험 디바이스(200)에 대해 미리 정해진 사양을 만족하는 신호이다. 시험부(30)는 해당 신호에 따라 셋업 타임 및 홀드 타임 시험 등 종래에 행해지는 통상적인 시험을 행하여 프리엠퍼시스 회로(210)가 정상적으로 동작하는지 여부를 판정할 수 있다.
전환부(10)는 피시험 디바이스(200)가 출력하는 출력신호를 필터(20)에 입력할지 또는 시험부(30)에 입력할지를 전환한다. 즉, 전환부(10)는 출력신호를 필터(20)를 통해 시험부(30)에 입력해 프리엠퍼시스 회로(210)를 포함하는 피시험 디바이스(200)의 시험을 행할지 또는 출력신호를 필터(20)를 통하지 않고 시험부(30)에 입력해 프리엠퍼시스 회로(210)를 포함하지 않는 피시험 디바이스(200)의 시험을 행할지를 전환할 수 있다.
전환부(10)는 고주파특성이 좋은 것이 바람직하다. 예를 들면, 전환부(10)는 고주파릴레이여도 되고 또한, MEMS(Micro Electro Mechanical System)릴레이여도 된다. 또한, 전환부(10)는 능동소자를 이용하지 않고 수동소자를 이용하는 것이 바람직하다.
도2는 프리엠퍼시스 회로(210) 및 필터(20)가 출력하는 신호의 파형의 일 예를 나타내는 도면이다. 도2에 나타낸 바와 같이 프리엠퍼시스 회로(210)는 출력신호의 상승 및 하강을 강조해 에지를 급경사로 한 파형을 출력한다.
또한, 필터(20)는 프리엠퍼시스 회로(210)가 출력하는 신호에서 프리엠퍼시스 회로(210)가 생성해야 하는 강조성분을 제거해 출력한다. 이에 따라 필터(20)가 출력하는 신호는 피시험 디바이스(200) 실장 시에 수신측 회로가 수신하는 신호와 거의 동일하다.
도3은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다. 본 예의 시험장치(100)는 도1에 관해 설명한 시험장치(100)의 구성에 대해 필터 제어부(40)를 추가로 구비한다. 또한, 시험장치(100)는 설정 레지스터(220)를 갖는 피시험 디바이스(200)를 시험한다.
필터 제어부(40)는 프리엠퍼시스 회로(210)가 생성해야 하는 강조성분에 대한 강조성분정보가 이미 부여되어 해당 강조성분정보에 따라 필터(20)의 신호통과특성을 제어한다. 예를 들면, 필터 제어부(40)는 사용자 등에 의해 해당 강조성분정보가 부여되어도 된다. 해당 강조성분정보는 프리엠퍼시스 회로(210)의 특성에 관한 정보여도 된다. 필터 제어부(40)는 해당 강조성분을 제거할 수 있도록 필터(20)의 특성을 제어한다.
또한, 설정 레지스터(220)는 프리엠퍼시스 회로(210)가 생성해야 하는 강조 성분을 정하는 설정치를 저장한다. 프리엠퍼시스 회로(210)는 설정 레지스터(220)가 저장한 설정치에 따른 강조성분을 생성한다. 예를 들면, 설정 레지스터(220)는 피시험 디바이스(200) 실장 시에 신호전송선로의 감쇠량을 설정치로 저장해도 된다. 이 경우, 설정 레지스터(220)는 해당 감쇠량을 출력신호의 주파수대별로 저장해도 된다. 프리엠퍼시스 회로(210)는 해당 설정치에 따라 신호전송선로의 감쇠량을 미리 보정한다.
필터 제어부(40)는 설정 레지스터(220)가 저장한 설정치를 미리 취득해 취득한 설정치에 따라 필터(20)의 신호통과특성을 제어해도 된다. 예를 들면, 설정치가 감쇠량을 나타내는 경우 필터 제어부(40)는 필터(20)에서의 신호 감쇠량이 설정치와 거의 일치하도록 필터(20)의 특성을 제어한다. 이와 같은 구성에 따라 프리엠퍼시스 회로(210)의 설정이 가변인 경우에도 해당 설정에 따른 시험을 할 수 있다. 또한, 프리엠퍼시스 회로(210)가 해당 강조성분정보 또는 해당 설정치에 따라 정상적으로 기능하고 있는지를 시험할 수 있다.
도4는 시험부(30)에서의 시험의 일 예를 설명하는 도면이다. 본 예에서 시험부(30)는 입력되는 신호의 셋업 타임 및 홀드 타임이 미리 정해진 사양치를 만족하는지 여부를 시험한다.
셋업 타임은 전송되는 데이터의 논리치가 확정되는 타이밍이 해당 데이터의논리치를 검출하는 클럭의 타이밍으로부터 어느 정도 빠른지를 나타내는 값이며, 홀드 타임은 전송되는 데이터의 논리치가 유지되는 시간이 해당 테이터의 논리치를 검출하는 클럭의 타이밍으로부터 어느 정도 긴지를 나타내는 값이다.
프리엠퍼시스 회로(210)는 출력신호의 에지를 강조하는 회로이기 때문에 시험부(30)는 해당 신호가 만족해야 하는 셋업 타임 및 홀드 타임의 규정치에 따른 타이밍이며 해당 신호의 논리치를 검출함으로써 프리엠퍼시스 회로(210)가 정상적으로 기능했는지 여부를 판정할 수 있다.
도5는, 시험장치(100) 동작의 일 예를 나타내는 플로우챠트이다. 우선, 필터설정단계(S300)에서 필터 제어부(40)는 미리 부여되는 강조성분정보에 따라 필터(20)의 신호통과특성을 설정한다. 다음으로 제1측정단계(S302)에서 시험부(30)는 전환부(10)를 제어해 필터(20)를 통과시킨 출력신호를 계측한다. 또한, 제2측정단계(S304)에서 시험부(30)는 전환부(10)를 제어해 필터(20) 를 통과시키지 않은 출력신호를 계측한다.
그리고, 신호비교단계(S306)에서 필터(20)를 통과한 출력신호와 필터(20)를 통과하지 않은 출력신호를 비교해 필터(20)에서의 신호통과특성이 미리 정해진 특성과 거의 일치하는지 여부를 평가한다. 예를 들면, 필터(20)에서의 신호 감쇠량이 피시험 디바이스(200) 실장 시의 전송선로에서의 신호 감쇠량과 거의 일치하는지 여부를 평가한다. 실장 시의 전송선로에서의 신호 감쇠량은 상술한 바와 같이 사용자에 의해 미리 부여되어도 되고, 설정 레지스터(220)에서의 설정치로부터 구해도 된다. 신호비교단계(S306)에서는, 시험부(30)가 해당 평가를 행하는 필터 평가부로 기능해도 된다.
신호비교단계(S306)에서, 필터(20)에서의 신호통과특성이 소정의 특성과 일치하지 않는 경우, S300에서 S306의 처리를 반복한다. 이 때, 필터설정단계(S300) 에서는, 신호비교단계(S306)에서의 평가 결과에 따라 필터(20)를 설정해도 된다.
신호비교단계(S306)에서, 필터(20)에서의 신호통과특성이 소정의 특성과 일치한 경우, 시험단계(S308)에서 시험부(30)는 프리엠퍼시스 회로(210)를 포함하는 피시험 디바이스(200)를 시험한다. 이 경우, 시험부(30)는 전환부(10)를 제어해 필터(20)를 통과시킨 출력신호에 따라 시험한다. 해당 시험에서는, 상술한 바와 같이 셋업 타임 및 홀드 타임을 시험해도 된다.
해당 시험의 정밀도는 필터(20) 특성이 실장 시의 전송선로 특성과 일치하고있는지 여부에 의존한다. 본 예의 시험에 따르면, 필터(20) 특성을 실장 시의 전송선로 특성과 정밀도가 좋게 일치시킬 수 있다. 이 때문에, 피시험 디바이스(200)의 프리엠퍼시스 기능을 정밀도가 좋게 시험할 수 있다.
도6은 필터(20)의 구성의 일 예를 나타내는 도면이다. 본 예의 필터(20)는 각각 다른 선로 길이의 복수의 전송선로(22-1 내지 22-3, 이하, "22"로 총칭함.)를 갖는다. 전송선로(22)의 단위길이당 신호 감쇠량은 피시험 디바이스(200) 실장시에 이용되는 전송선로의 단위길이당 신호 감쇠량과 거의 동일해도 된다. 예를 들면, 전송선로(22)는 실장 시에 이용되는 전송선로와 거의 동일한 재료로 형성되어도 된다. 또한, 전송선로(22)는 기판 상에 형성되는 스트립라인, 마이크로스트립라인 또는 코플레너선로여도 된다.
필터 제어부(40)는 출력신호를 어느 전송선로(22)에 통과시킬지를 선택함으로써 신호통과특성을 제어한다. 예를 들면, 필터 제어부(40)에는 강조성분정보로 실장 시에 이용되는 전송선로의 길이가 부여되어 해당 길이에 따라 어느 전송선 로(22)를 선택해도 된다. 어떤 전송선로(22)를 선택할지는 전환부(10)가 행해도 된다. 또한, 전환부(10)는 2이상의 전송선로(22)를 선택하여 선택한 복수의 전송선로(22)에 출력신호를 통과시켜도 된다. 이와 같은 제어에 따라 출력신호가 통과하는 전송선로(22)의 길이를 설정해야 하는 특성에 따라 원하는 대로 선택할 수 있다.
도7은 필터(20)의 구성의 다른 예를 나타내는 도면이다. 본 예의 필터(20)는 종속접속된 복수의 회로블럭(24)을 갖는다. 각각의 회로블럭(24)은 예를 들면 LCR회로이며, 유도성분(26), 용량성분(31) 및 저항성분(28)을 갖는다. 유도성분(26) 및 저항성분(28)은 전후 회로블럭(24) 사이에서 직렬로 접속된다. 또한, 용량성분(31)은 용량성분(31) 및 저항성분(28)의 접속점과 접지 전위사이에 설치된다. 전환부(10)는, 출력신호가 통과하는 회로블럭(24)의 직렬수를 제어할 수 있는 것이 바람직하다. 이에 따라, 필터 제어부(40)는 필터(20)에서의 신호통과특성을 제어한다.
도8은 필터(20)의 구성의 다른 예를 나타내는 도면이다. 본 예의 필터(20)는 종속접속된 복수의 회로블럭(32)을 갖는다. 각각의 회로블럭(32)은 예를 들면 RC회로이며, 가변저항성분(34) 및 가변용량성분(36)을 갖는다. 가변저항성분(34)은 전후 회로블럭(32)을 접속한다. 또한, 가변용량성분(36)은 가변저항성분(34)의 한 단과 접지전위 사이에 설치된다.
전환부(10)는, 출력신호가 통과하는 회로블럭(32)의 직렬 수를 제어할 수 있는 것이 바람직하다. 이에 따라 필터 제어부(40)는 필터(20)에서의 신호통과특성을 제어한다. 또한, 필터 제어부(40)는 가변저항성분(34)의 인피던스 및/또는 가변용량성분(36)의 용량치를 제어함으로써 필터(20)에서의 신호통과특성을 제어해도 된다.
도7 및 도8에서 설명한 회로블럭(24) 또는 회로블럭(32)이 갖는 각각의 요소는 개별로 제조된 개별부품이어도 된다. 또한, 회로블럭(24)에서의 유도성분(26)은 반도체 프로세스에서 형성된 패턴에서의 유도성분이어도 된다. 또한, 회로블럭(24)에서의 각 요소의 특성은 회로블럭(32)에서의 각 요소의 특성과 같이 가변이어도 된다.
도9는, 시험장치(100)의 구성의 다른 예를 나타내는 도면이다. 본 예의 시험장치(100)는 도1 또는 도3에 관해 설명한 시험장치(100)의 구성에 추가하여 퍼포먼스 보드(50), 픽쳐 보드(60) 및 핀 일렉트로닉스 카드(70)를 구비한다.
퍼포먼스 보드(50)는 피시험 디바이스(200)를 탑재한다. 예를 들면, 퍼포먼스 보드(50)는 예를 들면 테스트헤드에 설치된다. 또한, 시험부(30)는 테스트헤드에서 분리한 본체부에 설치된다.
핀 일렉트로닉스 카드(70)는 시험부(30)에 설치되어 피시험 디바이스(200)와 신호의 수수를 행한다. 예를 들면, 핀 일렉트로닉스 카드(70)는 피시험 디바이스(200)에 신호를 출력하는 드라이버와 피시험 디바이스(200)에서 신호를 수신하는 수신 콤퍼레이터(72)를 갖는다. 해당 드라이버 및 콤퍼레이터(72)는 피시험 디바이스(200)의 각 핀에 대응해 설치된다. 또한, 핀 일렉트로닉스 카드(70)는 시험장치(100)와 탈착이 가능하게 설치되어도 된다.
픽쳐 보드(60)는 핀 일렉트로닉스 카드(70)를 통해 시험부(30)와 퍼포먼스 보드(50)를 전기적으로 접속한다. 예를 들면, 픽쳐 보드(60)는 테스트헤드와 본체부 사이에 설치되어 시험부(30)와 퍼포먼스 보드(50)를 전기적으로 접속하는 케이블을 갖는다.
본 예에서 도1 또는 도3에 관해 설명한 전환부(10), 필터(20) 및 필터 제어부(40)는 핀 일렉트로닉스 카드(70)에 설치된다. 예를 들면, 전환부(10), 필터(20) 및 필터 제어부(40)는 콤퍼레이터(72)와 픽쳐 보드(60) 사이에 콤퍼레이터(72)별로 설치된다.
도10은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다. 본 예의 시험장치(100)는 도9에서 설명한 시험장치(100)의 구성에 대해 전환부(10), 필터(20) 및 필터 제어부(40)가 픽쳐 보드(60)에 설치되는 점에서 상이하다. 이 경우, 필터(20)는 픽쳐 보드(60)에 설치되는 케이블을 도6에서 설명한 전송선로(22)로 이용해도 된다. 이와 같은 구성에 의해 필터(20)를 효율이 좋게 설치할 수 있다.
도11은 시험장치(100)의 구성의 다른 예를 나타내는 도면이다. 본 예의 시험장치(100)는 도9에서 설명한 시험장치(100)의 구성에 대해 전환부(10), 필터(20) 및 필터 제어부(40)가 퍼포먼스 보드(50)에 설치되는 점에서 상이하다. 이와 같은 구성에 의해서도 프리엠퍼시스 회로(210)를 구비하는 피시험 디바이스(200)를 정밀도가 좋게 시험할 수 있다.
이상, 본 발명을 실시형태를 이용해 설명했지만 본 발명의 기술적 범위는 상기 실시형태에 기재된 범위에 한정되지는 않는다. 상기 실시형태에 다양한 변경 또 한 개량을 할 수 있다는 것을 당업자에게는 자명하다. 이러한 변경 또는 개량을 한 형태도 본 발명의 기술적 범위에 포함될 수 있음이 청구범위의 기재로 분명하다.
상기한 바로 알 수 있듯이 시험장치(100)에 의하면 프리엠퍼시스 회로를 구비하는 피시험 디바이스의 프리엠퍼시스 기능을 정밀도가 좋게 시험할 수 있다.

Claims (14)

  1. 출력신호의 미리 정해진 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스를 시험하는 시험장치에 있어서,
    상기 피시험 디바이스가 출력하는 상기 출력신호에 대해 상기 피시험 디바이스가 상기 시험 장치와 상이한 실제 장치에 실장될 때에 전송선로에서 상기 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시키는 필터로서, 상기 피시험 디바이스가 출력하는 상기 출력신호에서 상기 프리엠퍼시스 회로가 생성하는 강조 성분을 제거함으로써 상기 감쇠를 발생시키는 필터와,
    상기 필터가 출력하는 신호를 계측하고 계측 결과에 따라 상기 피시험 디바이스가 갖는 상기 프리엠퍼시스 회로가 상기 출력신호의 상기 미리 정해진 성분을 정확히 강조하는지 여부를 시험하는 시험부를 구비하는 시험장치.
  2. 제1항에 있어서,
    상기 프리엠퍼시스 회로가 생성해야 하는 상기 강조성분에 대한 강조성분정보가 미리 부여되어 상기 강조성분정보에 따라 상기 필터의 신호통과특성을 제어하는 필터 제어부를 추가로 구비하는 시험장치.
  3. 제1항에 있어서,
    상기 피시험 디바이스는 생성해야 하는 상기 강조성분을 정하는 설정치를 저장하는 설정 레지스터를 구비하고,
    상기 프리엠퍼시스 회로는 상기 설정 레지스터가 저장한 상기 설정치에 따른 상기 강조성분을 생성하고,
    상기 시험장치는 상기 설정 레지스터가 저장한 상기 설정치를 취득하고 취득한 상기 설정치에 따라 상기 필터의 신호통과특성을 제어하는 필터 제어부를 추가로 구비하는 시험장치.
  4. 제1항에 있어서,
    상기 시험부는 상기 필터가 출력하는 상기 출력신호가 상기 피시험 디바이스에 대해 미리 정해진 셋업 타임 및 홀드 타임을 만족하는지 여부에 따라 상기 피시험 디바이스를 시험하는 시험장치.
  5. 제2항 또는 제3항에 있어서,
    상기 필터는 각각 다른 선로 길이의 복수의 전송선로를 가지며
    상기 필터 제어부는 상기 출력신호를 어느 상기 전송선로에 통과시킬지를 선택함으로써 상기 신호통과특성을 제어하는 시험장치.
  6. 제5항에 있어서,
    상기 시험장치는,
    상기 피시험 디바이스를 탑재하는 퍼포먼스 보드와,
    상기 시험부와 상기 퍼포먼스 보드를 전기적으로 접속하는 케이블을 갖는 픽쳐 보드를 추가로 구비하고 ,
    상기 필터는 상기 픽쳐 보드에 설치되는 시험장치.
  7. 제6항에 있어서,
    상기 필터는 상기 픽쳐 보드에 설치된 상기 케이블을 상기 전송선로로 하여 상기 출력신호를 통과시키는 시험장치.
  8. 제1항에 있어서,
    상기 시험장치는,
    상기 피시험 디바이스를 탑재하는 퍼포먼스 보드와, 상기 시험부와 상기 퍼포먼스 보드를 전기적으로 접속하는 케이블을 갖는 픽쳐 보드를 추가로 구비하고,
    상기 필터는 상기 시험부에 설치되는 시험장치.
  9. 제1항에 있어서,
    상기 피시험 디바이스가 출력하는 상기 출력신호를 상기 필터에 입력할지 또는 상기 시험부에 입력할지를 전환하는 전환부를 추가로 구비하는 시험장치.
  10. 제9항에 있어서,
    상기 필터를 통과한 상기 출력신호와 상기 필터를 통과하지 않은 상기 출력신호를 비교해 상기 필터에서의 신호통과특성이 이미 정해진 특성과 거의 일치하는지 여부를 평가하는 필터 평가부를 추가로 구비하는 시험장치.
  11. 제10항에 있어서,
    상기 시험부는 상기 필터 평가부에서 상기 특성이 거의 일치한 경우에, 상기 피시험 디바이스를 시험하는 시험장치.
  12. 출력신호의 미리 정해진 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스를 시험하는 시험장치에서 상기 피시험 디바이스를 탑재하는 퍼포먼스 보드와 상기 피시험 디바이스의 양호 여부를 판정하는 시험부를 접속하는 픽쳐 보드로서,
    상기 피시험 디바이스가 출력하는 상기 출력신호에 대해 상기 피시험 디바이스가 상기 시험장치와는 상이한 실제의 장치에 실장될 때의 전송선로에서 상기 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시키는 필터로서, 상기 피시험 디바이스가 출력하는 상기 출력 신호에서 상기 프리엠퍼시스 회로가 생성하는 강조성분을 제거함으로써 상기 감쇠를 발생시키는 필터
    를 구비하는 픽쳐 보드.
  13. 출력신호의 미리 정해진 성분을 강조해서 출력하는 프리엠퍼시스 회로를 구비하는 피시험 디바이스를 시험하는 시험장치에서, 상기 피시험 디바이스의 각 핀과 신호의 수주를 행하는 핀 일렉트로닉스 카드로서,
    상기 피시험 디바이스가 출력하는 상기 출력신호에 대해 상기 피시험 디바이스가 상기 시험 장치와는 상이한 실제의 장치에 실장될 때의 전송선로에서 상기 출력신호에 발생하는 감쇠와 거의 동일한 감쇠를 발생시키는 필터로서, 상기 피시험 디바이스가 출력하는 상기 출력 신호에서 상기 프리엠퍼시스 회로가 생성하는 강조성분을 제거함으로써 상기 감쇠를 발생시키는 필터
    를 구비하는 핀 일렉트로닉스 카드.
  14. 삭제
KR1020087012491A 2005-10-28 2006-10-16 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 KR100949282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005315294 2005-10-28
JPJP-P-2005-00315294 2005-10-28

Publications (2)

Publication Number Publication Date
KR20080070689A KR20080070689A (ko) 2008-07-30
KR100949282B1 true KR100949282B1 (ko) 2010-03-25

Family

ID=37967588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012491A KR100949282B1 (ko) 2005-10-28 2006-10-16 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드

Country Status (6)

Country Link
US (1) US7795879B2 (ko)
JP (1) JP4944789B2 (ko)
KR (1) KR100949282B1 (ko)
DE (1) DE112006003065T5 (ko)
TW (1) TWI401441B (ko)
WO (1) WO2007049475A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278412A (ja) * 2008-05-15 2009-11-26 Yokogawa Electric Corp 高速信号伝送線路とそれを用いた半導体試験装置
DE102008026276B4 (de) * 2008-06-02 2012-08-09 Sartorius Weighing Technology Gmbh Verfahren zum Untersuchen einer Leiterplatte und elektronisches Gerät
US8350583B2 (en) 2009-08-12 2013-01-08 International Business Machines Corporation Probe-able voltage contrast test structures
JP5496940B2 (ja) * 2010-08-11 2014-05-21 アンリツ株式会社 エンファシス付加装置及びエンファシス付加方法
US8399266B2 (en) 2011-01-25 2013-03-19 International Business Machines Corporation Test structure for detection of gap in conductive layer of multilayer gate stack
US9025652B2 (en) * 2011-02-04 2015-05-05 Tektronix, Inc. Variable inter symbol interference generator
US9780007B2 (en) 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
US9182440B1 (en) * 2012-01-30 2015-11-10 Marvell International Ltd. Pressure activated high density switch array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000171524A (ja) 1998-09-29 2000-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路及びその検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1541837B2 (de) 1966-09-23 1977-03-31 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur messung der daempfung oder verstaerkung eines elektrischen vierpols nach dem vergleichsverfahren
FR2124059B1 (ko) * 1971-02-02 1976-05-28 Lignes Telegraph Telephon
JPH09312586A (ja) 1996-05-20 1997-12-02 Hitachi Denshi Ltd 無線機
JP2988375B2 (ja) * 1996-05-22 1999-12-13 日本電気株式会社 Ｆｍ通信システム
TW495616B (en) 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
JPWO2004023552A1 (ja) * 2002-09-05 2006-01-05 株式会社ルネサステクノロジ マルチチップ半導体装置およびテスト方法並びにシステム用基板
US7573286B2 (en) * 2003-05-16 2009-08-11 E.I. Du Pont De Nemours And Company System and method for testing displays
JP2005315294A (ja) 2004-04-27 2005-11-10 Toyota Motor Corp 高圧タンク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000171524A (ja) 1998-09-29 2000-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路及びその検査方法

Also Published As

Publication number Publication date
TW200716989A (en) 2007-05-01
US20080218178A1 (en) 2008-09-11
TWI401441B (zh) 2013-07-11
US7795879B2 (en) 2010-09-14
DE112006003065T5 (de) 2008-09-25
JP4944789B2 (ja) 2012-06-06
KR20080070689A (ko) 2008-07-30
JPWO2007049475A1 (ja) 2009-04-30
WO2007049475A1 (ja) 2007-05-03

Similar Documents

Publication Publication Date Title
KR100949282B1 (ko) 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드
EP1395840B1 (en) Fault detection system and method
KR100881066B1 (ko) 직렬 디바이스를 루프백 테스팅하는 방법 및 장치
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
US20050140388A1 (en) Hybrid AC/DC-coupled channel for testing
JP2003050256A5 (ko)
US7106081B2 (en) Parallel calibration system for a test device
JP7075121B2 (ja) 電子製品の評価方法および評価装置
US7952376B1 (en) Method and apparatus for equalizer testing
US20070197169A1 (en) Systems and methods for transmitter and channel characterization
CN219737650U (zh) 一种测试装置和信号测试系统
US6759854B2 (en) Test apparatus for testing devices under test and method for transmitting a test signal
CN211264169U (zh) 一种用于逻辑控制单元的自动化测试装置
TWI594191B (zh) 識別系統、實體裝置、識別裝置及實體裝置的識別方法
JP5291289B2 (ja) 試験装置および検出方法
US6924658B2 (en) Device and method for checking signal transmission quality of circuit board
CN112763888A (zh) 链路的检测方法及装置、电子设备、计算机可读介质
JP3645748B2 (ja) 半田不良検査装置
US7489154B2 (en) Testing high frequency signals on a trace
US9217769B2 (en) Ring oscillator testing with power sensing resistor
KR100731796B1 (ko) 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치
JPH11101850A (ja) Ｉｃ試験装置
KR20130142906A (ko) 시험 장치
US10969455B2 (en) Test system and method for testing a device under test having several communication lanes
Ovidiu-Catalin et al. Modeling and Simulation of a Compensation PCB for Oscilloscope Probes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee