TWI401441B - 測試裝置、配置板、電子卡 - Google Patents

測試裝置、配置板、電子卡 Download PDF

Info

Publication number
TWI401441B
TWI401441B TW095139493A TW95139493A TWI401441B TW I401441 B TWI401441 B TW I401441B TW 095139493 A TW095139493 A TW 095139493A TW 95139493 A TW95139493 A TW 95139493A TW I401441 B TWI401441 B TW I401441B
Authority
TW
Taiwan
Prior art keywords
test
filter
output signal
component
device under
Prior art date
Application number
TW095139493A
Other languages
English (en)
Other versions
TW200716989A (en
Inventor
Daisuke Watanabe
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200716989A publication Critical patent/TW200716989A/zh
Application granted granted Critical
Publication of TWI401441B publication Critical patent/TWI401441B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Description

測試裝置、配置板、電子卡
本發明是有關於一種對半導體電路等的被測試元件的預增強(pre－emphasis)機能進行測試的測試裝置，且特別是有關於一種測試裝置中所使用的配置板(fixture board)、及電子卡(pin electronics card)。本申請案與下述的日本專利申請案有關。對於認可編入文獻參照之指定國家，藉由參照而將下述專利申請案之內容編入至本申請案中，作為本申請案的一部分。
日本專利特願2005－315294號
申請日2005年10月28日
在習知技術中，已知有一種在半導體電路等的電子元件中，將輸出信號的設定的成分進行強調並輸出的元件。例如，已知有一種在電子元件的安裝時，為了輸出對傳送線路中的衰減量預先進行修正的輸出信號，而對輸出信號的設定的成分進行增強的預增強電路。
預增強電路(pre－emphasis circuits)輸出將例如輸出信號的上升脈衝及下降脈衝進行了增強的波形。由於該輸出信號在安裝時的傳送線路中進行傳輸，所以在接收側的電路中，可接收衰減成分得以修正的信號。在電子元件具有預增強電路的情況下，需要對該預增強電路是否正常地發揮機能進行測試。由於到目前為止未發現有相關的專利文獻等，所以省略其記述。
但是，在對於具有預增強電路的電子元件進行測試的情況下，難以對預增強電路的機能進行測試。通常，被測試元件和測試裝置之間的信號傳送距離，其與安裝時的信號傳送距離相比非常短。因此，測試裝置可測定設定成分被增強的輸出信號，但無法精度良好地對被測試元件的預增強電路的機能進行測試。
例如，在為了對被測試元件的輸出信號的準備時間(set－up time)和保持時間(hold time)進行測試，而對設定時序的輸出信號的邏輯值進行檢測時，根據該設定的時序，有時會在輸出信號被增強的位置檢測出邏輯值，而形成與安裝時的接收電路所接收之輸出信號的邏輯值不同的值。
而且，還有一種考慮是：不對輸出信號的邏輯值進行檢測，而是對輸出信號的波形進行檢測，並將該波形與規定的波形進行比較。作為對輸出信號的波形進行檢測的裝置，已知有即時示波器(realtime oscilloscope)、抽樣示波器(sampling oscilloscope)、時間間隔分析器(time interval analyzer)等。但是，在利用這些裝置的情況下，測試時間長，會使元件量產的生產率下降。
而且，作為對輸出信號的波形進行檢測的裝置，已知有一種數字轉換器電路(digitizer circuit)，但在利用數字轉換器電路進行測試的情況下，在測試裝置的多個輸入電路中，必須分別安裝數字轉換器電路。因此，測試裝置的成本變得很大。
而且，還考慮有一種利用習知的測試裝置，使選通時序(strobe timing)依次進行變化，並標繪輸出信號的波形的方法。但是，由於測試裝置在每一測試週期使選通時序進行變化，所以要以足夠的抽樣數進行測定會花費大量的時間。如此一來，習知的測試裝置無法精度良好地對具有預增強電路的元件進行測試，或者，為了精度良好地進行測試會花費很大的成本。
有鑑於此，本發明的一個方面的目的，是提供一種能夠解決上述課題的測試裝置、配置板以及電子卡。該目的藉由申請專利範圍中的獨立項所記述之特徵的組合而達成。而且，附屬項規定本發明的更加有利的具體例子。
為了解決上述課題，本發明的第1形態提供一種測試裝置，為對被測試元件的預增強機能進行測試的測試裝置，其中，該被測試元件具有增強輸出信號的設定成分並輸出的預增強電路。該測試裝置包括：濾波器以及測試部。濾波器使被測試元件所輸出的輸出信號產生一衰減，該衰減與被測試元件的安裝時的傳送線路中的輸出信號所產生之衰減大致相同。測試部，計測濾波器所輸出的信號，並根據計測結果對被測試元件的預增強機能進行測試。
濾波器可藉由從被測試元件所輸出的輸出信號中，除去由預增強電路所形成的增強成分，而產生該衰減。測試裝置更包括濾波器控制部，該濾波器控制部被預先施加有關預增強電路應生成的增強成分的增強成分資訊，並根據增強成分資訊對濾波器的信號通過特性進行控制。
被測試元件可具有設定寄存器，其用於存儲確定應生成的增強成分之設定值；預增強電路可生成與設定寄存器所存儲的設定值相對應的增強成分；測試裝置可更包括濾波器控制部，其取得設定寄存器所存儲的設定值，並根據所取得的設定值對濾波器的信號通過特性進行控制。
測試部可根據濾波器所輸出的輸出信號是否滿足對被測試元件預先被確定的準備時間及保持時間，而對被測試元件的預增強機能進行測試。
濾波器可具有分別不同的線路長的多個傳送線路；濾波器控制部可藉由對使輸出信號通過哪個傳送線路進行選擇，而控制信號通過特性。
測試裝置還可包括：性能板(performance board)，其用於載置被測試元件；配置板，其具有將測試部和性能板進行電氣連接的電纜；濾波器可設置在配置板上。濾波器可將配置板上所設置的電纜作為傳送線路，而使輸出信號通過。
測試裝置還可包括：性能板，其用於載置被測試元件；配置板，其具有將測試部和性能板進行電氣連接的電纜；濾波器可設置在測試部上。
測試裝置還可具有轉換部，對被測試元件所輸出的輸出信號是輸入到濾波器，或是輸入到測試部進行轉換。測試裝置還可具有濾波器評價部，對通過了濾波器的輸出信號和未通過濾波器的輸出信號進行比較，並評價濾波器中的信號通過特性是否與預先所確定的特性大體一致。測試部可在濾波器評價部評價特性大體一致的情況下，對被測試元件進行測試。
本發明的第2形態提供一種配置板，為在對被測試元件的預增強機能進行測試的測試裝置中，將載置被測試元件的性能板和判定被測試元件的好壞的測試部進行連接之配置板，其中，被測試元件具有將輸出信號的設定成分進行增強並輸出的預增強電路；該配置板包括濾波器，其使被測試元件所輸出的輸出信號產生一衰減，該衰減與被測試元件的安裝時的傳送線路中的輸出信號所產生之衰減大致相同。
本發明的第3形態提供一種電子卡，為在對被測試元件的預增強機能進行測試的測試裝置中，與被測試元件的各接腳進行信號的收發之電子卡，其中，被測試元件具有將輸出信號的設定成分進行增強並輸出的預增強電路；該電子卡包括濾波器，其使被測試元件所輸出的輸出信號產生一衰減，該衰減與被測試元件的安裝時的傳送線路中的輸出信號所產生之衰減大致相同。
另外，上述發明的概要並未列舉本發明的必要特徵的全部，它們的特徵群的子集也可又形成發明。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
以下通過發明的實施形態對本發明進行說明，但以下的實施形態並不對關於申請專利範圍的發明進行限定，而且，實施形態中所說明之特徵的組合的全部也未必是發明的解決方法所必須的。
圖1所示為對被測試元件200進行測試之測試裝置100的構成的一個例子。被測試元件200為半導體電路等的電子元件，在輸出端具有預增強電路210。被測試元件200生成與預先所確定的規格相適應的輸出信號，並輸入到預增強電路210。預增強電路210將被測試元件200所輸出的輸出信號的設定成分進行增強並輸出。例如，預增強電路210在被測試元件200的安裝時，依據輸出信號在進行傳輸的傳送線路中的衰減，而輸出將輸出信號的上升脈衝及下降脈衝進行了增強的波形。
預增強電路210可為將輸出信號的高頻成分進行增強的電路。例如，預增強電路210既可為降低輸出信號在傳送線路中的高頻阻抗(high frequency impedance)的電路，也可為在輸出信號上重疊高次諧波(high harmonic wave)的電路。利用這種構成，被測試元件200在安裝時將輸出信號向接收側的電路進行傳送的情況下，可輸出將傳送線路中的損失預先進行了修正的信號。亦即，對接收側的電路而言，可傳送與預先所確定的規格相適應的信號。
測試裝置100包括轉換部(10－1及10－2，以下統稱10)、濾波器20及測試部30。濾波器20使被測試元件200所輸出的輸出信號產生衰減，此衰減與被測試元件200的安裝時的傳送線路中的輸出信號所產生之衰減大致相同。例如，濾波器20藉由從被測試元件200所輸出的輸出信號中除去預增強電路210應生成的增強成分，而產生該衰減。預增強電路210應生成的增強成分，其是根據被測試元件200的安裝時的傳送線路中所產生之信號的衰減量，而預先被確定。例如，預增強電路210具有與該衰減量相對應的設計規格及設定值等。濾波器20可例如為低通濾波器(low pass filter)。濾波器20的信號通過特性可依據預增強電路210的特性而預先確定。例如，濾波器20的信號通過特性可根據預增強電路210的設計規格，而預先進行設定。
預增強電路210的特性可根據在被測試元件200的安裝時，於輸出信號的傳送線路中所形成的損失而進行設定。亦即，預增強電路210為了使輸入到預增強電路210中的信號與被測試元件200的安裝時的接收側電路所接收之信號形成大致相同的波形，而對該信號進行修正。而且，濾波器20除去預增強電路210應生成的增強成分。因此，在預增強電路210依據設計規格及設計值等而正常地進行動作的情況下，濾波器20所輸出的信號與被測試元件200的安裝時的接收側電路所接收之信號形成大致相同的波形。
測試部30對濾波器20所輸出的信號進行計測，並根據計測結果而測試預增強電路210的機能。例如，測試部30根據濾波器20所輸出的信號是否滿足對被測試元件200預先被確定的準備時間及保持時間，而判定預增強電路的好壞。濾波器20所輸出的信號與被測試元件200的安裝時的接收側電路所接收之信號大致相同。
因此，測試部30所接收的信號為應滿足對被測試元件200預先所確定的規格的信號。測試部30藉由根據該信號，進行準備時間及保持時間的測試等習知所進行的通常的測試，可對預增強電路210是否正常地動作進行判定。
轉換部10對於被測試元件200所輸出的輸出信號，其是輸入到濾波器20，或是其輸入到測試部30進行轉換。亦即，轉換部10可實施以下的轉換：對將輸出信號通過濾波器20向測試部30進行輸入，進行具有預增強電路210的被測試元件200的測試，還是將輸出信號不通過濾波器20向測試部30進行輸入，進行不具有預增強電路210的被測試元件200的測試。
轉換部10以高頻特性優良為佳。例如，轉換部10可為高頻繼電器，而且也可為MEMS(Micro Electro Mechanical System,微機電系統)繼電器。而且，轉換部10不利用主動元件，而利用被動元件為佳。
圖2所示為預增強電路210及濾波器20所輸出之信號的波形的一個例子。如圖2所示，預增強電路210輸出將輸出信號的上升邊及下降邊進行增強，並使邊緣陡急的波形。
而且，濾波器20從預增強電路210所輸出的信號中，除去預增強電路210應生成的增強成分、而進行輸出。藉此，濾波器20所輸出的信號，可與被測試元件200的安裝時的接收側的電路所接收之信號大致相同。
圖3所示為測試裝置100之構成的另外的一個例子。本例中的測試裝置100對關於圖1所說明之測試裝置100的構成，還具有濾波器控制部40。而且，測試裝置100對具有設定寄存器220的被測試元件200進行測試。
濾波器控制部40預先被給予關於預增強電路210應生成的增強成分之增強成分資訊，並根據該增強成分資訊而控制濾波器20的信號通過特性。例如，濾波器控制部40可由使用者等施加該增強成分資訊。該增強成分資訊可為關於預增強電路210的特性的資訊。濾波器控制部40對濾波器20的特性進行控制，而可除去該增強成分。
而且，設定寄存器220存儲用於確定預增強電路210應生成的增強成分之設定值。預增強電路210生成與設定寄存器220所存儲的設定值相對應的增強成分。例如，設定寄存器220可將在被測試元件200的安裝時的信號傳送線路的衰減量作為設定值而進行存儲。在這種情況下，設定寄存器220可在輸出信號的每一頻帶存儲該衰減量。預增強電路210根據該設定值，對信號傳送線路的衰減量預先進行修正。
濾波器控制部40可預先取得設定寄存器220所存儲的設定值，並根據所取得的設定值，而對濾波器20的信號通過特性進行控制。例如，在設定值表示衰減量的情況下，濾波器控制部40對濾波器20的特性進行控制，以使濾波器20中的信號的衰減量與設定值大體一致。利用這種構成，在預增強電路210的設定可變的情況下，可進行與該設定相對應的測試。而且，可以對預增強電路210是否依據該增強成分資訊或該設定值正常地發揮機能進行測試。
圖4為測試部30之測試的一個例子的說明圖。在本例中，測試部30對所輸入的信號的準備時間及保持時間是否滿足預先所確定的規格值進行測試。
所說的準備時間，是用於表示所傳送的數據的邏輯值確定的時序，其較檢測該數據的邏輯值之時鐘的時序早多少的值。所說的保持時間，是用於表示所傳送的數據的邏輯值被維持的時間，其較檢測該數據的邏輯值之時鐘的時序長多少的值。
由於預增強電路210為將輸出信號的邊緣進行增強的電路，所以測試部30藉由相對應於應滿足該信號的準備時間及保持時間的規定值的時序，對該信號的邏輯值進行檢測，而對預增強電路210是否正常地發揮機能進行判定。
圖5所示為測試裝置100之動作的一個例子的流程圖。首先，在濾波器設定階段S300，濾波器控制部40根據預先所確定的增強成分資訊，而設定濾波器20的信號通過特性。接著，在第1測定階段S302，測試部30控制轉換部10，對通過濾波器20的輸出信號進行計測。而且，在第2測定階段S304，測試部30控制轉換部10，對不通過濾波器20的輸出信號進行計測。
然後，在信號比較階段S306，對通過了濾波器20的輸出信號和未通過濾波器20的輸出信號進行比較，並對濾波器20中的信號通過特性與預先所確定的特性是否一致進行評價。例如，對濾波器20的信號的衰減量，與被測試元件200的安裝時的傳送線路中之信號的衰減量是否一致進行評價。安裝時的傳送線路中的信號的衰減量如上所述，可由使用者預先施加，也可從設定寄存器220的設定值求取。在信號比較階段S306，測試部30可作為進行該評價的濾波器評價部而發揮機能。
在信號比較階段S306，如濾波器20的信號通過特性與設定的特性不一致，則重複從S300到S306的處理。此時，可在濾波器設定階段S300，根據信號比較階段S306的評價結果，而對濾波器20進行設定。
在信號比較階段S306，如濾波器20的信號通過特性與設定的特性一致，則在測試階段S308，使測試部30對含有預增強電路210的被測試元件200進行測試。在這種情況下，測試部30控制轉換部10，且根據通過濾波器20的輸出信號進行測試。在該測試中，可如上述那樣，對準備時間及保持時間進行測試。
該測試的精度依存於濾波器20的特性與安裝時的傳送線路的特性是否一致。如利用本例中的測試，則可使濾波器20的特性與安裝時的傳送線路的特性精度良好地達成一致。因此，可精度良好地對被測試元件200的預增強機能進行測試。
圖6所示為濾波器20的構成的一個例子。本例中的濾波器20具有分別不同的線路長的多個傳送線路(22－1~22－3，以下統稱22)。傳送線路22的每單位長度的信號衰減量，可與被測試元件200的安裝時所利用之傳送線路的每單位長度的信號衰減量大致相同。例如，傳送線路22與安裝時所使用的傳送線路可由大致相同的材料形成。而且，傳送線路22可為在基板上所形成的帶狀線(strip line)、微帶線(microstrip line)或共面(coplanar)線路。
濾波器控制部40藉由對使輸出信號通過哪個傳送線路22進行選擇，而控制信號通過特性。例如，可對濾波器控制部40供給在安裝時所使用的傳送線路的長度，以作為增強成分資訊，並依據該長度而選擇哪個傳送線路22。可由轉換部10進行選擇哪個傳送線路22。而且，轉換部10可選擇2個或2個以上的傳送線路22，並使輸出信號通過所選擇的多個傳送線路22。利用這種控制，可依據應設定的特性，按照需要選擇輸出信號通過的傳送線路22的長度。
圖7所示為濾波器20之構成的另一個例子。本例中的濾波器20具有串聯連接的多個電路部件24。各個電路部件24(circuit block)為所謂的LCR電路，其具有感應成分26、電容成分31及電阻成分28。感應成分26及電阻成分28在前後的電路部件24間被串聯連接。而且，電容成分31被設置在電容成分31及電阻成分28的連接點與接地電位之間。轉換部10較佳為可控制輸出信號所通過的電路部件24的串聯數目。藉此，濾波器控制部40可控制濾波器20的信號通過特性。
圖8所示為濾波器20之構成的另一個例子。本例中的濾波器20具有串聯連接的多個電路部件32。各個電路部件32為所謂的RC電路，其具有可變電阻成分34及可變電容成分36。可變電阻成分34將前後的電路部件32進行連接。而且，可變電容成分36被設置在可變電阻成分34的一端與接地電位之間。
轉換部10較佳為可控制輸出信號所通過的電路部件32的串聯數目。藉此，濾波器控制部40對濾波器20的信號通過特性進行控制。而且，濾波器控制部40可藉由控制可變電阻成分34的阻抗、及/或可變電容成分36的容量值，而控制濾波器20的信號通過特性。
在圖7及圖8中說明的具有電路部件24或電路部件32的各個元件，可為單獨製造的分立零件(discrete component)。而且，電路部件24中的感應成分26可為由半導體製程方法所形成之圖案中的感應成分。而且，電路部件24中的各元件的特性，與電路部件32中的各元件的特性相同，也可為可變的。
圖9所示為測試裝置100之構成的另一個例子。本例中的測試裝置100除了與圖1或圖3關聯且說明的測試裝置100的構成以外，還包括性能板50(performance board)、配置板60及電子卡70。
性能板50載置被測試元件200。例如，性能板50被設置在所謂的測試頭上。而且，測試部30被設置在從測試頭分離的主體部上。
電子卡70被設置在測試部30中，而與被測試元件200進行信號的收發。例如，電子板70具有對被測試元件200輸出信號的驅動器，和從被測試元件200接收信號的比較器72。該驅動器及比較器72與被測試元件200的各接腳(pin)對應設置。而且，電子卡70與測試裝置100是可裝卸地進行設置。
配置板60通過電子卡70，將測試部30和性能板50進行電氣連接。例如，配置板60具有電纜，其被設置在測試頭和主體部之間，用於將測試部30和性能板50進行電氣連接。
在本例中，與圖1或圖3關聯說明的轉換部10、濾波器20及濾波器控制部40，其是被設置在電子卡70上。例如，轉換部10、濾波器20及濾波器控制部40是設置在比較器72和配置板60之間的每一比較器72上。
圖10所示為測試裝置100之構成的另一個例子。本例中的測試裝置100相對圖9所說明的測試裝置100的構成，其不同點是轉換部10、濾波器20及濾波器控制部40被設置在配置板60上。在這種情況下，濾波器20可將配置板60上所設置的電纜，作為圖6中所說明的傳送線路22使用。利用這種構成，可效率良好地設置濾波器20。
圖11所示為測試裝置100之構成的另一個例子。本例中的測試裝置100相對圖9所說明之測試裝置100的構成，其不同點是轉換部10、濾波器20及濾波器控制部40被設置在性能板50上。利用這種構成，也可精度良好地對具有預增強電路210的被測試元件200進行測試。
以上，利用實施形態對本發明進行了說明，但本發明的技術範圍並不限定於上述實施形態所記述的範圍。本行業的技術人員可清楚在上述實施形態形態上加以多種多樣的變更或改良。由申請專利範圍的記述可知，那種加以變更或改良的形態也可包含在本發明的技術範圍中。
由以上說明可知，若是利用測試裝置100，則可精度良好地對具有預增強電路之被測試元件的預增強機能進行測試。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10－1、10－2．．．轉換部
20．．．濾波器
22、22－1、22－2、22－3．．．傳送線路
24．．．電路部件
26．．．感應成分
28．．．電阻成分
30．．．測試部
31．．．電容成分
32．．．電路部件
34．．．可變電阻成分
36．．．可變電容成分
40．．．濾波器控制部
50．．．性能板
60．．．配置板
70．．．電子卡
72．．．比較器
100．．．測試裝置
200．．．被測試元件
210．．．預增強電路
220．．．設定寄存器
圖1所示為對被測試元件200進行測試之測試裝置100的構成的一個例子。
圖2所示為預增強電路210及濾波器20所輸出之信號的波形的一個例子。
圖3所示為測試裝置100之構成的另一個例子。
圖4為測試部30之測試的一個例子的說明圖。
圖5所示為測試裝置100之動作的一個例子的流程圖。
圖6所示為濾波器20之構成的一個例子。
圖7所示為濾波器20之構成的另一個例子。
圖8所示為濾波器20之構成的另一個例子。
圖9所示為測試裝置100之構成的另一個例子。
圖10所示為測試裝置100之構成的另一個例子。
圖11所示為測試裝置100之構成的另一個例子。
10－1、10－2．．．轉換部
20．．．濾波器
30．．．測試部
100．．．測試裝置
200．．．被測試元件
210．．．預增強電路

Claims (14)

  1. 一種測試裝置，為對一被測試元件的一預增強機能進行測試的測試裝置，其中，該被測試元件具有增強一輸出信號的設定成分並進行輸出的一預增強電路，該測試裝置包括：一濾波器，使該被測試元件所輸出的該輸出信號產生一衰減，該衰減與該被測試元件的安裝時的傳送線路中的該輸出信號所產生之衰減為大致相同；以及一測試部，計測該濾波器所輸出的信號，並根據計測結果對該被測試元件的該預增強機能進行測試。
  2. 如申請專利範圍第1項所述的測試裝置，其中，該濾波器藉由從該被測試元件所輸出的該輸出信號中，除去該預增強電路應生成的增強成分，而產生該衰減。
  3. 如申請專利範圍第2項所述的測試裝置，其中，該測試裝置更包括一濾波器控制部，該濾波器控制部被預先施加有關該預增強電路應生成的該增強成分的一增強成分資訊，並根據該增強成分資訊對該濾波器的一信號通過特性進行控制。
  4. 如申請專利範圍第2項所述的測試裝置，其中，該被測試元件包括一設定寄存器，用於存儲確定應生成的該增強成分之一設定值；該預增強電路生成與該設定寄存器所存儲的該設定值相對應的該增強成分；該測試裝置更包括一濾波器控制部，其取得該設定寄存器所存儲的該設定值，並根據所取得的該設定值對該濾波器的一信號通過特性進行控制。
  5. 如申請專利範圍第2項所述的測試裝置，其中，該測試部根據該濾波器所輸出的該輸出信號是否滿足對該被測試元件預先被確定的準備時間及保持時間，而對該被測試元件的該預增強機能進行測試。
  6. 如申請專利範圍第3項或第4項所述的測試裝置，其中，該濾波器包括分別不同的線路長的多個傳送線路；該濾波器控制部藉由對使該輸出信號通過哪個前述的傳送線路進行選擇，而控制該信號通過特性。
  7. 如申請專利範圍第6項所述的測試裝置，其中，該測試裝置更包括：一性能板，用於載置該被測試元件；一配置板，具有將該測試部和該性能板進行電氣連接的一電纜；其中，該濾波器是設置在該配置板上。
  8. 如申請專利範圍第7項所述的測試裝置，其中，該濾波器將該配置板上所設置的該電纜作為該傳送線路，而使該輸出信號通過。
  9. 如申請專利範圍第2項所述的測試裝置，其中，該測試裝置更包括：一性能板，用於載置該被測試元件；一配置板，具有將該測試部和該性能板進行電氣連接的一電纜；其中，該濾波器是設置在該測試部上。
  10. 如申請專利範圍第2項所述的測試裝置，更包括一轉換部，對該被測試元件所輸出的該輸出信號是輸入到該濾波器，或是輸入到該測試部進行轉換。
  11. 如申請專利範圍第10項所述的測試裝置，更包括一濾波器評價部，對通過了該濾波器的該輸出信號、和未通過該濾波器的該輸出信號進行比較，並評價該濾波器中的信號通過特性是否與預先所確定的特性大體一致。
  12. 如申請專利範圍第11項所述的測試裝置，其中，該測試部在該濾波器評價部評價前述特性大體一致的情況下，對該被測試元件的該預增強機能進行測試。
  13. 一種配置板，為在對一被測試元件的一預增強機能進行測試的一測試裝置中，將載置該被測試元件的性能板和判定該被測試元件的好壞的一測試部進行連接之配置板，其中，該被測試元件具有將一輸出信號的設定成分進行增強並輸出的一預增強電路，該配置板包括：一濾波器，使該被測試元件所輸出的該輸出信號產生一衰減，該衰減與該被測試元件的安裝時的傳送線路中的該輸出信號所產生之衰減大致相同。
  14. 一種電子卡，為在對一被測試元件的一預增強機能進行測試的一測試裝置中，與該被測試元件的各接腳進行信號的收發之電子卡，其中，該被測試元件具有將一輸出信號的設定成分進行增強並輸出的一預增強電路，該電子卡包括：一濾波器，使該被測試元件所輸出的該輸出信號產生一衰減，該衰減與該被測試元件的安裝時的傳送線路中的該輸出信號所產生之衰減大致相同。
TW095139493A 2005-10-28 2006-10-26 測試裝置、配置板、電子卡 TWI401441B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005315294 2005-10-28

Publications (2)

Publication Number Publication Date
TW200716989A TW200716989A (en) 2007-05-01
TWI401441B true TWI401441B (zh) 2013-07-11

Family

ID=37967588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139493A TWI401441B (zh) 2005-10-28 2006-10-26 測試裝置、配置板、電子卡

Country Status (6)

Country Link
US (1) US7795879B2 (zh)
JP (1) JP4944789B2 (zh)
KR (1) KR100949282B1 (zh)
DE (1) DE112006003065T5 (zh)
TW (1) TWI401441B (zh)
WO (1) WO2007049475A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278412A (ja) * 2008-05-15 2009-11-26 Yokogawa Electric Corp 高速信号伝送線路とそれを用いた半導体試験装置
DE102008026276B4 (de) * 2008-06-02 2012-08-09 Sartorius Weighing Technology Gmbh Verfahren zum Untersuchen einer Leiterplatte und elektronisches Gerät
US8350583B2 (en) 2009-08-12 2013-01-08 International Business Machines Corporation Probe-able voltage contrast test structures
JP5496940B2 (ja) * 2010-08-11 2014-05-21 アンリツ株式会社 エンファシス付加装置及びエンファシス付加方法
US8399266B2 (en) 2011-01-25 2013-03-19 International Business Machines Corporation Test structure for detection of gap in conductive layer of multilayer gate stack
US9025652B2 (en) * 2011-02-04 2015-05-05 Tektronix, Inc. Variable inter symbol interference generator
US9780007B2 (en) 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
US9182440B1 (en) * 2012-01-30 2015-11-10 Marvell International Ltd. Pressure activated high density switch array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723874A (en) * 1971-02-02 1973-03-27 Lignes Telegraph Telephon Noise figure meter
JPH09312588A (ja) * 1996-05-22 1997-12-02 Nec Corp Ｆｍ通信システム
JP2000171524A (ja) * 1998-09-29 2000-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路及びその検査方法
TW200408815A (en) * 2002-09-05 2004-06-01 Renesas Tech Corp Multi-chip semiconductor device, test method, and system board
TW200506387A (en) * 2003-05-16 2005-02-16 Du Pont System and method for testing displays

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1541837B2 (de) 1966-09-23 1977-03-31 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur messung der daempfung oder verstaerkung eines elektrischen vierpols nach dem vergleichsverfahren
JPH09312586A (ja) 1996-05-20 1997-12-02 Hitachi Denshi Ltd 無線機
TW495616B (en) 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
JP2005315294A (ja) 2004-04-27 2005-11-10 Toyota Motor Corp 高圧タンク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723874A (en) * 1971-02-02 1973-03-27 Lignes Telegraph Telephon Noise figure meter
JPH09312588A (ja) * 1996-05-22 1997-12-02 Nec Corp Ｆｍ通信システム
JP2000171524A (ja) * 1998-09-29 2000-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路及びその検査方法
TW200408815A (en) * 2002-09-05 2004-06-01 Renesas Tech Corp Multi-chip semiconductor device, test method, and system board
TW200506387A (en) * 2003-05-16 2005-02-16 Du Pont System and method for testing displays

Also Published As

Publication number Publication date
KR100949282B1 (ko) 2010-03-25
TW200716989A (en) 2007-05-01
US20080218178A1 (en) 2008-09-11
US7795879B2 (en) 2010-09-14
DE112006003065T5 (de) 2008-09-25
JP4944789B2 (ja) 2012-06-06
KR20080070689A (ko) 2008-07-30
JPWO2007049475A1 (ja) 2009-04-30
WO2007049475A1 (ja) 2007-05-03

Similar Documents

Publication Publication Date Title
TWI401441B (zh) 測試裝置、配置板、電子卡
US6931338B2 (en) System for providing a calibrated path for multi-signal cables in testing of integrated circuits
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
JPWO2008023615A1 (ja) 試験装置および当該試験装置を用いたデバイスの製造方法
US7543202B2 (en) Test apparatus, adjustment apparatus, adjustment method and adjustment program
JP2000111614A (ja) Ｉｃ試験装置のｉｃ駆動方法及びこの駆動方法を用いたｉｃ試験装置
JP2011513766A (ja) 電磁的に結合されたデータの復元及びリタイミングを行う受信器
KR20030026212A (ko) 검사장치 및 반도체장치의 검사방법
KR101088203B1 (ko) 반도체 시험 장치
US20160231377A1 (en) Method for determining a condition of pin connection of the integrated circuit and integrated circuit thereof
US6693436B1 (en) Method and apparatus for testing an integrated circuit having an output-to-output relative signal
US9015541B2 (en) Device and method for performing timing analysis
US6876938B2 (en) Method to provide a calibrated path for multi-signal cables in testing of integrated circuits
US20080170610A1 (en) High Speed Serial Test Circuits
US6665627B2 (en) Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment
US20070101219A1 (en) Semiconductor testing apparatus and method of calibrating the same
US20070197169A1 (en) Systems and methods for transmitter and channel characterization
US6442718B1 (en) Memory module test system with reduced driver output impedance
US7634747B2 (en) Trace delay error compensation
JP2007218779A (ja) 半導体テスター用テストボード
US5572669A (en) Bus cycle signature system
KR20060094900A (ko) 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러의양을 정하는 방법 및 프로그램 저장 장치
JP4611885B2 (ja) 検査システム、検査方法および配線長調整方法
JPH11101850A (ja) Ｉｃ試験装置