KR20060094900A - 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러의양을 정하는 방법 및 프로그램 저장 장치 - Google Patents

신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러의양을 정하는 방법 및 프로그램 저장 장치 Download PDF

Info

Publication number
KR20060094900A
KR20060094900A KR1020060017852A KR20060017852A KR20060094900A KR 20060094900 A KR20060094900 A KR 20060094900A KR 1020060017852 A KR1020060017852 A KR 1020060017852A KR 20060017852 A KR20060017852 A KR 20060017852A KR 20060094900 A KR20060094900 A KR 20060094900A
Authority
KR
South Korea
Prior art keywords
signal
sacrificial
stimulus
edge
sensor edge
Prior art date
Application number
KR1020060017852A
Other languages
English (en)
Other versions
KR101225219B1 (ko
Inventor
히로시 마츠미야
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20060094900A publication Critical patent/KR20060094900A/ko
Application granted granted Critical
Publication of KR101225219B1 publication Critical patent/KR101225219B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Geophysics And Detection Of Objects (AREA)

Abstract

일 실시예에서, 하나의 방법은 다수의 자극 신호 각각을 다수의 자극 신호 경로 상으로 순차적으로 구동하는 단계를 포함한다. 다수의 자극 신호 각각은 트리거 에지를 갖는다. 각각의 자극 신호가 다수의 자극 신호 경로 상으로 구동되는 경우, 센서 에지를 갖는 희생 신호가 희생 신호 경로 상으로 구동된다. 대응하는 자극 및 희생 신호를 구동한 후에, 이 희생 신호는 신호의 센서 에지의 타이밍으로 또는 그와 유사한 타이밍으로 샘플링되어 신호의 센서 에지를 특성화한다. 상이한 자극 신호에 대응하는 이러한 센서 에지 특성화를 분석하여 희생 신호 경로와 하나 이상의 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정한다.

Description

신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 방법 및 프로그램 저장 장치{METHOD AND APPARATUS FOR QUANTIFYING THE TIMING ERROR INDUCED BY CROSSTALK BETWEEN SIGNAL PATHS}
도 1은 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 제 1의 예시적인 방법을 도시하는 도면,
도 2는 신호 경로 사이에서 상호 캐패시턴스에 의해 야기되는 예시적인 혼선을 도시하는 도면,
도 3은 도 2에 도시된 신호 경로 중 하나로 자극 신호를 구동함으로써 야기되는 예시적인 신호 반사 및 혼선을 도시하는 도면,
도 4 및 도 5는 도 2에 도시된 신호 경로 중 하나로 다른 자극 신호를 구동하는 것과, 도 2에 도시된 신호 경로 중 다른 경로로 구동되는 희생 신호에 대한 그들의 다양한 결과를 도시하는 도면,
도 6은 측정된 센서 에지 데이터를 나타내는 도면,
도 7은 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 제 2의 예시적인 방법을 도시하는 도면,
도 8은 도 7에 도시된 방법에 따라 ATE를 초기화하는 예시적인 방법을 도시하는 도면,
도 9는 도 7에 도시된 방법에 따라 ATE를 구성하는 예시적인 방법을 도시하는 도면,
도 10은 도 7에 도시된 방법에 따라 희생 신호의 센서 에지를 스트로빙(strobing)하는 예시적인 방법을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
200,202,204 : 신호 경로 300,300a : 자극 신호
400,400a : 희생 신호 604 : 편차
신호 경로 간의 혼선은 신호 반사 및 이들 신호 경로의 지연을 야기한다.
일 실시예에서, 하나의 방법은 다수의 자극 신호 각각을 다수의 자극 신호 경로 상으로 순차적으로 구동하는 단계를 포함한다. 다수의 자극 신호 각각은 트리거 에지를 갖는다. 각각의 자극 신호가 다수의 자극 신호 경로 상으로 구동되는 경우, 센서 에지를 갖는 희생 신호가 희생 신호 경로 상으로 구동된다. 대응하는 자극 및 희생 신호를 구동한 후에, 이 희생 신호는 신호의 센서 에지의 타이밍으로 또는 그와 유사한 타이밍으로 샘플링되어 신호의 센서 에지를 특성화한다. 상이한 자극 신호에 대응하는 이러한 센서 에지 특성화를 분석하여 희생 신호 경로와 하나 이상의 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정한다.
다른 실시예도 개시되어 있다.
본 발명의 예시적인 실시예는 도면에 예시되어 있다.
도 1은 신호 경로 사이에서의 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 예시적인 방법(100)을 나타낸다. 이 방법(100)은 다수의 자극 신호 각각을 다수의 자극 신호 경로 상으로 순차적으로 구동하는 단계(102)를 포함한다. 다수의 자극 신호 각각은 트리거 에지를 갖는다. 각각의 자극 신호가 다수의 자극 신호 경로 상으로 구동되는 경우, 센서 에지를 갖는 희생 신호가 또한 희생 신호 경로 상으로 구동된다(단계 104). 대응하는 자극 및 희생 신호를 구동한 후에, 이 희생 신호는 수신기(RCV1)에 의해 신호의 센서 에지의 타이밍으로 또는 대략 그 타이밍으로 샘플링되어 신호의 센서 에지를 특성화한다. 상이한 자극 신호에 대응하는 이러한 센서 에지 특성화를 분석하여 희생 신호 경로와 하나 이상의 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정한다(단계 108).
도 2는 방법(100)이 적용될 수 있는 다수의 신호 경로(200,202,204)를 나타낸다. 신호 경로(200,202,204) 각각은 유사하게 구성되고, 예를 들어 각 경로 (200,202,204)는 연관된 임피던스(즉, DRV1/R1, DRV2/R2 또는 DRV3/R3)를 갖는 드라이버에 의해 하나의 단부에서 구동되는 전송 라인인 것으로 도시되어 있다. 신호 경로(200,202,204)의 다른 단부들은 "개방 상태"로 유지된다(예를 들어, 종결되지 않거나, 또는 높은 값의 임피던스로 접지에 종결됨). 이와 달리, "다른 단부들"은 다른 방식으로 종결될 수 있다(예를 들어, 경로의 드라이버 임피던스에 매칭되는 임피던스로, 또는 접지로의 단락으로). 신호 경로(202)의 하나의 단부는 수신기(RCV1)에 결합된다. 도시되어 있지는 않지만, 신호 경로(200,204)의 다른 단부들 또한 수신기에 결합될 수 있다. 캐패시턴스(Cm1 및 Cm2)는 신호 경로(200,202,204) 사이의 "상호 캐패시턴스"를 반사한다. 신호가 신호 경로(200,202,204)를 통해 전파되는 경우, 이들 상호 캐패시턴스(Cm1 및 Cm2)는 혼선-반사형 전압(예를 들어, 캐패시턴스)(Cm1)으로부터 야기되는 혼선(XTALK1) 및 캐패시턴스(Cm2)로부터 야기되는 혼선(XTALK2))을 야기할 수 있다.
신호 경로(200,202,204)는 예를 들어 자동화 테스트 장비(ATE)의 상이한 채널을 나타낼 수 있다. 그 결과, 각 신호 경로(200,202,204)는 기구의 다양한 트레이스, 케이블 및 커넥터와, 부하 보드, 프로브 카드, 케이블 등을 포함할 수 있다.
각 신호 경로(200,202,204)의 길이는 이 신호 경로의 길이를 통해 신호를 전파하는데 걸리는 시간의 관점에서 수신기(RCV1)에 의해 특성화될 수 있다. 예를 들어, 각 신호 경로(200,202,204)는 4 나노초(ns)의 길이(Tpd)를 갖는 것으로 도시되어 있으며, 예를 들어 신호 경로(200,202,204) 사이의 혼선(XTALK1, XTALK2)은 신호 경로(200,202,204)의 구동된 종단으로부터 3 나노초(ns)의 전파 간격으로 발생한다. 간단히, 각 신호 경로(200,202,204)는 단 하나의 다른 신호 경로와 또한 단 하나의 위치에서 혼선을 갖는 것으로 도시되어 있다. 그러나, 신호 경로는 그와 달리 보다 많은 또는 보다 적은 수의 혼선 경우에 의해 영향을 받을 수 있고 혼선은 다른 형태를 취할 수 있다(예를 들어, 유도성 또는 혼합된 형태).
도 3은 신호 경로(200) 상으로 자극 신호(300)를 구동함으로써 야기될 수 있는 예시적인 신호 반사(312,314,316) 및 혼선(318,320,322)을 나타낸다. 즉, 신호(300)의 트리거 에지(324)가 신호 경로(200) 상으로 구동되는 경우, 트리거 에지(324)의 일부분은 혼선(XTALK1)에 도달하는 경우 반사된다. 트리거 에지(324)의 반사된 부분(312)은 시간(306)(즉, 트리거 에지(324)의 개시로부터의 시간(2*Tpd1))에서 관측 지점(A)에 도달한다. 유사하게, 그리고 혼선(XTALK1)의 결과로서, 혼선 반사(318)는 시간(306)에서의 관측 지점(B)에 도착한다. 경로(200)의 개방 단부와 혼선(XTALK1) 사이에서 반사가 계속 발생함에 따라, 부가적인 신호 반사(314,316) 및 혼선 반사(320,322)는 관측 지점(A 및 B)(또한 시간(308 및 310))에 제각각 도달할 수 있다.
도 2에 도시된 신호 경로(200,202,204)에 방법(100)을 적용하는 경우, 자극 신호(300)(도 4) 및 자극 신호(300a)(도 5)는 신호 경로(200,204) 중 하나 또는 모두에 순차적으로 구동될 수 있다. 예를 들어, 일 실시예에서, 신호(300)는 동시에 경로(200,204) 상으로 구동되고, 그런 다음 신호(300a)가 동시에 경로(200,204) 상 으로 구동된다.
도 4 및 도 5에 도시되어 있는 바와 같이, 자극 신호(300,300a)의 트리거 에지(324, 324a)는 상이한 타이밍(304,304a)을 갖는다. 이들 자극 신호(300,300a) 각각이 하나 이상의 자극 신호 경로(예를 들어, 경로(200)) 상으로 구동됨에 따라, 센서 에지(402,402a)를 갖는 대응 희생 신호(400,400a)가 희생 신호 경로(예를 들어, 경로(202)) 상으로 구동된다. 자극 신호(300) 및 그의 트리거 에지(324)의 타이밍(304)에 대해, 희생 신호 경로(202)와의 혼선의 결과로서 트리거 에지(324)에 의해 야기되는 반사(312,314,316,318,320,322)은 센서 에지(402)의 타이밍(404) 이전에 관측 지점(A 및 B)에 도달한다는 것을 알 수 있다. 그러나, 자극 신호(300a) 및 그의 트리거 에지(324a)의 타이밍(304a)에 대해, 트리거 에지(324a)에 의해 야기되는 반사들 중 하나는 센서 에지(402a)의 타이밍(306)과 동기화를 이루며 관측 지점(B)에 도달함으로써, 센서 에지(402)의 타이밍(404)과 대조하여 센서 에지(402a)의 타이밍(306a)을 수정한다는 것을 알 수 있다(센서 에지 중간지점 타이밍(402a, 306a)의 차이(500)를 참조). 따라서, 센서 에지(402,402a) 모두가 동일한 방식으로 드라이버(DRV2)에 의해 생성되더라고, 센서 에지(402a)의 중간지점 및 슬로프는 센서 에지(402)의 것과는 다를 것이다. 도 4 및 도 5에 도시된 예로부터 알 수 있는 바와 같이, 각각 상이하게 타이밍이 주어지는 부가적인 자극 신호들을 자극 신호 경로(200) 상으로 순차적으로 구동함으로써, 혼선(XTALK1)으로부터 야기되는 반사(318a, 322a)들은 서로 중첩되어 대응하는 희생 신호의 센서 에지를 수정하도록 구성될 수 있다.
상이하게 타이밍이 주어지는 트리거 에지(324,324a)를 갖는 자극 신호(300,300a)에 대응하는 희생 신호(400,400a)의 센서 에지(402,402a)는 1) (예를 들어 수신기(RCV1)를 사용하여 희생 신호(400,400a)를 샘플링함으로써 얻어지는 센서 에지 중간지점 타이밍으로) 특성화되고, 그런 다음 2) 도 6에 도시되어 있는 바와 같이 도시된다. 예를 들어, 플롯(600)은 지점(B)에 관측되는 센서 에지의 중간지점을 나타낸다. 플롯(600)의 수평 유닛은 센서 에지 중간지점의 타이밍을 피코초(ps)로 나타낸다. 플롯(600)의 수직 유닛은 대응 자극 및 희생 신호의 트리거와 센서 에지 사이의 오프셋을 나타낸다. 센서 에지 타이밍의 편차(또는 변형)는 신호 경로(200,202) 사이의 혼선에 의해 야기되는 타이밍 에러를 나타낸다. 편차(604a,604b,604c)의 크기(604)는 신호 경로(200,202) 사이의 혼선에 의해 야기되는 타이밍 에러의 크기를 나타낸다. 편차(604a,604b,604c)에 대응하는 트리거 대 센서 에지 오프셋(즉, 6ns,8ns,10ns)이 사용되어(도 1의 단계 110) 신호 경로(202) 상에서 혼선(XTALK1)이 존재하는 위치를 식별할 수 있다. 즉, 자극 신호의 트리거 에지는 지점(A)에서 혼선의 지점으로 이동해야 하고, 그런 다음 야기된 반사는 혼선의 지점에서 관측 지점(B)으로 이동될 필요가 있기 때문에, 신호 경로(200 및 202) 사이의 혼선은 지점(B)으로부터 3ns(즉, 6ns÷2=3ns)의 전파 간격으로 발생한다는 것을 결정할 수 있다.
앞서 설명한 바와 같이, 신호의 센서 에지는 센서 에지의 중간지점과관련하여 수신기(RCV1)에 의해 특성화될 수 있다. 신호의 센서 에지의 중간지점은 예를 들어 그 센서 에지 이전부터 그 센서 에지의 적어도 중간지점까지 연장하는 다수의 지점에서의 신호를 샘플링(예를 들어, 그의 전압을 샘플링)함으로써 발견될 수 있다. 신호의 센서 에지의 중간지점은 그의 센서 에지 이후부터 그 센서 에지의 적어도 중간지점까지 연장하는 다수의 지점에서의 신호를 샘플링함으로써 발견될 수 있다. 몇몇 경우에 있어서, 이들 양 방식에서 신호의 센서 에지의 중간지점을 결정, 즉 왼쪽으로부터 또한 오른쪽으로부터 신호를 샘플링함으로써 결정하는 것이 바람직할 수 있다. 도 6에서, 플롯(600)은 센서 에지의 초기 타이밍(즉, 왼쪽으로부터의 그들의 샘플링에 기초함)을 나타내고, 플롯(602)은 센서 에지의 후기 타이밍(즉, 오른쪽으로부터의 그들의 샘플링에 기초함)을 나타낸다. 초기 및 후기 타이밍 간의 편차 또는 비교(606)는 신호 경로 혼선과 연관된 피크 대 피크 에러를 나타낸다.
도 7은 애질런트 테크놀로지 인크사의 Versatest 시리즈 모델 V4xxx ATE에 방법(100)이 어떻게 적용될 수 있는 지를 나타낸다. 그러나, 방법(100)은 광범위하고 다양한 테스트 및 측정 장비에 적용될 수 있다. 애질런트 테크놀로지스, 인크는 USA 캘리포니아 팔로 알토에 사업장을 두고 있는 델라웨어 법인이다.
당업자라면, 트리거 및 센서 에지 타이밍의 적절한 범위를 선택함으로써, ATE의 신호 경로의 임의의 일부분은 혼선 문제에 대해 평가될 수 있으며, 이 일부분은 ATE의 부하보드, 프로브카드, 칼리브레이션 보드, 인터페이스 보드, 케이블 및 소켓의 신호 경로 부분을 포함한다. 또한, 방법(100)은 ATE의 채널 각각에 적용될 수 있고, 이들 각각의 채널은 신호 드라이버 및 신호 수신기와 이미 연관될 수 있다. 일부 실시예에서, 방법(100)은 ATE, 부하보드 및 프로브카드 각각이 수 천개의 트레이스를 포함하는 환경에 적용될 수 있다. 이러한 실시예에서, 방법(100)은 종래의 방법에서 소요되는 시간보다 훨씬 적은 시간으로, 수천 트레이스 사이의 가장 심각한 혼선을 식별하는데 사용될 수 있다.
계속해서, 방법(700)(도 7)의 설명을 참조하면, 이 방법은 ATE의 초기화(702)로 시작한다. 도 8은 Versatest 시리즈 모델 V4xxx ATE를 초기화하는데 취하여질 수 있는 예시적인 단계를 도시한다. 즉, 전력 공급(V1-V5)이 접속해제되고(800), 자극 및 희생 채널의 채널 I/O(입/출력) 타이밍이 설정되고(802), 이 채널은 벡터 모드로 설정되며(804), 역 마스크가 모든 채널로부터 제거되고(806), 고 및 저 입력 전압(VIH, VIL, VOH, VOL)이 채널에 대해 설정된다(808).
도 7을 다시 참조하면, 방법(700)은 구동 신호(즉, 자극 및 희생 신호) 및 수신기 스트로브 구성(704)으로 이어진다. 도 9는 이러한 것을 수행하기 위해 행하여질 수 있는 예시적인 단계, 즉 신호 트리거 및 센서 에지의 타임을 포함하여, 채널 상으로 구동될 각 신호에 대한 DRIVE_START 및 DRIVE_END의 타이밍을 설정하는 단계(902)와, 희생 신호의 센서 에지를 샘플링하는데 사용되는 스트로브의 스트로브 시작(즉, MIN_STROBE) 및 스트로 종료(MAX_STROBE)를 설정하는 단계(904)와, 테스트 하의 채널(즉, 희생 채널)에 스트로브 마스크를 설정하는 단계(906) 및 스트로브 수신기를 에지 모드로 설정하는 단계(908)를 포함하는 단계들을 예시한다. 선택된 채널에 대한 잠재적인 혼선(및 다른 잠재적 간섭)을 제한하기 위해, 선택된 채널을 제외한 모든 채널 상에서의 신호 전송은 마스킹될 수 있다.
다시 도 7을 참조하면, 방법(700)은 희생 채널 상으로 구동되는 희생 신호의 상승하는 센서 에지의 증가식 스트로빙 단계(706)로 계속된다. 즉, 희생 신호는 스트로브에 응답하여 수신기(RCV1)에 의해 샘플링되어 왼쪽으로부터 신호의 센서 에지를 특성화한다. 그런 다음, 상승하는 센서 에지는 감소식으로 스트로빙되어 오른쪽으로부터 센서 에지를 특성화한다(단계 708). 그 후, 희생 신호의 극성은 변경될 수 있고(단계 710), 새로운 희생 신호의 하강하는 센서 에지는 증가식으로 또한 감소식으로 스트로빙된다(단계(712,714)). 도시되어 있지는 않지만, 특정 자극 신호(즉, 동일한 트리거 에지 타이밍을 가지나 반대 극성의 트리거 에지를 갖는 자극 신호 )의 양 극성에 대해 동작(706-714)을 반복하는 것이 때때로 유용할 것이다.
희생 신호의 두 극성에 대한 상승 및 하강 센서 에지를 특성화 한 후, 최소 또는 최대 트리거 에지 타이밍이 도달했는지가 결정된다(716). 도달하지 않은 경우, 자극 신호의 DRIVE_START의 타이밍은 증분되고(718), 단계(706-714)는 반복된다. 도달한 경우, ATE의 모든 채널은 테스트되었는지 여부가 결정된다(즉, 모든 채널은 희생 채널이 되는 기회를 가졌는지가 결정된다). 그렇지 않은 경우, 테스트 하의 채널은 증분되고(722) 단계(704-718)는 반복된다. 그렇지 않으면, 방법(700)은 종료된다.
도 10은 방법(700)의 임의의 단계(706,708,712,714)에 따라 센서 에지를 증가식으로 또는 감소식으로 스트로빙하는 예시적인 방법(1000)을 나타낸다. 방법(1000)은 STROBE_START를 설정하는 단계(1002), 스트로브 타이밍을 설정하는 단계(1004), 및 패턴 생성기를 실행시켜 센서 에지의 중간지점을 탐색하는 단계(1006) 를 포함한다. 중간지점이 발견된 경우(1008), 이 방법(1000)은 완료된다. 그렇지 않은 경우, STROBE_START는 증분 또는 감분되고(1010), 패턴 생성기는 다시 한번 센서 에지를 탐색하는데 사용된다. 패턴 생성기의 임계치는 센서 에지의 중간지점에서 예상되는 전압으로 설정된다.
방법(700)을 수행하는 경우, DIRVE_START의 타이밍은 테스트 하의 채널의 전파 지연과 동일한 기간에 걸쳐, 또는 혼선이 있을 거라 예상되는 채널의 일부분에 대응하는 트리거 에지 타이밍의 범위에 걸쳐 증분되어, 주어진 길이 및 위치의 채널 부분의 채널을 테스트하는데 적절한 다수의 자극 신호를 생성할 수 있다. 또한, STROBE_START는 희생 신호의 전체 기간에 걸쳐, 또는 희생 신호의 센서 에지가 검출될 것으로 예상되는 범위에 걸쳐 증분될 수 있다.
혼선 타이밍 분석을 통해 생성된 데이터는 테이블, 데이터베이스 및 삽화 등을 포함한 다수의 형태를 취할 수 있다. 몇몇 실시예에서, 이러한 데이터는 또 다른 수동 또는 자동 분석을 위해 사용될 중간 데이터일 수 있다. 방법(100 및 700)의 정확성은 반복을 통해 개선될 수 있다. 예를 들어, 예를 들어 채널마다 테스트 벡터를 1000번 루핑하여 충분히 많은 데이터 세트를 획득하여 원하는 레벨의 정확성을 달성할 수 있다.
도 6은 방법(700)에 대한 센서 에지 중간지점 및 도 2에 도시되어 있는 신호 경로(200,202,204)를 그래픽(즉, 플롯)으로 나타낸다. 플롯의 수직 유닛은 희생 신호의 센서 에지에 대한 자극 신호의 트리거 에지의 타이밍이며, 이 타이밍은 나노초이다. 플롯의 수평 유닛은 피코초 단위의 검출된 센서 에지 타이밍이다. 라 인(600)은 증분식 스트로빙에 의해 검출되는 상승 센서 에지의 플롯을 나타낸다. 라인(602)은 감분식 스트로빙에 의해 검출되는 상승 센서 에지의 플롯을 나타낸다. 라인(608)은 증분식 스트로빙에의해 검출되는 하강 센서 에지의 플롯을 나타낸다. 라인(610)은 감분식 스트로빙에 의해 검출되는 하강 센서 에지의 플롯을 나타낸다.
약 3ns의 펄스폭 이하에서는, 센서 에지 플롯은 신호 경로(202)에 접속된 수신기(RCV1)가 센서 에지 중간지점을 정확하게 검출할 수 있는 최소 펄스폭을 반사하는 왜곡을 갖는다. 그러나, 이러한 3ns 최소 펄스폭은 단지 예시적일 뿐이라는 것을 이해해야 한다. 수신기가 일부분을 형성하는 ATE 시스템에 따라, 이 최소 펄스폭은 더 작을 수도 있고 더 클 수도 있다.
도 6은 수집된 데이터로부터 유추될 수 있는 유용한 측정치의 일부만을 나타낸다. 예를 들어, 이미 설명한 측정치(604 및 606) 이외에, 측정치는 데드밴드(deadband)외에 혼선(XTALK1)에 대한 피크 대 피크 타이밍 에러(612)를 포함한다. 피크 대 피크 타이밍 에러(612)는 지터, 선형성, 수신기 및 드라이버 에러와 연관된 결합된 에러, 및 혼선(XTALK1)에 의해 반사되는 상승 또는 하강 에지에 의해 야기되는 최대 타이밍 에러를 포함한다.
각각 상이한 트리거 에지 타이밍을 갖는 다수의 자극 신호를 구동하며, 동일한 희생 신호를 반복적으로 구동하는 것과 관련하여 방법(100,700)의 예시적인 애플리케이션이 설명되었다. 이와 달리, 다수의 자극 신호 모두는 동일한 트리거 에지 타이밍을 가질 수 있으며, 희생 신호의 센서 에지의 타이밍은 변경될 수 있다. 또는, 트리거 및 센서 에지 타이밍 모두가 변경될 수 있다.
본 명세서에서 설명된 방법은 완전히 또는 부분적으로 수동 또는 자동 실행될 수 있다. 몇몇 경우에는, 이 방법들은 머신(예를 들어, ATE)에의해 수행되는 경우 머신이 방법의 동작을 수행하도록 하는 인스트럭션의 시퀀스로 구현될 수 있다. 이 인스트럭션 시퀀스는 고정된 디스크, 착탈가능한 디스크, 메모리, 또는 이들의 조합과 같은 단일 위치의 프로그램 저장 상에 저장될 수 있고 또는 네트워크를 통해 분배될 수 있다.
본 발명에 따르면, 희생 신호 경로와 하나 이상의 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정할 수 있다.

Claims (20)

  1. 다수의 자극 신호 각각을 다수의 자극 신호 경로 상으로 순차적으로 구동하되, 상기 다수의 자극 신호 각각은 트리거 에지를 갖는 단계와,
    각각의 자극 신호가 상기 다수의 자극 신호 경로 상으로 구동되는 경우, 센서 에지를 갖는 희생 신호가 또한 희생 신호 경로 상으로 구동되는 단계와,
    대응하는 자극 및 희생 신호를 구동한 후에, 상기 희생 신호를 신호의 센서 에지의 타이밍으로 또는 대략 그 타이밍으로 샘플링하여 상기 신호의 센서 에지를 특성화하는 단계와,
    상이한 자극 신호에 대응하는 센서 에지 특성화를 분석하여 상기 희생 신호 경로와 하나 이상의 상기 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 단계를
    포함하는 방법.
  2. 제 1 항에 있어서,
    신호 샘플은 전압을 포함하는 방법.
  3. 제 1 항에 있어서,
    각 희생 신호는 상기 신호의 센서 에지 이전부터 상기 신호의 센서 에지의 적어도 중간지점까지 연장하는 다수의 지점에서 샘플링되는 방법.
  4. 제 3 항에 있어서,
    각 희생 신호의 센서 에지는 상기 신호에 대해 다수의 샘플 지점을 사용하여 특성화되어 상기 신호의 센서 에지의 중간지점의 타이밍을 결정하는 방법.
  5. 제 3 항에 있어서,
    각 희생 신호는 상기 신호의 센서 에지 이후부터 상기 신호의 센서 에지의 적어도 중간지점까지 연장하는 다수의 지점에서 또한 샘플링되는 방법.
  6. 제 5 항에 있어서,
    각 희생 신호의 센서 에지는,
    상기 신호의 센서 에지 이전부터 시작하는 상기 다수의 샘플 지점을 사용하여 상기 신호의 센서 에지의 중간지점의 초기 타이밍을 결정하는 단계와,
    상기 신호의 센서 에지 이후부터 시작하는 상기 다수의 샘플 지점을 사용하여 상기 신호의 센서 에지의 중간지점의 후기 타이밍을 결정하는 단계에
    의해 특성화되는 방법.
  7. 제 6 항에 있어서,
    상이한 자극 신호에 대응하는 센서 에지 특성화를 분석하여 상기 희생 신호 경로와 하나 이상의 상기 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 단계는,
    상기 희생 신호의 센서 에지의 상기 중간지점의 초기 및 후기 타이밍에 대한 플롯을 비교하여 상기 희생 신호 경로와 상기 하나 이상의 자극 신호 경로 사이의 혼선과 연관된 피크 대 피크 타이밍 에러의 양을 결정하는 단계를 포함하는 방법.
  8. 제 1 항에 있어서,
    각 희생 신호는 상기 신호의 센서 에지 이후부터 상기 신호의 센서 에지의 적어도 중간지점까지 연장하는 다수의 지점에서 샘플링되는 방법.
  9. 제 8 항에 있어서,
    각 희생 신호의 센서 에지는 상기 신호에 대해 다수의 샘플 지점을 사용하여 특성화되어 상기 신호의 센서 에지의 중간지점의 타이밍을 결정하는 방법.
  10. 제 1 항에 있어서,
    비정상적인 센서 에지 특성화에 대응하는 자극 및 희생 신호의 트리거 에지 및 센서 에지 타이밍의 차이를 사용하여 상기 희생 신호 경로와 상기 하나 이상의 상기 자극 신호 경로 사이의 혼선 위치를 식별하는 단계를 더 포함하는 방법.
  11. 제 1 항에 있어서,
    대응하는 구동 신호 세트는,
    상승 트리거 에지를 갖는 자극 신호 및 상승 센서 에지를 갖는 희생 신호와,
    상승 트리거 에지를 갖는 자극 신호 및 하강 센서 에지를 갖는 희생 신호와,
    하강 트리거 에지를 갖는 자극 신호 및 상승 센서 에지를 갖는 희생 신호와,
    하강 트리거 에지를 갖는 자극 신호 및 하강 센서 에지를 갖는 희생 신호를
    포함하는 방법.
  12. 제 1 항에 있어서,
    상기 신호 경로는 회로 테스트기의 신호 경로인 방법.
  13. 제 12 항에 있어서,
    상기 구동, 샘플링 및 분석 단계를 상기 회로 테스트기의 각 채널마다 반복하는 단계를 더 포함하되, 매번 상기 회로 테스트기의 상이한 채널을 상기 희생 신호 경로로서 설정하는 방법.
  14. 제 1 항에 있어서,
    상기 자극 신호의 적어도 일부분은 상이한 트리거 에지 타이밍을 갖는 방법.
  15. 제 14 항에 있어서,
    상기 희생 신호는 동일한 센서 에지 타이밍을 갖는 방법.
  16. 제 1 항에 있어서,
    상기 자극 신호는 동일한 트리거 에지 타이밍을 갖는 방법.
  17. 제 1 항에 있어서,
    상기 희생 신호의 적어도 일부는 상이한 센서 에지 타이밍을 갖는 방법.
  18. 제 17 항에 있어서,
    상기 자극 신호는 동일한 트리거 에지 타이밍을 갖는 방법.
  19. 머신에 의해 수행되는 경우, 상기 머신이 후속하는 단계를 수행하도록 하는 인스트럭션 시퀀스가 저장되어 있는 프로그램 저장 장치에 있어서,
    상기 단계는,
    다수의 자극 신호 각각을 다수의 자극 신호 경로 상으로 순차적으로 구동하되, 상기 다수의 자극 신호 각각은 트리거 에지를 갖는 단계와,
    각각의 자극 신호가 상기 다수의 자극 신호 경로 상으로 구동되는 경우, 센서 에지를 갖는 희생 신호가 또한 희생 신호 경로 상으로 구동되는 단계와,
    대응하는 자극 및 희생 신호를 구동한 후에, 상기 희생 신호를 신호의 센서 에지의 타이밍으로 또는 대략 그 타이밍으로 샘플링하여 상기 신호의 센서 에지를 특성화하는 단계와,
    상이한 자극 신호에 대응하는 센서 에지 특성화를 분석하여 상기 희생 신호 경로와 하나 이상의 상기 자극 신호 경로 사이에서 혼선에 의해 야기되는 타이밍 에러의 양을 정하는 단계를 포함하는
    프로그램 저장 장치.
  20. 제 19 항에 있어서,
    각 희생 신호는 그의 센서 에지의 어느 한 측 상에서의 다수의 지점에서 샘플링되는 프로그램 저장 장치.
KR1020060017852A 2005-02-25 2006-02-23 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러를 정량화하는 방법 및 프로그램 저장 장치 KR101225219B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/066,587 2005-02-25
US11/066,587 US7251798B2 (en) 2005-02-25 2005-02-25 Method and apparatus for quantifying the timing error induced by crosstalk between signal paths

Publications (2)

Publication Number Publication Date
KR20060094900A true KR20060094900A (ko) 2006-08-30
KR101225219B1 KR101225219B1 (ko) 2013-01-23

Family

ID=36848264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017852A KR101225219B1 (ko) 2005-02-25 2006-02-23 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러를 정량화하는 방법 및 프로그램 저장 장치

Country Status (5)

Country Link
US (1) US7251798B2 (ko)
KR (1) KR101225219B1 (ko)
CN (1) CN1825126B (ko)
DE (1) DE102005055830B4 (ko)
TW (1) TWI373929B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920402B1 (en) * 2001-03-07 2005-07-19 Rambus Inc. Technique for determining performance characteristics of electronic devices and systems
US10200085B1 (en) * 2016-05-19 2019-02-05 Keysight Technologies, Inc. System and method of analyzing crosstalk induced jitter
US10033554B1 (en) 2016-05-31 2018-07-24 Keysight Technologies, Inc. System and method of analyzing crosstalk and intersymbol interference for serial data signals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128769A (en) * 1997-12-31 2000-10-03 Intel Corporation Method for analyzing and efficiently reducing signal cross-talk noise
JP3959211B2 (ja) 1999-09-22 2007-08-15 株式会社東芝 半導体記憶装置
US6499131B1 (en) * 1999-07-15 2002-12-24 Texas Instruments Incorporated Method for verification of crosstalk noise in a CMOS design
US6501311B2 (en) * 2000-01-24 2002-12-31 Broadcom Corporation System and method for compensating for supply voltage induced signal delay mismatches
JP3983480B2 (ja) * 2001-01-29 2007-09-26 株式会社日立製作所 電子回路装置及びその設計方法
US6571376B1 (en) * 2002-01-03 2003-05-27 Intel Corporation Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation
JP2004172373A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd クロストーク修正方法
KR100703584B1 (ko) 2002-12-21 2007-04-05 마이크론 테크놀로지, 인크 조정형 이중-에지 트리거식 데이터 비트 시프팅 회로 및 방법
US20040136462A1 (en) * 2003-01-13 2004-07-15 Albert Chen Method and apparatus for ensuring receiver lock
US7058907B2 (en) * 2003-04-09 2006-06-06 Magma Design Automation, Inc. Reduction of cross-talk noise in VLSI circuits
US7036098B2 (en) * 2003-06-30 2006-04-25 Sun Microsystems, Inc. On-chip signal state duration measurement and adjustment
US7062737B2 (en) * 2004-07-28 2006-06-13 Lsi Logic Corporation Method of automated repair of crosstalk violations and timing violations in an integrated circuit design
US7536663B2 (en) * 2005-02-25 2009-05-19 Verigy (Singapore) Pte. Ltd. Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path

Also Published As

Publication number Publication date
US7251798B2 (en) 2007-07-31
CN1825126A (zh) 2006-08-30
TW200631336A (en) 2006-09-01
KR101225219B1 (ko) 2013-01-23
DE102005055830A1 (de) 2006-09-07
CN1825126B (zh) 2011-06-29
US20060195805A1 (en) 2006-08-31
DE102005055830B4 (de) 2009-08-06
TWI373929B (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
KR102603932B1 (ko) 자동화된 테스트 장비 교정용 mem 중계기 어셈블리
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US7295642B2 (en) Jitter compensation and generation in testing communication devices
US7120840B1 (en) Method and system for improved ATE timing calibration at a device under test
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
US10996272B2 (en) One-shot circuit
CN108291929B (zh) 确定电路径长度的方法和系统
JP2009509174A (ja) デジタル信号のタイミングを試験するためのストローブ技法
WO2003058261A1 (en) Dft leakage removal for non-coherently sampled signals
KR101225219B1 (ko) 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러를 정량화하는 방법 및 프로그램 저장 장치
US7536663B2 (en) Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path
US9015541B2 (en) Device and method for performing timing analysis
JPH0836037A (ja) 伝送経路の伝播遅延時間測定回路
US8400179B1 (en) Method for load-line correction of pulsed measurements
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
EP1847844A1 (en) Digital data signal analysis by evaluating sampled values in conjuction with signal bit values
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
Helmreich Test path simulation and characterisation
WO2010069349A1 (en) Apparatus for determining a compensation parameter for compensating a signal level change of a test signal
GB2258051A (en) Determining propagation delays in signal paths
Henry et al. Charged device model metrology: limitations and problems
GB2423450A (en) Establishing a reference bit in a bit pattern to enable synchronisation/alignment of signal analysers
US20080025448A1 (en) Jitter characterization

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee