CN1825126B - 用于量化信号路径间的串扰导致的定时误差的方法和装置 - Google Patents

用于量化信号路径间的串扰导致的定时误差的方法和装置 Download PDF

Info

Publication number
CN1825126B
CN1825126B CN2005100974349A CN200510097434A CN1825126B CN 1825126 B CN1825126 B CN 1825126B CN 2005100974349 A CN2005100974349 A CN 2005100974349A CN 200510097434 A CN200510097434 A CN 200510097434A CN 1825126 B CN1825126 B CN 1825126B
Authority
CN
China
Prior art keywords
signal
pressed
induction
edge
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100974349A
Other languages
English (en)
Other versions
CN1825126A (zh
Inventor
松宫博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Inovys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inovys Corp filed Critical Inovys Corp
Publication of CN1825126A publication Critical patent/CN1825126A/zh
Application granted granted Critical
Publication of CN1825126B publication Critical patent/CN1825126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

本发明提供了一种量化信号路径间的串扰导致的定时误差的方法。在一个实施例中，将多个激励信号中的每一个顺序地驱动到若干条激励信号路径上。所述多个激励信号中的每一个都具有触发沿。当每个激励信号被驱动到所述若干条激励信号路径上时，将具有感应沿的被压制信号驱动到被压制信号路径上。在驱动对应的激励和被压制信号之后，在所述被压制信号的感应沿定时处或附近对所述被压制信号采样，从而表征所述信号的感应沿。然后分析与不同的激励信号相对应的感应沿表征，以量化所述被压制信号路径与一条或多条激励信号路径之间的串扰所导致的定时误差。

Description

用于量化信号路径间的串扰导致的定时误差的方法和装置
技术领域
本发明涉及用于量化信号路径间的串扰导致的定时误差的方法。
背景技术
信号路径之间的串扰导致信号路径中的信号反射和延迟。
发明内容
在一个实施例中，一种用于量化信号路径间的串扰导致的定时误差的方法包括将多个激励信号中的每一个信号顺序地驱动到若干条激励信号路径上。多个激励信号中的每一个都具有触发沿。当每个激励信号被驱动到若干条激励信号路径上时，具有感应沿(sensor edge)的被压制信号(victim signal)被驱动到被压制信号路径上。在驱动对应的激励信号和被压制信号后，在信号感应沿的定时处或附近对被压制信号采样，从而表征信号的感应沿。然后，对应于不同激励信号的感应沿表征被分析，以对被压制信号路径和一条或多条激励信号路径之间的串扰所导致的定时误差进行量化。
在另一个实施例中，一种用于量化信号路径间的串扰导致的定时误差的设备包括：用于将多个激励信号中的每一个顺序地驱动到若干条激励信号路径上的装置，其中所述多个激励信号中的每一个具有触发沿；用于当每个激励信号被驱动到所述若干条激励信号路径上时，还将具有感应沿的被压制信号驱动到被压制信号路径上的装置；用于在驱动对应的激励和被压制信号之后，在所述被压制信号的感应沿定时处或附近对所述被压制信号采样，从而表征所述信号的感应沿的装置；以及用于分析与不同的激励信号相对应的所述感应沿表征，以量化所述被压制信号路径与所述激励信号路径中的一条或多条之间的串扰所导致的定时误差的装置。
还公开了其他实施例。
附图说明
附图示出了本发明的示例性实施例，其中：
图1示出了用于对信号路径间的串扰导致的定时误差进行量化的第一示例性方法；
图2示出了信号路径间的互电容导致的示例性串扰；
图3示出了通过将激励信号驱动到图2所示的信号路径之一上而导致的示例性信号反射和串扰；
图4和5示出了将不同的激励信号驱动到图2所示的信号路径之一上，以及它们对被驱动到图2所示的另一信号路径上的被压制信号的各种影响；
图6示出了测量所得的感应沿数据的示例性图示；
图7示出了用于对信号路径间的串扰导致的定时误差进行量化的第二示例性方法；
图8示出了用于根据图7所示的方法来初始化ATE(automated testequipment，自动测试设备)的示例性方法；
图9示出了用于根据图7所示的方法来配置ATE的示例性方法；以及
图10示出了用于根据图7所示的方法来选通(strobe)被压制信号的感应沿的示例性方法。
具体实施方式
图1示出了用于对信号路径间的串扰导致的定时误差进行量化的示例性方法100。方法100包括将多个激励信号中的每一个顺序地驱动到若干条激励信号路径上(步骤102)。多个激励信号中的每一个都具有触发沿。当每个激励信号被驱动到若干条激励信号路径上时，在步骤104，具有感应沿的被压制信号被驱动到被压制信号路径上。在驱动对应的激励信号和被压制信号之后，在步骤106，被压制信号被接收器RCV1在信号感应沿的定时处或附近采样，从而表征信号的感应沿。然后，在步骤108，对应于不同激励信号的感应沿表征被分析，以对被压制信号路径与一条或多条激励信号路径之间的串扰导致的定时误差进行量化。
图2示出了可应用方法100的多条信号路径200、202和204。信号路径200、202和204中的每一条都被类似地配置，并且作为示例，每条路径200、202和204都被示为传输线，其在一端被具有关联阻抗的驱动器(即DRV1/R1、DRV2/R2或DRV3/R3)所驱动。信号路径200、202和204的另一端是“开路”(例如未端接，或利用高值阻抗端接到地)。或者，“另一端”可以其他方式端接(例如利用与路径的驱动器阻抗相匹配的阻抗，或短接到地)。信号路径202的一端耦合到接收器(RCV1)。虽然未示出，但是其他信号路径200、204也可耦合到接收器。电容Cm1和Cm2反映信号路径200、202和204之间的“互电容”。当信号通过信号路径200、202和204传播时，这些互电容(Cm1和Cm2)可能造成串扰一反射电压(例如电容Cm1造成的串扰XTALK1和电容Cm2造成的串扰XTALK2)。
信号路径200、202和204例如可代表自动测试设备(ATE)的不同信道。因此，每条信号路径200、202和204可包括各种迹线(trace)、缆线和仪器、承载板(loadboard)、探针卡、缆线等的连接器。
每条信号路径200、202和204的长度可由接收器RCV1用信号传播通过信号路径的长度所需的时间来表征。作为示例，每条信号路径200、202和204被示为长度Tpd为4纳秒(ns)，同时在距离信号路径200、202和204的驱动端3纳秒(ns)的传播距离处发生信号路径200、202和204间的示例性串扰XTALK1、XTALK2。为了简化说明，每条信号路径200、202和204都被示为仅在一个位置处仅与一条其他信号路径有串扰。但是，信号路径也可被更多或更少的串扰情况所影响，而且串扰也可采取其他形式(例如电感型或混合型)。
图3示出了通过将激励信号300驱动到信号路径200上而可能导致的示例性信号反射312、314、316和串扰318、320、322。即，当信号300的触发沿324被驱动到信号路径200上时，触发沿324的一部分在到达串扰XTALK1后被反射。然后，触发沿324的被反射部分312在时刻306(即在距离触发沿324的开始处的2*Tpd1时刻)到达观察点A。类似地，作为串扰XTALK1的结果，串扰反射318在时刻306到达观察点B。路径200的开路端与串扰XTALK1之间的反射继续发生，额外的信号反射314、316和串扰反射320、322可(在时刻308和310)分别到达观察点A和B。
在将方法100应用于图2所示的信号路径200、202和204时，激励信号300(图4)和300a(图5)可被顺序地驱动到信号路径200、204之一或二者上。例如，在一个实施例中，信号300被同时驱动到路径200、204上，然后信号300a被同时驱动到路径200、204上。
如图4&5所示，激励信号300、300a的触发沿324、324a具有不同的定时304、304a。当这些激励信号300、300a中的每一个被驱动到一条或多条激励信号路径(例如路径200)上时，具有感应沿402、402a的对应的被压制信号400、400a被驱动到被压制信号路径(例如路径202)上。关于激励信号300及其触发沿324的定时304，可以看出，作为与被压制信号路径202串扰的结果由触发沿324所引起的的反射312、314、316、318、320和322在感应沿402的定时404之前到达观察点A和B。但是，关于激励信号300a及其触发沿324a的定时304a，可以看出，触发沿324a所引起的反射之一(即反射320a)与感应沿402a的定时306a同步到达观察点B，从而与感应沿402的定时404相比，修改了感应沿402a的定时306a(例如参见感应沿中点定时402a、306a中的差500)。因此，感应沿402a的中点和斜率都将不同于感应沿402的中点和斜率，即使感应沿402、402a都由驱动器DRV2以相同方式生成。如可从图4&5所示的示例所理解的那样，通过顺序地将额外的激励信号(它们每个都具有不同定时的触发沿)驱动到激励信号路径200上，可使得串扰XTALK1所导致的其他反射318a、322a重叠，从而修改对应的被压制信号的感应沿。
对应于具有不同定时触发沿324、324a的激励信号300、300a的被压制信号400、400a的感应沿402、402a可以1)被表征(例如利用使用接收器RCV1对被压制信号400、400a采样而获得的感应沿中点定时)，然后2)被绘制如图6所示。作为示例，曲线600绘出了在点B处观察到的感应沿的中点。曲线600的水平单位代表以皮秒(ps)为单位的感应沿中点的定时。曲线600的垂直单位代表激励信号和被压制信号的对应触发沿和感应沿之间的偏移。感应沿定时中的变化量(或异常)604a、604b、604c指示信号路径200、202之间的串扰所导致的定时误差。变化量604a、604b、604c的量值604代表信号路径200、202之间的串扰所导致的定时误差的量值。对应于变化量604a、604b、604c的触发沿对感应沿的偏移(即6ns、8ns、10ns)可在步骤110(图1)中被用来识别信号路径202上何处存在串扰XTALK1。即，由于激励信号的触发沿必须从A点传播到串扰点，并且随后所导致的反射需要从串扰点传播到观察点B，因此可确定信号路径200与202之间的串扰发生在与B点相距3ns(即6ns÷2＝3ns)的传播距离处。
如上所述，信号的感应沿可由接收器RCV1用感应沿的中点来表征。信号的感应沿的中点例如可通过在下述多个点处对信号采样(例如对其电压采样)来得到，所述多个点从信号感应沿之前至少延伸到信号感应沿的中点。信号感应沿的中点还可通过在下述多个点处对信号采样来得到，所述多个点从信号感应沿之后至少延伸到信号感应沿的中点。在某些情形下，可能希望同时以这两种方法(即通过对其从左并从右开始采样)来确定信号感应沿的中点。在图6中，曲线600代表感应沿的早期定时(即基于从左开始的对其采样)，而曲线602代表感应沿的晚期定时(即基于从右开始的对其采样)。早期和后期定时之间的变化量或比较量606代表与信号路径串扰相关联的峰到峰定时误差。
图7示出了方法100可如何应用于安捷伦科技有限公司的VersatestSeries Model V4xxx ATE。但是注意，方法100可应用于多种测试和测量设备。安捷伦科技有限公司是Delaware的一家公司，总部位于Palo Alto，California，USA。
本领域的技术人员将认识到，通过选择触发和感应沿定时的合适范围，可针对串扰问题对ATE信号路径的任何部分进行评估，所述ATE信号路径的部分包括ATE承载板、探针卡、校准板、接口板、线缆和插槽的信号路径部分。此外，方法100可应用于每条ATE信道，每条ATE信道都可能已与信号驱动器和信号接收器相关联。在某些实施例中，方法100可应用于ATE、承载板和探针卡每个都包括数千条迹线的情况。在这些实施例中，方法100可用来以远少于传统方法的时间识别数千条迹线之间最明显的串扰。
现在描述方法700(图7)，该方法开始于ATE的初始化702。图8示出了可用来初始化Versatest Series Model V4xxx ATE的示例性步骤。即，在步骤800，断开电源V1-V5；在步骤802，设置用于激励和被压制信道的信道I/O(输入/输出)定时；在步骤804，信道被设置为向量模式；在步骤806，从所有信道移除反转屏蔽(invert mask)；在步骤808，对所有信道设置高和低输入电压(VIH、VIL、VOH和VOL)。
返回图7，方法700继续驱动信号(即激励和被压制信号)和接收器选通配置704。图9示出了可用于此操作的示例性步骤，包括：在步骤902，设置要被驱动到信道上的每个信号的DRIVE_START和DRIVE_END定时，包括信号触发和感应沿的定时；在步骤904，设置用于对被压制信号的感应沿采样的选通器的选通开始(即MIN_STROBE)和选通结束(MAX_STORBE)；在步骤906，设置被测信道(即被压制信道)的选通屏蔽(strobe mask)；在步骤908，将选通接收器设置为边沿模式。为了限制对所选信道的潜在串扰(以及其他潜在干扰)，除了所选信道外，所有信道上的信号传输都可被屏蔽。
再次参照图7，方法700进行到步骤706，其中对被驱动到被压制信道上的被压制信号的上升感应沿进行递增选通。即，响应于选通，被压制信号被接收器RCV1采样，以从左方表征信号的感应沿。然后，在步骤708，对上升感应沿进行递减选通，以从右方表征感应沿。然后，在步骤710，被压制信号的极性可被改变，然后在步骤712、714，新的被压制信号的下降感应沿可被递增和递减选通。虽然未示出，但是对特定激励信号的两个极性(即对具有相同的触发沿定时但是相反极性的触发沿的激励信号)重复动作706-714常常是有用的。
在表征被压制信号的两个极性的上升和下降感应沿后，在步骤716，确定是否已到达最小或最大触发沿定时。如果没有，则在步骤718，激励信号的定时DRIVE_START被递增，步骤706-714被重复。如果到达了，则在步骤720确定ATE的所有信道是否都已被测试(即是否所有信道都已有机会成为被压制信道)。如果不是，则在步骤722，被测信道被递增，并且步骤704-718被重复。否则方法700结束。
图10示出了用于根据方法700的步骤706、708、712、714中的任意一个来递增地或递减地选通感应沿的示例性方法1000。方法1000包括在步骤1002设置STROBE_START；在步骤1004设置选通定时；以及在步骤1006运行模式生成器并搜索感应沿的中点。如果在步骤1008发现中点，则方法1000结束。否则，在步骤1010，STROBE_START递增或递减，并且模式生成器被用来再次搜索感应沿。模式生成器的阈值被设置为感应沿中点处的预期电压。
在执行方法700时，定时DRIVE_START可在等于被测信道的传播延迟的时段上递增，或在与预期存在串扰的信道部分相对应的触发沿定时的范围上递增，从而产生多个适于测试给定长度和位置的信道部分的信道的激励信号。此外，STROBE_START可在被压制信号的整个周期上递增，或在预期检测到被压制信号的感应沿的范围上递增。
串扰定时分析所产生的数据可采取很多形式，包括表、数据库和图示。在某些实施例中，这些数据可以是将被用于进一步手工或自动化分析的中间数据。通过重复，可提高方法100和700的准确性。例如，可能希望对每条信道循环测试向量1000次，以获得足够大的数据集合，进而产生所希望的准确度。
图6示出了与方法700和图2所示的信号路径200、202、204有关的感应沿中点的示例性图示(即曲线)。曲线的垂直单元是激励信号的触发沿关于被压制信号的感应沿的以纳秒为单位的定时。曲线的水平单位是所检测到的以皮秒为单位的感应沿定时。线600代表递增选通所检测到的上升感应沿的曲线。线602代表递减选通所检测到的上升感应沿的曲线。线608代表递增选通所检测到的下降感应沿的曲线。线610代表递减选通所检测到的下降感应沿的曲线。
在约3ns的脉冲宽度以下，感应沿曲线有变形，这反映了连接到信号路径202的接收器(RCV1)能够准确检测感应沿中点的最小脉冲宽度。但是注意，3ns的最小脉冲宽度仅是示例性的。依赖于接收器作为其一部分的ATE系统，该最小宽度可更小或更大。
图6示出了可从所收集的数据获得的一些但并非全部有用测量。例如，除了已讨论的测量604和606之外，测量还包括死区(deadband)以及串扰XTALK1的峰到峰定时误差612。峰到峰定时误差612包括与抖动、线性、接收器和驱动器误差相关联的组合误差，加上被串扰XTALK1影响的上升或下降沿所导致的最大定时误差。
上面已在驱动多个每个都具有不同触发沿定时的激励信号同时重复驱动相同的被压制信号的上下文中描述了方法100、700的示例性应用。或者，多个激励信号可全部具有相同的触发沿定时，而被压制信号的感应沿定时可变化。或者，触发沿和感应沿定时都可变化。
这里所述的方法可部分或全部被手工或自动执行。在某些情形下，该方法可被实现为指令序列，当其被机器(例如ATE)执行时，使得机器执行该方法的动作。指令序列可存储在程序存储设备例如固定盘、可移动盘、存储器或它们的组合上，它们可位于一个位置，或分布在网络上。

Claims (20)

1.一种用于量化信号路径间的串扰导致的定时误差的方法，包括：
将多个激励信号中的每一个顺序地驱动到若干条激励信号路径上，其中所述多个激励信号中的每一个具有触发沿；
当每个激励信号被驱动到所述若干条激励信号路径上时，还将具有感应沿的被压制信号驱动到被压制信号路径上；
在驱动对应的激励和被压制信号之后，在所述被压制信号的感应沿定时处或附近对所述被压制信号采样，从而表征所述被压制信号的感应沿；以及
分析与不同的激励信号相对应的所述感应沿表征，以量化所述被压制信号路径与所述激励信号路径中的一条或多条之间的串扰所导致的定时误差。
2.如权利要求1所述的方法，其中所述被压制信号的采样值包括电压。
3.如权利要求1所述的方法，其中在下述多个点处对每个被压制信号采样，所述多个点从所述被压制信号的感应沿之前至少延伸到所述被压制信号的感应沿中点。
4.如权利要求3所述的方法，其中通过使用所述被压制信号的多个采样点来表征每个被压制信号的感应沿，从而确定所述被压制信号的感应沿的中点定时。
5.如权利要求3所述的方法，其中还在下述多个点处对每个被压制信号采样，所述多个点从所述被压制信号的感应沿之后至少延伸到所述被压制信号的感应沿中点。
6.如权利要求5所述的方法，其中通过下述步骤来表征每个被压制信号的感应沿：
使用从所述被压制信号的感应沿之前开始的所述多个采样点来确定所述被压制信号的感应沿中点的早期定时；以及
使用从所述被压制信号的感应沿之后开始的所述多个采样点来确定所述被压制信号的感应沿中点的晚期定时。
7.如权利要求6所述的方法，其中分析与不同激励信号相对应的感应沿表征以量化所述被压制信号路径和所述激励信号路径中的一条或多条之间的串扰所导致的所述定时误差包括：
比较所述被压制信号的感应沿中点的早期和晚期定时曲线，以量化与所述被压制信号路径和所述激励信号路径中的一条或多条之间的串扰相关联的峰到峰定时误差。
8.如权利要求1所述的方法，其中在下述多个点处对每个被压制信号采样，所述多个点从所述被压制信号的感应沿之后至少延伸到所述被压制信号的感应沿中点。
9.如权利要求8所述的方法，其中通过使用所述被压制信号的多个采样点来表征每个被压制信号的感应沿，从而确定所述被压制信号的感应沿中点定时。
10.如权利要求1所述的方法，还包括使用与异常的感应沿表征相对应的激励与被压制信号的触发沿与感应沿定时的差来识别所述被压制信号路径与所述激励信号路径中的一条或多条之间的串扰的位置。
11.如权利要求1所述的方法，其中对应的驱动信号集合包括：
具有上升触发沿的激励信号和具有上升感应沿的被压制信号；
具有上升触发沿的激励信号和具有下降感应沿的被压制信号；
具有下降触发沿的激励信号和具有上升感应沿的被压制信号；以及
具有下降触发沿的激励信号和具有下降感应沿的被压制信号。
12.如权利要求1所述的方法，其中所述信号路径是电路测试仪的信号路径。
13.如权利要求12所述的方法，还包括对所述电路测试仪的每条信道重复所述驱动、采样和分析动作，每次将所述电路测试仪的不同信道设置为所述被压制信号路径。
14.如权利要求1所述的方法，其中所述激励信号中的至少一些具有不同的触发沿定时。
15.如权利要求14所述的方法，其中所述被压制信号具有相同的感应沿定时。
16.如权利要求1所述的方法，其中所述激励信号具有相同的触发沿定时。
17.如权利要求1所述的方法，其中所述被压制信号中的至少一些具有不同的感应沿定时。
18.如权利要求17所述的方法，其中所述激励信号具有相同的触发沿定时。
19.一种用于量化信号路径间的串扰导致的定时误差的设备，包括：
用于将多个激励信号中的每一个顺序地驱动到若干条激励信号路径上的装置，其中所述多个激励信号中的每一个具有触发沿；
用于当每个激励信号被驱动到所述若干条激励信号路径上时，还将具有感应沿的被压制信号驱动到被压制信号路径上的装置；
用于在驱动对应的激励和被压制信号之后，在所述被压制信号的感应沿定时处或附近对所述被压制信号采样，从而表征所述信号的感应沿的装置；以及
用于分析与不同的激励信号相对应的所述感应沿表征，以量化所述被压制信号路径与所述激励信号路径中的一条或多条之间的串扰所导致的定时误差的装置。
20.如权利要求19所述的设备，其中在每个被压制信号的感应沿的两侧的多个点处对所述被压制信号采样。
CN2005100974349A 2005-02-25 2005-12-28 用于量化信号路径间的串扰导致的定时误差的方法和装置 Active CN1825126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/066,587 2005-02-25
US11/066,587 US7251798B2 (en) 2005-02-25 2005-02-25 Method and apparatus for quantifying the timing error induced by crosstalk between signal paths

Publications (2)

Publication Number Publication Date
CN1825126A CN1825126A (zh) 2006-08-30
CN1825126B true CN1825126B (zh) 2011-06-29

Family

ID=36848264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100974349A Active CN1825126B (zh) 2005-02-25 2005-12-28 用于量化信号路径间的串扰导致的定时误差的方法和装置

Country Status (5)

Country Link
US (1) US7251798B2 (zh)
KR (1) KR101225219B1 (zh)
CN (1) CN1825126B (zh)
DE (1) DE102005055830B4 (zh)
TW (1) TWI373929B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920402B1 (en) * 2001-03-07 2005-07-19 Rambus Inc. Technique for determining performance characteristics of electronic devices and systems
US10200085B1 (en) * 2016-05-19 2019-02-05 Keysight Technologies, Inc. System and method of analyzing crosstalk induced jitter
US10033554B1 (en) 2016-05-31 2018-07-24 Keysight Technologies, Inc. System and method of analyzing crosstalk and intersymbol interference for serial data signals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128769A (en) * 1997-12-31 2000-10-03 Intel Corporation Method for analyzing and efficiently reducing signal cross-talk noise
JP3959211B2 (ja) 1999-09-22 2007-08-15 株式会社東芝 半導体記憶装置
US6499131B1 (en) * 1999-07-15 2002-12-24 Texas Instruments Incorporated Method for verification of crosstalk noise in a CMOS design
US6501311B2 (en) * 2000-01-24 2002-12-31 Broadcom Corporation System and method for compensating for supply voltage induced signal delay mismatches
JP3983480B2 (ja) * 2001-01-29 2007-09-26 株式会社日立製作所 電子回路装置及びその設計方法
US6571376B1 (en) * 2002-01-03 2003-05-27 Intel Corporation Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation
JP2004172373A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd クロストーク修正方法
KR100703584B1 (ko) 2002-12-21 2007-04-05 마이크론 테크놀로지, 인크 조정형 이중-에지 트리거식 데이터 비트 시프팅 회로 및 방법
US20040136462A1 (en) * 2003-01-13 2004-07-15 Albert Chen Method and apparatus for ensuring receiver lock
US7058907B2 (en) * 2003-04-09 2006-06-06 Magma Design Automation, Inc. Reduction of cross-talk noise in VLSI circuits
US7036098B2 (en) * 2003-06-30 2006-04-25 Sun Microsystems, Inc. On-chip signal state duration measurement and adjustment
US7062737B2 (en) * 2004-07-28 2006-06-13 Lsi Logic Corporation Method of automated repair of crosstalk violations and timing violations in an integrated circuit design
US7536663B2 (en) * 2005-02-25 2009-05-19 Verigy (Singapore) Pte. Ltd. Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path

Also Published As

Publication number Publication date
US7251798B2 (en) 2007-07-31
CN1825126A (zh) 2006-08-30
TW200631336A (en) 2006-09-01
KR101225219B1 (ko) 2013-01-23
DE102005055830A1 (de) 2006-09-07
US20060195805A1 (en) 2006-08-31
DE102005055830B4 (de) 2009-08-06
TWI373929B (en) 2012-10-01
KR20060094900A (ko) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100724115B1 (ko) Ａｔｅ 타이밍 측정 유닛 및 방법
CN102928772B (zh) 时序测试系统及其测试方法
CN101413973B (zh) 一种线路板特性阻抗测试系统和方法
CN104849685A (zh) 局部放电检测仪性能评估方法
CN102012444B (zh) 示波器及利用该示波器测试串行总线信号的方法
US9432064B2 (en) System and method for automated loss testing
CN1825126B (zh) 用于量化信号路径间的串扰导致的定时误差的方法和装置
CN104849686A (zh) 局部放电检测仪性能评估系统
CN105849573B (zh) 具有事件检测能力的自动测试系统
CN1825127B (zh) 量化由信号路径的阻抗变化引起的定时误差的方法和装置
CN101980039A (zh) 一种用于无线电计量测试的示波器触发校准装置
CN104052541B (zh) 光纤检测的显示方法、系统及光时域反射仪
CN104931785A (zh) 一种基于众数法的pcb特性阻抗的测试方法
CN100458711C (zh) 逻辑分析仪的资料撷取处理方法及其装置
CN114646870B (zh) 一种时序校准方法和系统
CN108226305B (zh) 一种基于目标特性先验知识的声波检测方法及系统
JP4188119B2 (ja) 伝送波形解析装置
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
US7178071B2 (en) Device for and method of examining the signal performance of semiconductor circuits
CN100510766C (zh) 用于输入-输出速度测量的测试电路
JPH06243193A (ja) クロストークノイズ解析方式
US20040268276A1 (en) Osculating models for predicting the operation of a circuit structure
CN102571041A (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
Papageorgiou et al. Automated characterization and calibration of ultrasonic transducers
CN115656774A (zh) 一种集成电路充电器件模型静电放电敏感度试验方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080314

Address after: Singapore Singapore

Applicant after: Verigy Pte Ltd Singapore

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120425

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120425

Address after: Singapore Singapore

Patentee after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore

Patentee before: Inovys Corp.

ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150430

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150430

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore