CN100510766C - 用于输入-输出速度测量的测试电路 - Google Patents

用于输入-输出速度测量的测试电路 Download PDF

Info

Publication number
CN100510766C
CN100510766C CNB2004800126964A CN200480012696A CN100510766C CN 100510766 C CN100510766 C CN 100510766C CN B2004800126964 A CNB2004800126964 A CN B2004800126964A CN 200480012696 A CN200480012696 A CN 200480012696A CN 100510766 C CN100510766 C CN 100510766C
Authority
CN
China
Prior art keywords
weld tabs
output
input
test
test clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800126964A
Other languages
English (en)
Other versions
CN1788204A (zh
Inventor
O·C·考
G·O·达索萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1788204A publication Critical patent/CN1788204A/zh
Application granted granted Critical
Publication of CN100510766C publication Critical patent/CN100510766C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer

Abstract

测试电路(2)通过在输出焊片(31)附近的信号通路内设置一D型触发电路(33)，来记录测试触发电路的到达，有助于精密地测量输入引脚(29)通过集成电路到输出引脚(31)的信号传播速度。该触发电路以各种钟频计时(CLK；34、35)。在高频，在输入焊片(29)施加的与时钟渡越一致的测试信号渡越。在下次时钟渡越被记录的时间内未到达输出焊片(Q；36、37＝低)。在较低的钟频，测试渡越具有通过集成电路传播的时间，因而将由触发电路记录(Q；36、37＝低)。在较低的钟频，测试渡越具有通过集成电路传播的时间，因而将被触发电路记录(Q；36、37＝高)。不断降低钟频并将测试信号通过该电路发送，只记录该测试信号渡越的时钟周期的一半(1/2×TCLK)对应于被测量的输入-输出延迟时间(Tdelay)。

Description

用于输入—输出速度测量的测试电路
技术领域
本发明涉及测试集成电路(IC)管芯或完成的封装件，尤其涉及测量输入引脚与输出引脚的信号传播速度。
背景技术
测试IC管芯与完成的I封装件，一个重要的量度是从输入引脚通过芯片到输出引脚的速度。在质量管理和满足客户的技术指标方面，测试设备精密地测量该值很重要。图1示出一般的做法。典型的IC封装件11围绕核心电路13设有引脚或焊片15，内部速度通路17经核心13把输入焊片19接到输出焊片21，电路块17中的缓冲元件20驱动输出焊片21，测试设备的探针23与25接触焊片19与21。探针23把加到输入焊片19的信号渡越传播到输出焊片21和探针25所花的时间，就是要测量的速度数据。
由于IC技术趋于更低的信号电压(5V、3.3V、2.5V、1.8V、1.5V……)和更高的速度，所以输入—输出时间变得更难以精密地测量。在时间值低于3ns时，许多测试仪无法提供要求的测试精度。由于测试探针要接触焊片作测量，故测试装置自身对被测电路增加了负载，而测试设备形成的该负载明显减慢了数据。因此，例如5ns部件的额外毫微秒为20％，则3ns部件的额外毫微秒为33％。更糟的是，不同测试设备单元之间的负载变化很大，造成测量的不确定性。
本发明的目的是提供一种集成在芯片上的测试电路，从而能获得精密的多用途速度数据。
发明内容
实现该目的的方法是对速度通路增设一个D型触发电路，用来记录加到输入焊片的信号渡越到达输出焊片。该触发电路以可变的时钟速度计时，因而在某些较高的钟频，渡越在被记录的时间还未到达，而在较低的钟频，该渡越由触发电路记录。只记录渡越的时钟周期的一半对应于输入—输出延迟时间。
附图简介
图1是示出原有技术速度测试法的芯片封装件的示意平面图。
图2是一示意方块电路图，减慢了本发明改进的速度测试电路。
图3是与图2电路相关的时序图。
实施本发明的较佳模式
参照图2，如在原有的速度测试装置中，集成电路包括速度通路电路块27，用于促进输入引脚IN29的输出引脚OUT31之间信号延迟的速度测试。速度通路27中的输出缓冲器30强得足以驱动焊片31上可能的负载。
设置捕获输出数据的D型触发电路33，它靠近输出焊片31，故来自线路32的额外负载可忽略不计。布线从输出焊片31沿导电线32(用金属制)到触发电路33的D输入端。时钟焊片CLK35选成在输出焊片31近旁之后并紧接触发电路33，因而从CLK焊片35到触发电路33时钟输入端的金属布线34也很小，延迟可忽略不计。线路36将触发电路33的输出端Q传到芯片内任一地方的输出焊片37。线路36的长度不影响测试结果，因为关键是“输出”值变化与否，而不是该特定输出焊片的时序。
参照图3，图中以时序示出了图2测试电路的操作原理。当输入焊片29的输入信号在时刻“0”改变逻辑状态时，该信号就通过速度通路电路块27传播，在时间Tdelay后到达输出焊片31，该延迟时间是芯片输入—输出速度的量度。时钟信号CLK也在时刻“0”渡越，即在输入焊片29所作的渡越与时钟渡越(高—低或低—高)相一致。当时钟信号CLK在时钟周期TCLK一半之后再渡越时，D型触发电路33就加载在输出焊片31的数据值。调节钟频，使触发电路33捕获的数据值为“0”(若输入渡越还未到达输出焊片)或“1”(若输入渡越到达输出焊片)。逐步降低时钟CLK的测试频率，直到捕获到“1”并把它送到输出焊片37。于是，一半时钟周期1/2×TCLK等于延迟时间Tdelay。输出焊片37的渡越比该捕获时间稍后，即在Tdelay+Td时，该值取决于从触发电路33的Q输出端到输出焊片37的运行时间，但Td值对测量并不重要。对测量而言，重要的是输出焊片记录“1”值的1/2时钟周期。

Claims (4)

1.集成电路内利用外部测试设备探针促进精密测量集成电路输入—输出信号速度的测试电路，其特征在于，所述测试电路包括：
输入焊片和第一输出焊片；
所述输入与第一输出焊片之间的信号通路，其中由测试设备加到所述输入焊片的信号渡越沿这种具有某一要测量的延迟时间的信号通路传播到所述第一输出焊片；和
D型触发电路，其数据输入端接所述第一输出焊片，时钟输入端接测试时钟焊片，而数据输出端接第二输出焊片，所述D型触发电路位于所述集成电路内，靠近所述第一输出焊片与测试时钟焊片；
其中所述测试设备用于测量所述输入—输出信号速度的探针至少接触于所述输入焊片、所述测试时钟焊片和所述第二输出焊片，加在所述输入焊片的信号渡越由所述D型触发电路记录，并在加到所述测试时钟焊片的变频测试时钟信号具有与所述延迟时间一致的半周期时出现在所述第二输出焊片上。
2.如权利要求1所述的测试电路，其特征在于，所述输出焊片与所述测试时钟焊片相互邻近。
3.如权利要求1所述的测试电路，其特征在于，D型触发电路定位在所述集成电路内靠近于所述输出焊片和测试时钟焊片，以使输出焊片和测试时钟焊片对所述触发电路的连接所形成的负载减至最小。
4.一种用外部测试设备探针精密测量集成电路的输入—输出信号速度的方法，其特征在于包括：
a)制造在输入焊片与第一输出焊片之间有一条信号通路的集成电路，D型触发电路具有连接至所述第一输出焊片的数据输入端，所述触发电路具有连接至测试时钟焊片的时钟输入端，所述触发电路还具有连接至第二输出焊片的数据输出端；
b)将测试设备探针接触所述输入焊片、所述测试时钟焊片和所述第二输出焊片；
c)通过所述探针之一向所述测试时钟焊片提供变频测试时钟信号；
d)通过另一根所述探针向所述输入焊片加上与测试时钟信号渡越相一致的信号渡越，该信号渡越沿所述信号通路传播到所述第一输出焊片，每当所述测试时钟信号的半周期长到足以使信号渡越到达所述第一输出焊片，所述触发电路就记录所述信号渡越的肯定确定；
e)根据所述第二输出焊片处的触发电路输出数据值，判断所述信号渡越是否已被所述触发电路记录；
f)以频率连续变低的测试时钟信号重复步骤(c)～(e)，直到所述信号渡越被记录，所述信号渡越的记录被肯定确定的所述测试时钟信号的半周期，是所述输入—输出信号速度的量度。
CNB2004800126964A 2003-05-13 2004-04-21 用于输入-输出速度测量的测试电路 Expired - Fee Related CN100510766C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/437,862 2003-05-13
US10/437,862 US6768333B1 (en) 2003-05-13 2003-05-13 Test circuit for input-to-output speed measurement

Publications (2)

Publication Number Publication Date
CN1788204A CN1788204A (zh) 2006-06-14
CN100510766C true CN100510766C (zh) 2009-07-08

Family

ID=32713241

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800126964A Expired - Fee Related CN100510766C (zh) 2003-05-13 2004-04-21 用于输入-输出速度测量的测试电路

Country Status (6)

Country Link
US (1) US6768333B1 (zh)
EP (1) EP1625411B1 (zh)
CN (1) CN100510766C (zh)
DE (1) DE602004014270D1 (zh)
TW (1) TW200428004A (zh)
WO (1) WO2004102617A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266744B2 (en) * 2004-12-14 2007-09-04 Hewlett-Packard Development Company, L.P. Application specific integrated circuit with internal testing
GB2465976B (en) * 2008-12-02 2013-07-31 Advanced Risc Mach Ltd Detecting transitions in circuits during periodic detection windows
TWI684773B (zh) * 2018-12-28 2020-02-11 瑞昱半導體股份有限公司 電路運作速度偵測電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818250A (en) * 1996-07-03 1998-10-06 Silicon Graphics, Inc. Apparatus and method for determining the speed of a semiconductor chip
FR2752312B1 (fr) * 1996-08-07 1998-10-30 Motorola Semiconducteurs Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique
US6219305B1 (en) * 1996-09-17 2001-04-17 Xilinx, Inc. Method and system for measuring signal propagation delays using ring oscillators
US5787092A (en) * 1997-05-27 1998-07-28 Hewlett-Packard Co. Test chip circuit for on-chip timing characterization
US6622107B1 (en) * 2000-08-25 2003-09-16 Nptest Llc Edge placement and jitter measurement for electronic elements

Also Published As

Publication number Publication date
EP1625411A4 (en) 2006-06-14
DE602004014270D1 (de) 2008-07-17
TW200428004A (en) 2004-12-16
WO2004102617A2 (en) 2004-11-25
EP1625411A2 (en) 2006-02-15
US6768333B1 (en) 2004-07-27
WO2004102617A3 (en) 2005-07-14
CN1788204A (zh) 2006-06-14
EP1625411B1 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
CN101334308A (zh) 用于检测流量计的仿真电路
JP2760284B2 (ja) 半導体集積回路装置
JPH11326455A (ja) 半導体装置及び試験ボード
US7120840B1 (en) Method and system for improved ATE timing calibration at a device under test
US20030061701A1 (en) Printed board inspecting apparatus
CN102928772A (zh) 时序测试系统及其测试方法
US5256964A (en) Tester calibration verification device
WO2024078164A1 (zh) 芯片测试机信号延迟测量方法、装置及计算机设备
US6215345B1 (en) Semiconductor device for setting delay time
US7363551B2 (en) Systems and methods for measuring signal propagation delay between circuits
CN100510766C (zh) 用于输入-输出速度测量的测试电路
US7159160B2 (en) Method and apparatus for measuring switching noise in integrated circuits
US20030005374A1 (en) Method and apparatus for testing an I/O buffer
CN102466779B (zh) 触发器延时的内建测试方法及电路
US20040133825A1 (en) Path delay measuring circuitry
CN116953495A (zh) 一种组合电路延迟测试方法及其系统
CN216595393U (zh) 时间延迟测试装置
CN201060250Y (zh) 数字式交直流局部放电检测装置
CN102305909B (zh) 分布式测试节点链及其多链系统
US7178071B2 (en) Device for and method of examining the signal performance of semiconductor circuits
JP4725159B2 (ja) オープン検出回路、オープン検出方法及び半導体集積回路
KR100731796B1 (ko) 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치
JP4657825B2 (ja) 半導体装置のインタフェース回路及び測定方法
JP2905566B2 (ja) Ｍｏｓｌｓｉの電源電流測定時期検出方法
US6748205B1 (en) Integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20130421