JP4188119B2 - 伝送波形解析装置 - Google Patents
伝送波形解析装置 Download PDFInfo
- Publication number
- JP4188119B2 JP4188119B2 JP2003077797A JP2003077797A JP4188119B2 JP 4188119 B2 JP4188119 B2 JP 4188119B2 JP 2003077797 A JP2003077797 A JP 2003077797A JP 2003077797 A JP2003077797 A JP 2003077797A JP 4188119 B2 JP4188119 B2 JP 4188119B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analysis
- transmission
- model
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、伝送回路の設計で用いられる伝送波形解析装置に関するものである。
【0002】
【従来の技術】
従来の伝送波形解析装置は、例えば特許文献1,2に開示されているように、回路の入力表示部やレイアウトデータから、ライブラリモデルへの置き換えと組み合わせによる回路記述生成を行い、回路シミュレータや伝送線路解析部にて回路部品の伝達減衰特性等に基づく計算結果として伝送波形を得るように構成されている。
【0003】
すなわち、特許文献1では、設計上流段階の評価対象回路の素子シンボルと該素子シンボルに接続された結線とを入力する入力部と、前記結線用ラインを配置する適用基板の断面における物理形状及び寸法と該結線用ラインの配線方法とをそれぞれ選択設定させるためのプロパティメニューを表示する表示手段と、前記プロパティメニューの表示の結果で設定されたプロパティに基づき線路定数を計算し、前記結線に対応する線路モデルを求める電磁界シミュレータと、予め素子の特性を示すデバイスモデルを複数格納した素子ライブリから、前記素子シンボルに対応するデバイスモデルを抽出し、前記入力された素子シンボルを該抽出したデバイスモデルに置換える置換部と、前記線路モデルと前記デバイスモデルとを組合せて前記評価対象回路の等価回路を作成する組合せ部と、前記等価回路に対する伝送線路解析を行う回路シミュレータとを備えた伝送線路シミュレーションシステムが開示されている。
【0004】
また、特許文献2では、電子回路の反射およびクロストークによる信号波形歪を解析して得られる解析波形データについての信号波形品質に関わる規定値を生成し入力する規定値入力手段と、前記規定値入力手段により入力される規定値および前記解析波形データを入力し、当該解析波形データから信号波形歪のレベルが前記規定値内に収まっているか否かを判定することにより波形歪対策の必要性を判定する波形判定手段と、波形歪対策が纏めて記述された対策ライブラリと、前記波形判定手段により波形歪対策が必要であると判定された場合に、回路記述ファイルに前記対策ライブラリ内の波形歪対策を施した波形歪対策処理回路記述ファイルを生成することにより適切な波形歪対策を自動選定し前記解析の実行を指示する波形歪対策実施手段とを備えた伝送線路解析波形歪対策処理装置が開示されている。
【0005】
伝送回路の設計では、このような伝送波形解析装置を利用して伝送回路の各回路部品による信号劣化への影響が大きそうな回路部品を推測し、それに基づき伝送回路入力やレイアウトデータを変更し、解析結果波形を比較することを繰り返すことで、必要機能を満たす最適な回路構成を探索する方法が採用されている。
【0006】
【特許文献1】
特開平9−274623号公報(0012〜0013、図1)
【特許文献2】
特開平10−97551号公報(0019〜0028、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、従来の伝送波形解析装置を用いた回路部品による信号劣化の推測では、入出力のインピーダンスが一義に定義された単一周波数の交流信号によるアナログ信号伝送では正しく推測できるが、伝送信号に含まれる周波数成分が広帯域に及ぶデジタル信号の高速シリアル伝送では、回路部品のインピーダンスが一義に定義されず、個々の回路部品間の整合性を周波数全帯域で考える必要があるので、正しい推測が困難となる。
【0008】
そのため、デジタル信号の高速シリアル伝送を行う伝送回路の設計では、回路部品による信号劣化の影響や改善効果が判らないまま、伝送回路入力やレイアウトデータの変更が何度も繰り返される結果となるので、最適回路構成を得るまでの時間が掛かるという問題がある。
【0009】
この発明は、上記に鑑みてなされたもので、デジタル信号の高速シリアル伝送を行う伝送回路における信号劣化の回路部品による影響の推測を自動的に実施できる伝送波形解析装置を得ることを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる伝送波形解析装置は、伝送回路の回路図を作成する回路図作成手段と、前記伝送回路における各回路部品の伝達減衰特性等を示すモデルデータが格納されるシミュレーションモデルライブラリと、前記シミュレーションモデルライブラリを参照し、作成された前記回路図に基づき伝送回路の伝送波形を解析する過渡応答解析手段と、作成された前記回路図における1つの回路部品を理想伝送路モデルに置き換えるモデル置換手段と、作成された前記回路図における全ての回路部品または一部の回路部品による解析対象伝送回路について、前記モデル置換手段に対し前記理想伝送路モデルへの置換を行わせる回路部品を指定し、前記過渡応答解析手段に対し前記モデル置換手段が置換を行った理想伝送路モデルを含んだ状態で前記伝送波形の解析を行わせる指示を行うことを、部品数と同じ回数繰り返し実行する繰り返し解析制御手段と、前記解析対象伝送回路について前記理想伝送路モデルへの置換を行った回路部品毎に得られた伝送波形の解析結果から信号劣化指標となる劣化パラメータをそれぞれ計測する劣化パラメータ計測手段とを備えたことを特徴とする。
【0011】
この発明によれば、作成された回路図における解析対象伝送回路について、全ての回路部品を1つずつ理想伝送路モデルに置換しての波形解析をその解析対象伝送回路における回路部品の数分繰り返し行い、各波形解析結果から信号劣化指標となる劣化パラメータをそれぞれ計測するようにしたので、デジタル信号の高速シリアル伝送を行う伝送回路における信号劣化の回路部品による影響の推測を自動的に実施することができる。
【0012】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる伝送波形解析装置の好適な実施の形態を詳細に説明する。
【0013】
図1は、この発明の一実施の形態である伝送波形解析装置の構成を示すブロック図である。図1に示す伝送波形解析装置は、入力部1と、シンボルライブラリ2と、回路情報管理部3と、表示部4と、シミュレーション回路記述生成部5と、繰り返し解析制御部6と、モデル置換部7と、過渡解析部8aおよび交流解析部(以下「AC解析部」という)8bを備える回路シミュレータ8と、モデルライブラリ9と、計算結果管理部10と、波形表示部11と、劣化パラメータ計測部12と、グラフ表示部13とを備えている。
【0014】
以上の構成において、入力部1では、解析したい伝送回路の回路情報が入力される。シンボルライブラリ2には、回路部品の表示データが格納されている。回路情報管理部3は、入力部1から回路情報が入力されると、シンボルライブラリ2から対応する表示データを読み出し、表示部4に回路図として表示する。回路情報管理部3は、解析したい伝送回路の回路図作成が終了すると、作成した回路図データをシミュレーション回路記述生成部5に与える。
【0015】
シミュレーション回路記述生成部5は、作成された伝送回路の回路情報に基づき伝送回路モデルの接続記述を生成し、保存する。そして、まず、その生成した伝送回路モデルの接続記述を繰り返し解析制御部6に与える。その後は、繰り返し解析制御部6から出力指示が入力する度に、その生成した伝送回路モデルの接続記述をモデル置換部7を介して回路シミュレータ8に出力する。
【0016】
繰り返し解析制御部6では、作成された伝送回路における全ての回路部品または一部の回路部品による伝送回路が解析対象として指定されている。繰り返し解析制御部6は、シミュレーション回路記述生成部5から入力された伝送回路モデルの接続記述に基づき、解析対象伝送回路における回路部品数を計数しその数を過渡解析部8aに繰り返し解析を実行させる回数として決定する。また、モデル置換部7に理想伝送路モデルへの置換を行わせる回路部品の順序を決定する。繰り返し解析制御部6は、これらの決定に基づきモデル置換部7と過渡解析部8aとを制御し、解析対象伝送回路の全ての回路部品を1つずつ理想伝送路モデルに置換しての波形解析を実現する。
【0017】
このとき、繰り返し解析制御部6は、解析結果の比較基準を得るため、例えば、過渡解析部8aに最初に解析を実行させるときには、モデル置換部7に理想伝送路モデルへの置換を行わせないようにしている。したがって、この場合の解析は、上記の解析回数には含まれない。
【0018】
また、繰り返し解析制御部6は、モデル置換部7に理想伝送路モデルへの置換を行わせるときは、必要に応じてAC解析部8bに対してその理想伝送路モデルへの置換を行う回路部品を示し、AC解析部8bにその回路部品の伝達関数(特性インピーダンス、遅延時間)を計算させ、計算結果をモデル置換部7に与えるようにしている。
【0019】
したがって、モデル置換部7では、シミュレーション回路記述生成部5から入力される伝送回路モデルの接続記述について、最初の計算では、理想伝送路モデルへの置換を行わないでそのまま回路シミュレータ8に出力し、1回目以降の計算では、繰り返し解析制御部6から指定された回路部品を理想伝送路モデルに置換して回路シミュレータ8に出力する。このとき、モデル置換部7では、理想伝送路モデルに置換する回路部品について得られた伝達関数(特性インピーダンス、遅延時間)が繰り返し解析制御部6から与えられるので、それを置換する理想伝送路モデルのプロパティに設定することを行う。
【0020】
シミュレーションモデルライブラリ9には、伝送回路における各回路部品の伝達減衰特性等を示すモデルデータが格納されている。回路シミュレータ8では、繰り返し解析制御部6から解析指示が入力する。最初の計算では、過渡解析部8aが起動される。過渡解析部8aは、モデル置換部7から入力される伝送回路モデルの接続記述のうち繰り返し解析制御部6から指定された各回路部品(上記のように理想伝送路モデルへの置換は行われていない)についてのモデルデータをシミュレーションモデルライブラリ9からそれぞれ読み出し、伝送波形の解析を実行する。
【0021】
回路シミュレータ8では、1回目の計算以降においては、繰り返し解析制御部6から解析指示が入力すると、過渡解析部8aと必要に応じてAC解析部8bとが起動される。AC解析部8bは、繰り返し解析制御部6から指定された回路部品についての伝達関数(特性インピーダンス、遅延時間)を計算し、計算結果を繰り返し解析制御部6に出力する。
【0022】
また、過渡解析部8aは、モデル置換部7から入力される伝送回路モデルの接続記述のうち繰り返し解析制御部6から指定された各回路部品(上記のように理想伝送路モデルへの置換が行われたものが含まれている)についてのモデルデータをシミュレーションモデルライブラリ9からそれぞれ読み出し、伝送波形の解析を実行する。
【0023】
計算結果管理部10では、最初の計算での解析結果と、1回目以降の各解析結果とを保存する。この実施の形態では、計算結果管理部10は、それぞれの解析結果を波形表示部11に表示することも行うようになっている。
【0024】
劣化パラメータ計測部12は、計算結果管理部10に保存された最初の計算での解析結果と1回目以降の各解析結果とのそれぞれにおいて、信号劣化指標となるパラメータ(例えば、アイパターンの開口振幅とジッタ)を計測する。
【0025】
また、劣化パラメータ計測部12は、計算結果管理部10に保存された最初の計算での解析結果から得られた劣化指標パラメータと1回目以降の各解析結果から得られた劣化指標パラメータとの差分を計算する。
【0026】
グラフ表示部13では、劣化パラメータ計測部12の計測・計算の結果から棒グラフや円グラフなどの比率表示グラフの形式で表示する表示データを生成し、表示する。この実施の形態では、グラフ表示部13では、理想伝送路モデルへの置換を行わない実際の伝送路と理想伝送路モデルへの置換を行った伝送路とで得られたそれぞれの劣化指標パラメータの表示(絶対値表示)と、理想伝送路モデルへの置換を行わない実際の伝送路で得られた劣化指標パラメータと理想伝送路モデルへの置換を行った伝送路で得られた劣化指標パラメータとの差分値の表示(影響度表示)とが行われる。
【0027】
以下、図2〜図6を参照して、具体的に説明する。なお、図2は、解析対象の伝送回路例を示す図である。図3は、図2に示す伝送回路のモデル接続記述の状態を説明する図である。図4は、図2に示す伝送回路での計算結果波形の図1に示す波形表示部への表示例と劣化指標パラメータの計測例を示す図である。図5は、図1に示すグラフ表示部での表示例(絶対値グラフ)である。図6は、図1に示すグラフ表示部での表示例(影響度グラフ)である。
【0028】
図2において、コネクタCを介して接続されるプリント基板21とプリント基板22とには、信号の送受信が行える集積回路(IC)E,Fがそれぞれ搭載されている。コネクタCには、プリント基板21上の配線Aの一端とプリント基板22上の配線Dの一端とを接続するビアBが設けられている。プリント基板21上の配線Aの他端は、集積回路(IC)Eに接続されている。また、プリント基板22上の配線Dの他端は、集積回路(IC)Fに接続されている。すなわち、解析対象の伝送回路は、集積回路(IC)E,Fの間に介在する配線A、ビアB、コネクタC、配線Dの4つの回路部品で構成されている。
【0029】
繰り返し解析制御部6は、配線A、ビアB、コネクタC、配線Dの4つの回路部品で構成されるモデル接続記述をシミュレーション回路記述生成部5から受け取り、理想伝送路モデルに置換して解析する回数4と置換の順序とを決定し、それに加えて、理想伝送路モデルに置換しないで解析する場合を決定する。ここでは、理想伝送路モデルに置換しない状態での解析を最初に行い、その後、理想伝送路モデルに置換して解析するとしている。そして、繰り返し解析制御部6は、配線AについてはAC解析を行うと決定する。
【0030】
したがって、以降では、理想伝送路モデルに置換しないで解析する場合を最初計算と称し、理想伝送路モデルに置換して解析する場合を1回目〜4回目の計算と称することとする。そうすると、モデル置換部7から回路シミュレータ8の過渡解析部8aに与えられるモデル接続記述は、図3に示すようになる。
【0031】
図3において、最初の計算では、図3(1)に示すように、解析対象伝送回路のモデル接続記述は、配線A、ビアB、コネクタC、配線Dの4つの回路部品で構成される。1回目〜4回目の計算では、図3(2)〜図3(5)に示すように、解析対象伝送回路のモデル接続記述は、配線A、ビアB、コネクタC、配線Dがこの順に1つずつ理想伝送路モデル31,32,33,34に置換された構成となる。また、1回目の計算である図3(2)では、上記のように、配線Aを置換した理想伝送路モデル31のプロパティに配線Aの伝達関数(特性インピーダンス、遅延時間)が設定されている。
【0032】
回路シミュレータ8の過渡解析部8aでは、図3(1)〜図3(5)に示す解析対象伝送回路について、この順に、ビットレートを、例えば2.5Gbps、5Gbps、10Gbpsの3段階に切り替えて波形解析を行うようになっている。
【0033】
図3(1)〜図3(5)に示す解析対象伝送回路についての波形解析結果は、計算結果管理部10に順々に入力され、保存される。計算結果管理部10は、波形解析結果を波形表示部11に表示することができる。波形解析結果は、例えば図4に示すように、アイパターンとして表示される。このアイパターンが示すジッタ41や開口振幅42等から回路特性を読み取ることができる。なお、横軸は、時間「ピコ秒(psec)」、縦軸は、電圧「V」である。
【0034】
劣化パラメータ計測部12は、計算結果管理部10に保存されている全ての波形解析結果から、図4に示すジッタ41や開口振幅42等の信号劣化指標となる劣化パラメータを計測してグラフ表示部13に与える。
【0035】
グラフ表示部13は、劣化パラメータ計測部12が計測した劣化パラメータを例えば図5に示すように、棒グラフの形式で回路部品毎に比較して表示する。これは、絶対値を表示するグラフとなっている。図5(1)は図4に示すジッタ41についての絶対値グラフである。縦軸は、時間「秒(sec)」であり、指数表記である。図5(2)は図4に示す開口振幅42についての絶対値グラフである。縦軸は電圧「V」である。
【0036】
図5では、ビットレートを2.5Gbps、5Gbps、10Gbpsの3段階に切り替えた場合の波形解析結果が示されている。棒グラフ「Real」は、理想伝送路モデルへの置換を行わない実際の伝送路(図3(1))における解析結果である。棒グラフ「A」「B」「C」「D」は、回路部品A、回路部品B、回路部品C、回路部品Dを理想伝送路モデルに置換した伝送路(図3(2)〜図3(5))における解析結果である。図5に示す比率グラフから、解析対象伝送回路に使われている回路部品の信号品質に関する特性が理解できる。
【0037】
また、劣化パラメータ計測部12は、計算結果管理部10に保存されている波形解析結果のうち、最初の計算(図3(1))による波形解析結果から計測した劣化パラメータと、その後の各計算(図3(2)〜図3(5))による波形解析結果から計測した劣化パラメータとの差分を計算し、グラフ表示部13に与える。
【0038】
グラフ表示部13は、劣化パラメータ計測部12が計算した劣化パラメータの差分値を、例えば図6に示すように、棒グラフの形式で回路部品毎に比較して表示する。これは、影響度を表示するグラフとなっている。図6(1)は図4に示すジッタ41についての差分値を表示する影響度グラフである。縦軸はユニットインターバル「UI」である。図6(2)は図4に示す開口振幅42についての差分値を表示する影響度グラフである。縦軸はパーセント「%」である。図6では、ビットレート10Gbpsの場合が示されている。
【0039】
図6に示す比率グラフから、解析対象伝送回路に使われている回路部品の信号劣化への影響度が判り、信号劣化に大きく寄与する回路部品を容易に特定することができ、最適な回路構成を効率的に設計するための資料が得られる。
【0040】
なお、グラフ表示部13は、棒グラフを表示するとしたが、その他、例えば円グラフを表示するようにしてもよい。また、モデル置換部7では、指定された回路部品を理想伝送路モデルに置換する場合を説明したが、解析対象伝送回路の特性または形態に応じて、指定された回路部品を理想増幅器または短絡/開放と置換するようにしてもよい。
【0041】
【発明の効果】
以上説明したように、この発明によれば、作成された回路図における解析対象伝送回路について、全ての回路部品を1つずつ理想伝送路モデルに置換しての波形解析をその解析対象伝送回路における回路部品の数分繰り返し行い、各波形解析結果から信号劣化指標となる劣化パラメータをそれぞれ計測するようにしたので、デジタル信号の高速シリアル伝送を行う伝送回路における信号劣化の回路部品による影響の推測を自動的に実施することができる。
【図面の簡単な説明】
【図1】 この発明の一実施の形態である伝送波形解析装置の構成を示すブロック図である。
【図2】 解析対象の伝送回路例を示す図である。
【図3】 図2に示す伝送回路のモデル接続記述の状態を説明する図である。
【図4】 図2に示す伝送回路での計算結果波形の図1に示す波形表示部への表示例と劣化指標パラメータの計測例を示す図である。
【図5】 図1に示すグラフ表示部での表示例(絶対値グラフ)である。
【図6】 図1に示すグラフ表示部での表示例(影響度グラフ)である。
【符号の説明】
1 入力部、2 シンボルライブラリ、3 回路情報管理部、4 表示部、5シミュレーション回路記述生成部、6 モデル置換部、7 繰り返し解析制御部、8 回路シミュレータ、8a 過渡解析部、8b 交流解析部(AC解析部)、9 モデルライブラリ、10 計算結果管理部、11 波形表示部、12 劣化パラメータ計測部、13 グラフ表示部、21,22 プリント基板、31,32,33,34 理想伝送路モデル、41 ジッタ、42 開口振幅、E,F 送受信IC、A,D 回路部品(配線)、B 回路部品(ビア)、C 回路部品(コネクタ)。
Claims (5)
- 伝送回路の回路図を作成する回路図作成手段と、
前記伝送回路における各回路部品の伝達減衰特性等を示すモデルデータが格納されるシミュレーションモデルライブラリと、
前記シミュレーションモデルライブラリを参照し、作成された前記回路図に基づき伝送回路の伝送波形を解析する過渡応答解析手段と、
作成された前記回路図における1つの回路部品を理想伝送路モデルに置き換えるモデル置換手段と、
作成された前記回路図における全ての回路部品または一部の回路部品による解析対象伝送回路について、前記モデル置換手段に対し前記理想伝送路モデルへの置換を行わせる回路部品を指定し、前記過渡応答解析手段に対し前記モデル置換手段が置換を行った理想伝送路モデルを含んだ状態で前記伝送波形の解析を行わせる指示を行うことを、部品数と同じ回数繰り返し実行する繰り返し解析制御手段と、
前記解析対象伝送回路について前記理想伝送路モデルへの置換を行った回路部品毎に得られた伝送波形の解析結果から信号劣化指標となる劣化パラメータをそれぞれ計測する劣化パラメータ計測手段と、
を備えたことを特徴とする伝送波形解析装置。 - 前記繰り返し解析制御手段は、
前記部品数と同じ回数の繰り返し解析実行の制御過程において、前記モデル置換手段に対する置換指示を発行しないで、前記過渡応答解析手段に対し前記伝送波形の解析を行わせる指示を行い、
前記劣化パラメータ計測手段は、
前記理想伝送路モデルへの置換が行われていない状態で得られた伝送波形の解析結果から信号劣化指標となる劣化パラメータを計測し、前記理想伝送路モデルへの置換を行った回路部品毎に得られた劣化パラメータとの差分を計算する、
ことを特徴とする請求項1に記載の伝送波形解析装置。 - 回路部品の伝達関数を計算する交流解析手段を備え、
前記繰り返し解析制御手段は、前記理想伝送路モデルへの置換を行うと決定した回路部品について必要あるときは前記交流解析手段に解析指示を発行し、
前記モデル置換手段は、計算された前記伝達関数を回路部品と置換する理想伝送路モデルのプロパティとして設定する、
ことを特徴とする請求項1または2に記載の伝送波形解析装置。 - 前記モデル置換手段は、指定された回路部品を理想増幅器または短絡/開放と置換することを特徴とする請求項1〜3のいずれか一つに記載の伝送波形解析装置。
- 前記劣化パラメータ計測手段の出力を棒グラフや円グラフなどの比率表示グラフの形式で表示するグラフ表示手段、
を備えたことを特徴とする請求項1〜4のいずれか一つに記載の伝送波形解析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003077797A JP4188119B2 (ja) | 2003-03-20 | 2003-03-20 | 伝送波形解析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003077797A JP4188119B2 (ja) | 2003-03-20 | 2003-03-20 | 伝送波形解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004287738A JP2004287738A (ja) | 2004-10-14 |
JP4188119B2 true JP4188119B2 (ja) | 2008-11-26 |
Family
ID=33292464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003077797A Expired - Fee Related JP4188119B2 (ja) | 2003-03-20 | 2003-03-20 | 伝送波形解析装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4188119B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4819639B2 (ja) * | 2005-10-12 | 2011-11-24 | キヤノン株式会社 | プリント回路板 |
JP5012663B2 (ja) * | 2008-05-27 | 2012-08-29 | 富士通株式会社 | 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法 |
JP5407226B2 (ja) | 2008-09-01 | 2014-02-05 | 富士通株式会社 | 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法 |
JP5531721B2 (ja) * | 2010-03-30 | 2014-06-25 | 富士通株式会社 | ピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法 |
JP5790047B2 (ja) * | 2011-03-16 | 2015-10-07 | 富士通株式会社 | 支援プログラム、支援装置および支援方法 |
JP5716604B2 (ja) * | 2011-08-08 | 2015-05-13 | 富士通株式会社 | 回路シミュレータプログラム,装置およびアイパターン生成方法 |
JP6481498B2 (ja) * | 2015-05-14 | 2019-03-13 | 富士通株式会社 | 波形検証プログラム、情報処理装置、および波形検証方法 |
-
2003
- 2003-03-20 JP JP2003077797A patent/JP4188119B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004287738A (ja) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US20140343883A1 (en) | User Interface for Signal Integrity Network Analyzer | |
US20110286506A1 (en) | User Interface for Signal Integrity Network Analyzer | |
JP5585996B2 (ja) | 信号発生装置及びシリアル・データ・パターン生成方法 | |
US8060852B1 (en) | Method and system for screening nets in a post-layout environment | |
US6477198B1 (en) | Quality cause measurement display | |
US11782809B2 (en) | Test and measurement system for analyzing devices under test | |
JP2006105984A (ja) | デジタル装置を測定する方法及び装置 | |
US8229724B2 (en) | Signal transmission system evaluation apparatus and program, and signal transmission system design method | |
US10353917B2 (en) | Method and apparatus for analyzing a transmission signal | |
JP4188119B2 (ja) | 伝送波形解析装置 | |
US20090086873A1 (en) | Waveform Signal Generator with Jitter or Noise on a Desired Bit | |
US10587374B2 (en) | Signal generator and frequency characteristic display method using signal generator | |
CN107506067A (zh) | 触摸屏的工作频率调试方法、装置和终端设备 | |
KR101226330B1 (ko) | 신호 경로의 임피던스 변화로 유도된 타이밍 에러를 측정하는 방법 및 컴퓨터 판독가능한 저장 매체 | |
TWI445990B (zh) | 用以決定補償參數之方法及裝置、用以提供補償測試信號之方法及測試系統、及電腦程式 | |
US20080109771A1 (en) | Parameter calculation apparatus, method and storage medium | |
JP4340889B2 (ja) | 検査装置 | |
US11635457B2 (en) | Apparatus and method for performing time domain reflectormetry | |
CN102957644A (zh) | 对高速数字信号改变符号间干扰和带宽扩展预加重的设备 | |
CN110646655B (zh) | 一种基于rms值的触发方法及数字示波器 | |
US20090299719A1 (en) | Circuit simulation apparatus and method,medium containing circuit simulation program | |
US20240168471A1 (en) | Interoperability predictor using machine learning and repository of tx, channel, and rx models from multiple vendors | |
JP4202222B2 (ja) | 伝送線路解析方法及び装置 | |
CN117083531A (zh) | 噪声补偿抖动测量值仪器和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |