JP5531721B2 - ピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法 - Google Patents

Description

本発明はコネクタのピン配置を決定するピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法に関する。

近年、デジタル電子機器に求められる情報処理量は増加の一途を辿っている。これにともない、デジタル電子機器は機器内の信号速度が速くなっている。また、デジタル電子機器は機器内の配線数も増大している。このため、デジタル電子機器のプリント板設計の分野においては、信号端子の配置を自動的に決定する手法が提案されている（例えば特許文献１参照）。

特開２００９−２４５１２９号公報

信号端子の配置を自動的に決定する従来の手法は、基板上に仮配置された隣接する信号端子間の信号強度差の総和値を算出し、最小となる総和値を得た仮配置を本配置として決定するものであり、信号の損失や信号への雑音を考慮しつつ、信号端子の配置を自動的に決定するものではない。

したがって、信号の損失や信号への雑音を考慮しつつ、コネクタのピン配置を決定するためには、設計者がコネクタの仮ピン配置を決め、波形シミュレータなどで検証を行う必要があった。そして、検証の結果が許容できないものであった場合、設計者はコネクタの仮ピン配置を見直し、再度、検証を行わなければならず、非常に手間が掛かっていた。

本発明の一実施形態は、信号の損失や信号への雑音を考慮しつつ、コネクタのピン配置を容易に決定できるピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法を提供することを目的とする。

本発明の一実施形態は、コンピュータを、プリント板のコネクタに接続された各配線における配線損失及び前記コネクタを通過する際に一のピンに接続された配線の信号に他のピンに接続された配線の信号からのクロストークにより重畳される各配線における雑音量から各配線の波形劣化量を算出する波形劣化量算出手段と、算出した各配線の波形劣化量と判定基準とを比較し、該波形劣化量が該判定基準を上回る配線を判定する判定手段と、前記判定基準を上回ると判定した配線が接続された前記コネクタの該当ピンを、前記波形劣化量が前記判定基準を下回ると判定されるように、雑音量が少ない前記コネクタの入れ替え対象ピンと入れ替えるピン配置入替手段として機能させるためのピン配置決定プログラムである。

なお、本発明の一実施形態の構成要素、表現又は構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。

本発明の一実施形態によれば、信号の損失や信号への雑音を考慮しつつ、コネクタのピン配置を容易に決定できる。

本実施例のピン配置決定装置の一例のハードウェア構成図である。 本実施例のピン配置決定装置の一例のブロック構成図である。 本実施例のピン配置決定装置の処理手順を表した一例のフローチャートである。 接続情報により表されるＰＩＵ間の配線の一例のイメージ図である。 接続情報としてのネットリストを表した一例の構成図である。 ＰＩＵ配置により表されるコネクタの配置の一例のイメージ図である。 ＰＩＵ配置としての座標情報を表した一例の構成図である。 基本ピン配置ルールを入力させる画面の一例のイメージ図である。 基本ピン配置ルールとして「異なる配線グループの隣接あり／なし」を選択したときの一例のピン配置である。 判定基準を入力させる画面の一例のイメージ図である。 判定基準を自動算出する方法の一例を示す説明図である。 プリント板配線の損失係数を入力させる画面の一例のイメージ図である。 ステップＳ２の処理手順を表した一例のフローチャートである。 接続先ＰＩＵの認識を行う処理の一例のイメージ図である。 コネクタ間距離の認識を行う処理の一例のイメージ図である。 出力ピンの配置を行う処理の一例のイメージ図である。 入力ピンの配置を行う処理の一例のイメージ図である。 各配線の配線長を算出する処理の一例のイメージ図である。 雑音量を計算する処理の一例のイメージ図である。 波形劣化量を算出する処理の一例のイメージ図である。 ステップＳ７の処理前の一例のイメージ図である。 ステップＳ７の処理後の一例のイメージ図である。 ステップＳ８の処理を説明する為の一例の説明図である。 ステップＳ６〜Ｓ９の判定を波形シミュレーションで行う処理の一例の説明図である。 波形劣化量が判定基準を上回った全てのピンについて、雑音量が少ない同数のピンと入れ替える処理の一例の説明図である。 本実施例のピン配置決定装置の処理手順を表した他の例のフローチャートである。

次に、本発明を実施するための形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例のピン配置決定装置は設計ＣＡＤ装置など、コネクタのピン配置を決定する他の装置への適用も可能である。

（ハードウェア構成）
図１は本実施例のピン配置決定装置の一例のハードウェア構成図である。ピン配置決定装置１はスタンドアローンの形態でも、インターネットやＬＡＮ等のネットワーク経由でユーザ端末にデータ通信可能に接続された形態でもよい。

図１のピン配置決定装置１は、バス１９で相互に接続されている入力装置１１、出力装置１２、記録媒体読取装置１３、補助記憶装置１４、主記憶装置１５、演算処理装置１６及びインターフェース装置１７を有する。

入力装置１１はキーボードやマウス等である。入力装置１１は、各種信号を入力するために用いられる。出力装置１２はディスプレイ装置等である。出力装置１２は、各種ウインドウやデータ等を表示するために用いられる。インターフェース装置１７は、モデム又はＬＡＮカード等である。インターフェース装置１７は、ネットワークに接続する為に用いられる。

本実施例のピン配置決定プログラムは、ピン配置決定装置１を制御する各種プログラムの少なくとも一部である。ピン配置決定プログラムは例えば記録媒体１８の配布やネットワークからのダウンロードなどによって提供される。ピン配置決定プログラムを記録した記録媒体１８は、ＣＤ−ＲＯＭ、フレキシブルディスク、光磁気ディスク等の様に情報を光学的、電気的或いは磁気的に記録する記録媒体、ＲＯＭ、フラッシュメモリ等の様に情報を電気的に記録する半導体メモリ等、様々なタイプの記録媒体を用いることができる。

ピン配置決定プログラムを記録した記録媒体１８が記録媒体読取装置１３にセットされると、ピン配置決定プログラムは、記録媒体１８から記録媒体読取装置１３を介して補助記憶装置１４にインストールされる。なお、ネットワークからダウンロードされたピン配置決定プログラムはインターフェース装置１７を介して補助記憶装置１４にインストールされる。補助記憶装置１４は、インストールされたピン配置決定プログラムの他、必要なファイル、データ等を格納する。

主記憶装置１５は、ピン配置決定装置１の起動時に補助記憶装置１４からピン配置決定プログラムを読み出して格納する。演算処理装置１６は主記憶装置１５に格納されたピン配置決定プログラムに従って、後述するような各種処理を実現している。

（ブロック構成）
図２は本実施例のピン配置決定装置の一例のブロック構成図である。ピン配置決定装置１は、条件入力部２１、ピン配置作成部２２、配線損失計算部２３、雑音計算部２４、波形劣化量算出部２５、判定部２６、条件ＤＢ２７を有する。

条件入力部２１は、ユーザから接続情報、ＰＩＵ（プラグインユニット）配置、基本ピン配置ルール、判定基準、プリント板配線の損失係数などの条件の入力を受け付ける。なお、ＰＩＵとはマザーボードに配置されたコネクタに差し込むプリント板である。ピン配置作成部２２は、コネクタのピンについて仮ピン配置の決定、仮ピン配置におけるピンの入れ替えを行う。

配線損失計算部２３は、コネクタの仮ピン配置、ＰＩＵ配置、接続情報から配線長を算出し、配線長を配線による信号の損失（以下、配線損失という）に換算する。雑音計算部２４は、コネクタの仮ピン配置、配線損失から各配線における雑音量を計算する。波形劣化量算出部２５は、各配線について波形品質を判断する指標として後述の波形劣化量を算出する。

判定部２６は、判定基準に対する波形劣化量の判定、仮ピン配置におけるピンの入れ替え効果の判定を行う。条件ＤＢ２７はユーザから入力された接続情報、ＰＩＵ配置、基本ピン配置ルール、判定基準などの条件を格納する。

（処理内容）
図２に示した本実施例のピン配置決定装置１は、例えば図３に示すフローチャートの手順に従って処理を行う。図３は本実施例のピン配置決定装置の処理手順を表した一例のフローチャートである。

ステップＳ１に進み、条件入力部２１はユーザから接続情報、ＰＩＵ配置、基本ピン配置ルール、判定基準、プリント板配線の損失係数などの条件の入力を受け付け、入力された条件を条件ＤＢ２７に格納させる。

ステップＳ２に進み、ピン配置作成部２２はコネクタのピンについて仮ピン配置の決定を行う。ステップＳ３に進み、配線損失計算部２３は、コネクタの仮ピン配置、ＰＩＵ配置、接続情報から配線長を算出し、配線長から配線損失を計算する。

ステップＳ４に進み、雑音計算部２４は、コネクタの仮ピン配置、配線損失から各配線における雑音量を計算する。ステップＳ５に進み、波形劣化量算出部２５は、各配線について波形品質を判断する指標としての波形劣化量を、配線損失及び雑音量から後述のように算出する。

ステップＳ６に進み、判定部２６は波形劣化量と判定基準とを比較して判定を行う。波形劣化量が判定基準を下回った（基準判定ＯＫ）場合、判定部２６は波形劣化量が許容できると判定し、現在の仮ピン配置を本ピン配置に決定する。

また、波形劣化量が判定基準を上回った（基準判定ＮＧ）場合、判定部２６は波形劣化量が許容できないと判定する。波形劣化量が判定基準を上回ると、ピン配置作成部２２はステップＳ７に進み、雑音量が最も少ないピンを入れ替え対象ピンとして抽出し、波形劣化量が判定基準を上回ったピンと入れ替える。ステップＳ８に進み、判定部２６は仮ピン配置におけるピンの入れ替え効果の判定を行う。

ピン入れ替え効果ありと判定されると、判定部２６はステップＳ６に戻る。ピン入れ替え効果なしと判定されると、ピン配置作成部２２はステップＳ９に進み、入れ替え対象ピンの変更を行ったあと、ステップＳ８に戻る。

（ステップＳ１の詳細）
ステップＳ１において、条件入力部２１はユーザから接続情報、ＰＩＵ配置、基本ピン配置ルール、判定基準、プリント板配線の損失係数などの各種条件を入力される。例えば条件入力部２１は接続情報としてＰＩＵ間の配線の接続情報を入力される。ＰＩＵ間の配線の接続情報としては一般的なネットリストが考えられる。

ネットリストを作成するツールとしては、一般的な設計ＣＡＤなどが考えられる。図４は接続情報により表されるＰＩＵ間の配線の一例のイメージ図である。図５は接続情報としてのネットリストを表した一例の構成図である。図５に示すネットリストは、ネット番号と、二つの接続端子情報とを含む。ネットリストに含まれる接続端子情報は、部品、端子及び入出力種別を含む。入出力種別は、各配線の伝送方向を特定するものである。

また、条件入力部２１はＰＩＵ配置としてマザーボードにおけるコネクタの配置を入力される。図６はＰＩＵ配置により表されるコネクタの配置の一例のイメージ図である。図７はＰＩＵ配置としての座標情報を表した一例の構成図である。図７に示すように、ＰＩＵ配置は例えばコネクタに設定した基準点の座標で表される。

また、条件入力部２１は、基本ピン配置ルールとして雑音を少なくするための基本的なルールを入力される。図８は、基本ピン配置ルールを入力させる画面の一例のイメージ図である。図８では基本ピン配置ルールとして「異なる配線グループの隣接あり／なし」をチェックボックスで選択させる。なお、配線グループを決定する項目は配線（信号）の伝送方向、接続素子（送受信素子）の品種、接続先ＰＩＵなどとする。

図９は基本ピン配置ルールとして「異なる配線グループの隣接あり／なし」を選択したときの一例のピン配置である。図９（Ａ）は「異なる配線グループの隣接あり」を選択したときのピン配置を表している。図９（Ｂ）は「異なる配線グループの隣接なし」を選択したときのピン配置を表している。例えば図９（Ａ）は異なる配線グループ同士が隣接している。また、図９（Ｂ）は異なる配線グループ同士が隣接していない。

また、条件入力部２１は、判定基準としてピン配置に対する合否の判定基準を図１０のように入力される。図１０は判定基準を入力させる画面の一例のイメージ図である。図１０では判定基準として配線損失及び雑音量の双方を考慮した波形劣化量に対する判定基準をダイアログボックスから入力させる。

なお、判定基準は送信素子の出力振幅（定格）及び受信素子の入力振幅（定格）から図１１に示すように自動算出することもできる。図１１は判定基準を自動算出する方法の一例を示す説明図である。図１１では、送信素子の出力振幅と受信素子の入力振幅との差分をデシベル（ｄＢ）計算で求め、波形劣化に許容できる量である判定基準とする。図１１に示した判定基準を自動算出する方法は、例えば以下の式（１）で表すことができる。

また、条件入力部２１は、プリント板配線の損失係数を図１２のように入力される。図１２はプリント板配線の損失係数を入力させる画面の一例のイメージ図である。プリント板配線の損失係数は、プリント板配線の配線長を配線による信号の損失に換算するためのものである。図１２のプリント板配線の損失係数は単位をｄＢ／ｍとしている。

（ステップＳ２の詳細）
ステップＳ２において、ピン配置作成部２２は入力された基本ピン配置ルールに従って仮ピン配置を決定する。このとき、ピン配置作成部２２は物理的な距離の大きいＰＩＵ同士の接続から順に、直線距離が短くなるように仮ピン配置を決定する。例えばピン配置作成部２２はコネクタのピンについて仮ピン配置を例えば図１３のフローチャートに示すように決定する。

図１３はステップＳ２の処理手順を表した一例のフローチャートである。ステップＳ１１に進み、ピン配置作成部２２は接続先ＰＩＵの認識を行う。ステップＳ１２に進み、ピン配置作成部２２はコネクタ間距離の認識を行う。ステップＳ１３に進み、ピン配置作成部２２は基本ピン配置ルールに従って出力ピンの配置を行う。また、ピン配置作成部２２はステップＳ１４に進み、基本ピン配置ルールに従って入力ピンの配置を行う。

図１４は接続先ＰＩＵの認識を行う処理の一例のイメージ図である。ピン配置作成部２２は入力された接続情報から該当コネクタが接続されるＰＩＵを認識する。例えば図１４の例では該当コネクタ（２）が接続される接続先コネクタ（３）から接続先ＰＩＵの認識を行う。

図１５はコネクタ間距離の認識を行う処理の一例のイメージ図である。ピン配置作成部２２は、入力された接続情報（例えばネットリスト）から認識した全ての接続先コネクタについて、図７の座標情報から該当コネクタ及び接続先コネクタに設定した基準点の座標を認識し、該当コネクタ及び接続先コネクタの基準点間の直線距離をコネクタ間距離として認識する。

図１６は出力ピンの配置を行う処理の一例のイメージ図である。ピン配置作成部２２はステップＳ１２で認識したコネクタ間距離の長いものから順に、出力ピンの仮ピン配置を行う。このとき、ピン配置作成部２２は接続先ＰＩＵのコネクタ（接続先コネクタ）の基準点に、最も直線距離が短い（最短距離）の該当コネクタの該当ピン（図１６中に示した◎のピン）に、該当する信号を割り当てる。

このとき、基本ピン配置ルールで異なる配線グループ（例えば信号の伝送方向）の隣接なしが選択されていた場合、ピン配置作成部２２は決定された仮ピン配置について隣接ピンの入出力種別の判定を実施する。ピン配置作成部２２は、該当ピン及び隣接ピンの入出力種別が異なる場合、該当ピンを候補から除外し、次の候補を同様の手法で検索する。

図１７は入力ピンの配置を行う処理の一例のイメージ図である。ピン配置作成部２２は出力ピンと同様、ステップＳ１２で認識したコネクタ間距離の長いものから順に、入力ピンの仮ピン配置を行う。図１７では出力ピン、入力ピンの他、異なる配線グループ（例えば信号の伝送方向）の隣接なしが選択されていた場合の配置禁止ピンを表している。

（ステップＳ３の詳細）
ステップＳ３において、配線損失計算部２３は仮ピン配置における各配線の配線長を算出し、配線長から配線損失を計算する。図１８は各配線の配線長を算出する処理の一例のイメージ図である。配線損失計算部２３は配線の折り曲げを直角かつ最小回数として配線長を算出する。配線損失計算部２３は算出した配線長と、条件として入力されたプリント板配線の損失係数とに基づき、以下の式（２）から配線の配線損失を計算する。なお、配線長の算出は、一般的に市販されている自動配線ツール等の機能を利用して行うこともできる。

配線損失（dB）＝配線長（m）×プリント板配線の損失係数（dB/m）…(2)

（ステップＳ４の詳細）
ステップＳ４において、雑音計算部２４は各配線の仮ピン配置、配線損失から該当コネクタで発生する雑音を計算する。なお、雑音計算部２４は該当コネクタで発生する雑音を既存の方法で計算すればよい。ここでは、該当コネクタで発生する雑音を計算する処理の一例を図１９に示す。

図１９は、雑音量を計算する処理の一例のイメージ図である。雑音計算部２４はコネクタ単体における雑音発生、配線損失による雑音源、雑音の減衰を表現するＤＢから該当条件における雑音を計算できる。例えば図１９に示す雑音量を計算する処理では、雑音源振幅の違い、配線長の違い、入出力種別の違いに基づき、雑音量を計算する。

表５１は各コネクタのピン位置におけるクロストーク量を表している。表５１において対象ネットとは雑音量を計算する該当ピンを表す。例えば「種別Ａ：１％」とは該当ピンに対して１％の雑音を与える入出力種別Ａのピンを表す。

雑音計算部２４は表５１について種別ごとに集計し、種別Ａ合計５％、種別Ｂ合計７％を得る。また、雑音計算部２４は種別Ａ合計５％及び種別Ｂ合計７％を、総クロストーク量を１００％としたときの占有率に換算し、種別Ａ占有率４２％、種別Ｂ占有率５８％を得る。

雑音計算部２４は雑音源振幅及び配線長について、占有率をもとに平均化を行い、それぞれを統合化する。そして、雑音計算部２４は統合化により簡略化したモデルによる波形シミュレーションで最終的な雑音量を求めることができる。

（ステップＳ５の詳細）
ステップＳ５において、波形劣化量算出部２５は各配線について波形品質を判断する指標として、配線損失及び雑音量の双方による波形劣化量を算出する。波形劣化量は配線損失に、雑音による劣化量を一般的な手法でｄＢ換算した数値を加算する式（３）により得ることができる。

波形劣化量（dB）＝配線損失（dB）＋雑音による劣化量（dB）…（3）

なお、雑音による劣化量を一般的な手法でｄＢ換算した数値は式（4）により得ることができる。式（4）は雑音があったときと無かったときの許容される波形劣化量の差分を求めることで実現している。式（4）における入力振幅及び出力振幅は、それぞれ受信素子の入力振幅及び送信素子の出力振幅である。

入力振幅（v）は式（5）により得ることができる。

図２０は波形劣化量を算出する処理の一例のイメージ図である。波形劣化量算出部２５は図２０に示すように、配線損失及び雑音量の双方による波形劣化量を加算することで算出する。

（ステップＳ６の詳細）
ステップＳ６において、判定部２６は算出した各配線の波形劣化量から最も波形劣化量が大きい配線を抽出し、条件ＤＢ２７に格納された判定基準と比較して判定を行う。算出した各配線の波形劣化量から最も波形劣化量が大きい配線を抽出する処理は例えば一般的なプログラムに用意されているＭＡＸ関数を用いることが考えられる。

判定部２６は波形劣化量が判定基準を下回った（基準判定ＯＫ）場合、波形劣化量が許容できると判定し、現在の仮ピン配置を本ピン配置に決定する。また、判定部２６は波形劣化量が判定基準を上回った（基準判定ＮＧ）場合、波形劣化量が許容できないと判定してステップＳ７に進む。

（ステップＳ７の詳細）
ステップＳ７において、ピン配置作成部２２はステップＳ６で判定基準を上回る波形劣化量であると判定された配線が含まれるＰＩＵについて、雑音量が最も少ないピンを入れ替え対象ピンとして抽出する。ピン配置作成部２２は抽出した入れ替え対象ピンを、波形劣化量が判定基準を上回ったピンと入れ替える。なお、ピン配置作成部２２はステップＳ６で判定基準を上回る波形劣化量であると判定された配線について、収容しているコネクタが複数あれば、それぞれのコネクタについてステップＳ７の処理を行う。

図２１はステップＳ７の処理前の一例のイメージ図である。図２２はステップＳ７の処理後の一例のイメージ図である。図２１では該当コネクタ６１のピン６６が配線６４により接続先コネクタ６２に接続されている。また、図２１では該当コネクタ６１のピン６７が配線６５により接続先コネクタ６３に接続されている。

ここでは配線６４が判定基準を上回る波形劣化量であると判定されたとする。ピン配置作成部２２は判定基準を上回る波形劣化量であると判定された配線６４が接続される該当コネクタ６１について、例えば雑音量が最も少ないピン６７を入れ替え対象ピンとして抽出する。そして、ピン配置作成部２２は抽出した入れ替え対象ピン６７を、波形劣化量が判定基準を上回ったピン６６と入れ替える。

ステップＳ７の処理後を示す図２２では、該当コネクタ６１のピン６６が配線６５により接続先コネクタ６３に接続されている。また、図２２では該当コネクタ６１のピン６７が配線６４により接続先コネクタ６２に接続されている。このように、ピン配置作成部２２は雑音量が最も少ないピンを、波形劣化量が判定基準を上回ったピンと入れ替える。

（ステップＳ８の詳細）
ステップＳ８において、判定部２６はコネクタのピンを入れ替えた双方の配線について波形劣化量を再度計算する。判定部は、ステップＳ６において抽出した最も波形劣化量が大きい配線の波形劣化量を、双方の波形劣化量が下回っていれば、入れ替え効果ありと判定し、ステップＳ６の処理に戻る。また、判定部は、ステップＳ６において抽出した最も波形劣化量が大きい配線の波形劣化量を、少なくとも一方の波形劣化量が上回っていれば入れ替え効果なしと判定し、ステップＳ９の処理に進む。

図２３はステップＳ８の処理を説明する為の一例の説明図である。図２３（Ａ）はピン配置作成部２２によるピンの入れ替え前の条件及び波形劣化量の計算結果を表す。ピンの入れ替え前、最も波形劣化量が大きい配線の波形劣化量は１２．９ｄＢであり、判定基準である１２．０ｄＢを上回っている。

図２３（Ｂ）はピン配置作成部２２によるピンの入れ替え後の条件及び波形劣化量の計算結果を表す。ピンの入れ替え後、最も波形劣化量が大きい配線の波形劣化量は１１．６ｄＢである。判定部２６はピンの入れ替え後の最も大きい波形劣化量１１．６ｄＢがピンの入れ替え前の最も大きい波形劣化量１２．９ｄＢを下回っているため、入れ替え効果ありと判定する。

（ステップＳ９の詳細）
ステップＳ９において、ピン配置作成部２２は現在の入れ替え対象ピンの次に雑音量が少ないピンを新たな入れ替え対象ピンとして抽出し、ステップＳ８の処理に戻る。

（シミュレーションによる判定）
上記した実施例において、ステップＳ６〜Ｓ９の判定は配線損失及び雑音量の双方を考慮した総合的な指標により行っている。これに対し、ステップＳ６〜Ｓ９の判定は、波形シミュレーションで行うことにより判定の精度を向上させることができる。また、波形シミュレーションで行う場合は、プリエンファシス、イコライザなど送受信素子の損失補償機能の効果も盛り込むことができるので、改善施策の自由度が向上する。

図２４はステップＳ６〜Ｓ９の判定を波形シミュレーションで行う処理の一例の説明図である。図２４の例では、モデル出力プログラム７１、雑音算出プログラム７２、ライブラリ７３を用いて波形シミュレーションに必要なデータ７４を作成して波形シミュレータ７５へ入力することで、入力ピンにおけるアイパターン７６を得ることができる。

アイパターン７６はマスク７７及び雑音７８により表される。マスク７７に雑音７８が重なっていないアイパターン７６は波形劣化量が許容できることを表している。また、マスク７７に雑音７８が重なっているアイパターン７６は波形劣化量が許容できないことを表している。

（仮ピン配置における複数ピンの入れ替え）
上記した実施例では、雑音量が最も少ないピンと、波形劣化量が判定基準を上回ったピンのうち波形劣化量が最大のピンとを入れ替え、仮ピン配置におけるピンの入れ替え効果の判定を行っている。これに対し、ステップＳ７の処理では、波形劣化量が判定基準を上回った全てのピンについて、雑音量が少ない同数のピンと入れ替えることにより、計算手続を削減し、時間を短縮することができる。

図２５は、波形劣化量が判定基準を上回った全てのピンについて、雑音量が少ない同数のピンと入れ替える処理の一例の説明図である。図２５は、順位が３位までのピンが判定基準を上回った例を表している。図２５の場合は、順位が３位までのピンについて、波形劣化量が判定基準を下回った同数のピン（例えば順位が下位３位までのピン）と入れ替えられる。

（他の処理内容）
図２６は、本実施例のピン配置決定装置の処理手順を表した他の例のフローチャートである。なお、図２６のフローチャートは図３のフローチャートと一部を除いて同様であるため、適宜説明を省略する。

図２６のフローチャートは、ユーザが決めた仮ピン配置を初期値とし、仮ピン配置の入れ替えによる波形劣化量の改善を実施できるようにしている。図２６のフローチャートは例えば類似のプリント板のピン配置を流用する場合に、時間短縮を可能とする。

ステップＳ２１に進み、条件入力部２１はユーザから接続情報、ＰＩＵ配置、基本ピン配置ルール、判定基準、プリント板配線の損失係数などの条件の他、仮ピン配置の入力を受け付け、入力された条件を条件ＤＢ２７に格納させる。なお、ステップＳ２２以降の処理は、図３のステップＳ３〜Ｓ９と同様であるため、説明を省略する。

（まとめ）
本実施例のピン配置決定装置１によれば、配線損失及び雑音量の双方を考慮した波形劣化量に対する判定基準を用いてコネクタのピン配置を決定することにより、ユーザの手戻りの発生を抑制できる。

本実施例によるピン配置決定方法はＷＥＢサービス等によっても実現可能である。本実施例によるピン配置決定プログラムはパッケージソフト，ダウンロード等によって提供可能である。本実施例によるピン配置決定プログラムはバッチファイル等によって実現されるものであってもよい。

本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１ ピン配置決定装置
１１ 入力装置
１２ 出力装置
１３ 記録媒体読取装置
１４ 補助記憶装置
１５ 主記憶装置
１６ 演算処理装置
１７ インターフェース装置
１８ 記録媒体
１９ バス
２１ 条件入力部
２２ ピン配置作成部
２３ 配線損失計算部
２４ 雑音計算部
２５ 波形劣化量算出部
２６ 判定部
２７ 条件ＤＢ
５１ 表
６１ 該当コネクタ
６２、６３ 接続先コネクタ
６４、６５ 配線
６６ ピン
６７ 入れ替え対象ピン
７１ モデル出力プログラム
７２ 雑音算出プログラム
７３、７４ ライブラリ
７５ 波形シミュレータ
７６ アイパターン
７７ マスク
７８ 雑音

Claims (10)

1. コンピュータを、
   プリント板のコネクタに接続された各配線における配線損失及び前記コネクタを通過する際に一のピンに接続された配線の信号に他のピンに接続された配線の信号からのクロストークにより重畳される各配線における雑音量から各配線の波形劣化量を算出する波形劣化量算出手段と、
   算出した各配線の波形劣化量と判定基準とを比較し、該波形劣化量が該判定基準を上回る配線を判定する判定手段と、
   前記判定基準を上回ると判定した配線が接続された前記コネクタの該当ピンを、前記波形劣化量が前記判定基準を下回ると判定されるように、雑音量が少ない前記コネクタの入れ替え対象ピンと入れ替えるピン配置入替手段と
   して機能させるためのピン配置決定プログラム。
2. 前記波形劣化量算出手段は、前記配線損失に、前記雑音量をデシベル（ｄＢ）換算した数値を加算することで前記波形劣化量を算出する
   請求項１に記載のピン配置決定プログラム。
3. 前記コンピュータを、更に、接続情報から各配線の配線長を算出し、該配線長と、前記プリント板の配線の損失係数とに基づき、各配線における配線損失を計算する配線損失計算手段と
   して機能させるための請求項２に記載のピン配置決定プログラム。
4. 前記コンピュータを、更に、前記コネクタを通過する際に一のピンに接続された配線の信号に他のピンに接続された配線の信号からのクロストークにより重畳される各配線における雑音量を計算する雑音計算部と
   して機能させるための請求項３に記載のピン配置決定プログラム。
5. 前記ピン配置入替手段は、前記判定手段が前記判定基準を上回ると判定した配線が接続された前記コネクタの該当ピンを、前記コネクタの入れ替え対象ピンと入れ替えて前記判定手段による判定を行う処理を、前記波形劣化量が前記判定基準を下回ると判定されるまで、前記コネクタの入れ替え対象ピンを雑音量が少ない順に変更しながら繰り返す
   請求項２乃至４何れか一項記載のピン配置決定プログラム。
6. 前記コンピュータを、更に、異なる配線グループの隣接あり／なしを選択した基本ピン配置ルールに従って前記コネクタの仮ピン配置を決定するピン配置作成手段と
   して機能させるための請求項２乃至５何れか一項記載のピン配置決定プログラム。
7. 前記配線グループは、配線（信号）の伝送方向、接続素子（送受信素子）の品種、接続先ＰＩＵの少なくとも一つにより決定される
   請求項６記載のピン配置決定プログラム。
8. 前記判定手段は、前記波形劣化量が前記判定基準を上回る配線を波形シミュレーションにより判定する請求項２乃至７何れか一項記載のピン配置決定プログラム。
9. コネクタのピン配置を決定するピン配置決定装置であって、
   プリント板のコネクタに接続された各配線における配線損失及び前記コネクタを通過する際に一のピンに接続された配線の信号に他のピンに接続された配線の信号からのクロストークにより重畳される各配線における雑音量から各配線の波形劣化量を算出する波形劣化量算出手段と、
   算出した各配線の波形劣化量と判定基準とを比較し、該波形劣化量が該判定基準を上回る配線を判定する判定手段と、
   前記判定基準を上回ると判定した配線が接続された前記コネクタの該当ピンを、前記波形劣化量が前記判定基準を下回ると判定されるように、雑音量が少ない前記コネクタの入れ替え対象ピンと入れ替えるピン配置入替手段と
   を有するピン配置決定装置。
10. コンピュータによって実行されるピン配置決定方法であって、
    前記コンピュータが、
    プリント板のコネクタに接続された各配線における配線損失及び前記コネクタを通過する際に一のピンに接続された配線の信号に他のピンに接続された配線の信号からのクロストークにより重畳される各配線における雑音量から各配線の波形劣化量を算出する波形劣化量算出ステップと、
    算出した各配線の波形劣化量と判定基準とを比較し、該波形劣化量が該判定基準を上回る配線を判定する判定ステップと、
    前記判定基準を上回ると判定した配線が接続された前記コネクタの該当ピンを、前記波形劣化量が前記判定基準を下回ると判定されるように、雑音量が少ない前記コネクタの入れ替え対象ピンと入れ替えるピン配置入替ステップと
    を実行するピン配置決定方法。