JPH05160263A - Ｌｓｉの外部端子の信号配置決定方法 - Google Patents
Ｌｓｉの外部端子の信号配置決定方法Info
- Publication number
- JPH05160263A JPH05160263A JP3321899A JP32189991A JPH05160263A JP H05160263 A JPH05160263 A JP H05160263A JP 3321899 A JP3321899 A JP 3321899A JP 32189991 A JP32189991 A JP 32189991A JP H05160263 A JPH05160263 A JP H05160263A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- terminals
- energy
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩの内部回路の信号端子に対する外部端
子位置を決めるＬＳＩの外部端子の配置位置決定方法で
ある。 【構成】 複数の外部端子毎にグランド端子を設定し
て、グランドグループを構成し、これを複数設けたＬＳ
Ｉ１の各外部端子の信号端子を決定する決定方法におい
て、該信号端子の外部端子の位置を設定する配置リスト
３０と、同時変化関係にある信号端子を格納したスイッ
チングリスト３１とから各グランドグループにおける同
時変化関係にある信号端子の数を算出してエネルギーを
算出し、乱数で選んだ任意の２つの信号端子の外部端子
位置を交換して、各グランドグループにおける同時変化
関係にある信号端子の数を算出してエネルギーを算出
し、交換前と交換後とのエネルギーからシミュレーティ
ドアニーリング法により交換の可否を決定して、信号端
子の外部端子位置を決定する。
子位置を決めるＬＳＩの外部端子の配置位置決定方法で
ある。 【構成】 複数の外部端子毎にグランド端子を設定し
て、グランドグループを構成し、これを複数設けたＬＳ
Ｉ１の各外部端子の信号端子を決定する決定方法におい
て、該信号端子の外部端子の位置を設定する配置リスト
３０と、同時変化関係にある信号端子を格納したスイッ
チングリスト３１とから各グランドグループにおける同
時変化関係にある信号端子の数を算出してエネルギーを
算出し、乱数で選んだ任意の２つの信号端子の外部端子
位置を交換して、各グランドグループにおける同時変化
関係にある信号端子の数を算出してエネルギーを算出
し、交換前と交換後とのエネルギーからシミュレーティ
ドアニーリング法により交換の可否を決定して、信号端
子の外部端子位置を決定する。
Description
【０００１】 〔目次〕 産業上の利用分野 従来の技術（図９乃至図１２） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 (a) 第１の実施例の説明（図２乃至図６） (b) 第２の実施例の説明（図７） (c) 第３の実施例の説明（図８） (d) 他の実施例の説明 発明の効果
【０００２】
【産業上の利用分野】本発明は、ＬＳＩの内部回路の信
号端子に対する外部端子位置を決定するＬＳＩの外部端
子の配置位置決定方法に関する。
号端子に対する外部端子位置を決定するＬＳＩの外部端
子の配置位置決定方法に関する。
【０００３】近年のＬＳＩの大規模化により、人手によ
るレイアウトは困難となり、ＡＳＩＣ等のＬＳＩの設計
自動化、特に自動レイアウトが、コンピュータを利用し
て行われている。
るレイアウトは困難となり、ＡＳＩＣ等のＬＳＩの設計
自動化、特に自動レイアウトが、コンピュータを利用し
て行われている。
【０００４】このゲートアレイ等のＬＳＩは、ＬＳＩ内
部のゲート端子（信号端子）の外部端子の位置を決定す
る必要がある。最近の回路技術の進歩に伴い、ＬＳＩの
システムクロックは、急速に向上し、４０メガヘルツ程
度になっており、回路設計者は、ノイズの対策をより慎
重に行わなければならない。
部のゲート端子（信号端子）の外部端子の位置を決定す
る必要がある。最近の回路技術の進歩に伴い、ＬＳＩの
システムクロックは、急速に向上し、４０メガヘルツ程
度になっており、回路設計者は、ノイズの対策をより慎
重に行わなければならない。
【０００５】特に、ＡＳＩＣで注目を浴びているＣＭＯ
Ｓでは、信号のＬＯＷ、ＨＩＧＨの変化時にのみ電流が
流れるようになっており、その際に起こる外部端子の同
時スイッチングノイズ対策は、ＡＳＩＣ設計者にとって
悩みの種である。
Ｓでは、信号のＬＯＷ、ＨＩＧＨの変化時にのみ電流が
流れるようになっており、その際に起こる外部端子の同
時スイッチングノイズ対策は、ＡＳＩＣ設計者にとって
悩みの種である。
【０００６】このため、ノイズをなるべく抑えながら、
設計者の意図も反映した信号配置を行うことが必要とな
る。
設計者の意図も反映した信号配置を行うことが必要とな
る。
【０００７】
【従来の技術】図９はＬＳＩの構成図、図１０はＬＳＩ
外部ピン配置図、図１１はＬＳＩチップのパット位置説
明図、図１２は従来技術の説明図である。
外部ピン配置図、図１１はＬＳＩチップのパット位置説
明図、図１２は従来技術の説明図である。
【０００８】図は２５６本のピンを持つＰＧＡ（ピング
リッドアレー）を示し、ＬＳＩチップ１は、図１１に示
すように、周囲に２５６個のパッド１０を持ち、パッケ
ージ基板２０には、図９のように、２５６本の外部ピン
２１が配置されている。
リッドアレー）を示し、ＬＳＩチップ１は、図１１に示
すように、周囲に２５６個のパッド１０を持ち、パッケ
ージ基板２０には、図９のように、２５６本の外部ピン
２１が配置されている。
【０００９】これらパッド１０と、ピン２１には、番号
が付られており、ボリイミド配線板２３の配線パターン
により、金バンプ２５とＴＡＢリード２４を介し同一の
番号のパッド１０とピン２１が接続される。
が付られており、ボリイミド配線板２３の配線パターン
により、金バンプ２５とＴＡＢリード２４を介し同一の
番号のパッド１０とピン２１が接続される。
【００１０】図９に示すように、ＬＳＩチップ１の上部
には、放熱のためのヒートシンク２７が設けられ、ＬＳ
Ｉチップ１の周囲は、キャップ２６により封止される。
このようなパッド１０とピン２１の外部端子では、図１
０、図１１に示すように、予め動作電圧印加端子ｖｄｄ
（＋５Ｖ）と、グランド端子ｖｓｓ（ＧＮＤ）との位置
は、決まっており、図１０では、中央の◎で示す１６本
のピンが、動作電圧印加端子ｖｄｄであり、その周囲の
●で示す２０本のピンが、グランド端子ｖｓｓである。
には、放熱のためのヒートシンク２７が設けられ、ＬＳ
Ｉチップ１の周囲は、キャップ２６により封止される。
このようなパッド１０とピン２１の外部端子では、図１
０、図１１に示すように、予め動作電圧印加端子ｖｄｄ
（＋５Ｖ）と、グランド端子ｖｓｓ（ＧＮＤ）との位置
は、決まっており、図１０では、中央の◎で示す１６本
のピンが、動作電圧印加端子ｖｄｄであり、その周囲の
●で示す２０本のピンが、グランド端子ｖｓｓである。
【００１１】一方、図１１では、２５６個のパッド１０
に対し、２０個のグランド端子ｖｓｓが均等に配置さ
れ、四隅を除き、動作電圧印加端子ｖｄｄが、グランド
端子ｖｓｓ間の中央に配置され、２０個のグランドグル
ープＧ０〜Ｇ１９を形成している。
に対し、２０個のグランド端子ｖｓｓが均等に配置さ
れ、四隅を除き、動作電圧印加端子ｖｄｄが、グランド
端子ｖｓｓ間の中央に配置され、２０個のグランドグル
ープＧ０〜Ｇ１９を形成している。
【００１２】このグランドグループ内では、これに属す
る外部端子（パッド１０）は、これに属するグランド端
子ｖｓｓを接地端子として利用した分割接地構成をと
り、ノイズ等の対策をとっている。
る外部端子（パッド１０）は、これに属するグランド端
子ｖｓｓを接地端子として利用した分割接地構成をと
り、ノイズ等の対策をとっている。
【００１３】このような外部端子１０では、動作電圧印
加端子ｖｄｄとグランド端子ｖｓｓを除き、ＬＳＩチッ
プ１内の入力端子（クロック端子、クリアー端子等を含
む）、出力端子、入出力端子の外部端子に割り当てる信
号端子の配置を決定する必要がある。
加端子ｖｄｄとグランド端子ｖｓｓを除き、ＬＳＩチッ
プ１内の入力端子（クロック端子、クリアー端子等を含
む）、出力端子、入出力端子の外部端子に割り当てる信
号端子の配置を決定する必要がある。
【００１４】例えば、図１２（Ａ）に示すように、内部
ゲートＧＴの入力端子Ｔ０〜Ｔ３、出力端子Ｔ４をどの
外部端子（パッド１０）に配置するかを決定し、図１２
（Ｂ）のように、各信号端子Ｓ１〜Ｓ１３を、外部端子
Ｐ１〜Ｐ１３に配置する。
ゲートＧＴの入力端子Ｔ０〜Ｔ３、出力端子Ｔ４をどの
外部端子（パッド１０）に配置するかを決定し、図１２
（Ｂ）のように、各信号端子Ｓ１〜Ｓ１３を、外部端子
Ｐ１〜Ｐ１３に配置する。
【００１５】このような配置位置決定は、従来設計者自
身が人手で決めており、次のような制約条件のもとで、
試行錯誤により行っていた。 データ線、アドレス線等のまとめて配置したいもの
は、まとめて配置する。
身が人手で決めており、次のような制約条件のもとで、
試行錯誤により行っていた。 データ線、アドレス線等のまとめて配置したいもの
は、まとめて配置する。
【００１６】クロック端子、非同期端子（プリセッ
ト、クリアー）は、ノイズの影響を受けると、誤動作す
るので、ノイズの影響の受けにくいグランド端子の隣に
配置する。
ト、クリアー）は、ノイズの影響を受けると、誤動作す
るので、ノイズの影響の受けにくいグランド端子の隣に
配置する。
【００１７】同時変化する端子を多数、同一グランド
グループに配置すると、同時変化時に、そのグランドグ
ループのグランド電位が上昇し、誤動作するので、でき
るだけ同時変化する端子を分散して配置する。
グループに配置すると、同時変化時に、そのグランドグ
ループのグランド電位が上昇し、誤動作するので、でき
るだけ同時変化する端子を分散して配置する。
【００１８】
【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。 人手で、試行により外部端子配置の組み合わせを行う
必要があり、組み合わせ数に限界があり、適当なところ
で妥協せざる得ない。
術では、次の問題があった。 人手で、試行により外部端子配置の組み合わせを行う
必要があり、組み合わせ数に限界があり、適当なところ
で妥協せざる得ない。
【００１９】システムクロックが高くなると、出力端
子の殆どが同時にスイッチングする可能性が大きくな
り、同時変化する端子の数が増え、人手による試行で
は、スイッチングノイズの小さい組み合わせを見つける
ことが困難である。
子の殆どが同時にスイッチングする可能性が大きくな
り、同時変化する端子の数が増え、人手による試行で
は、スイッチングノイズの小さい組み合わせを見つける
ことが困難である。
【００２０】従って、本発明は、スイッチングノイズの
少ない組み合わせを自動的に決定することができるＬＳ
Ｉの外部端子の信号配置決定方法を提供することを目的
とする。
少ない組み合わせを自動的に決定することができるＬＳ
Ｉの外部端子の信号配置決定方法を提供することを目的
とする。
【００２１】又、本発明は、外部制約条件を考慮しつ
つ、スイッチングノイズの少ない組み合わせを自動的に
決定することができるＬＳＩの外部端子の信号配置決定
方法を提供することを目的とする。
つ、スイッチングノイズの少ない組み合わせを自動的に
決定することができるＬＳＩの外部端子の信号配置決定
方法を提供することを目的とする。
【００２２】更に、ノイズによる影響を受けやすい端子
をできるだけ、グランド端子の隣に配置して、スイッチ
ングノイズの少ない組み合わせを自動的に決定すること
ができるＬＳＩの外部端子の信号配置決定方法を提供す
ることを目的とする。
をできるだけ、グランド端子の隣に配置して、スイッチ
ングノイズの少ない組み合わせを自動的に決定すること
ができるＬＳＩの外部端子の信号配置決定方法を提供す
ることを目的とする。
【００２３】
【課題を解決するための手段】図１は本発明の原理図で
ある。本発明の請求項１は、複数の外部端子毎にグラン
ド端子を設定して、グランドグループを構成し、該グラ
ンドグループを複数設けたＬＳＩ１の各外部端子の信号
端子を決定するＬＳＩの外部端子の信号配置決定方法に
おいて、該信号端子の外部端子の位置を設定する配置リ
スト３０と、同時変化関係にある信号端子を格納したス
イッチングリスト３１とを設け、該スイッチングリスト
３１と、該配置リスト３０から各グランドグループにお
ける同時変化関係にある信号端子の数を算出して、該同
時変化関係にある信号端子の数によるエネルギーを算出
し、乱数で選んだ任意の２つの信号端子の外部端子位置
を交換して、各グランドグループにおける同時変化関係
にある信号端子の数を算出して、該同時変化関係にある
信号端子の数によるエネルギーを算出し、交換前と交換
後とのエネルギーからシミュレーティドアニーリング法
により、交換の可否を決定して、信号端子の外部端子位
置を決定することを特徴とする。
ある。本発明の請求項１は、複数の外部端子毎にグラン
ド端子を設定して、グランドグループを構成し、該グラ
ンドグループを複数設けたＬＳＩ１の各外部端子の信号
端子を決定するＬＳＩの外部端子の信号配置決定方法に
おいて、該信号端子の外部端子の位置を設定する配置リ
スト３０と、同時変化関係にある信号端子を格納したス
イッチングリスト３１とを設け、該スイッチングリスト
３１と、該配置リスト３０から各グランドグループにお
ける同時変化関係にある信号端子の数を算出して、該同
時変化関係にある信号端子の数によるエネルギーを算出
し、乱数で選んだ任意の２つの信号端子の外部端子位置
を交換して、各グランドグループにおける同時変化関係
にある信号端子の数を算出して、該同時変化関係にある
信号端子の数によるエネルギーを算出し、交換前と交換
後とのエネルギーからシミュレーティドアニーリング法
により、交換の可否を決定して、信号端子の外部端子位
置を決定することを特徴とする。
【００２４】本発明の請求項２は、請求項１において、
前記エネルギーは、前記同時変化関係にある信号端子の
数と、前記同時変化関係にある信号端子の数の所定数を
越える数と、前記同時変化関係にある信号端子のグラン
ドグループの中央から見て左右の個数の差とによって算
出することを特徴とする。
前記エネルギーは、前記同時変化関係にある信号端子の
数と、前記同時変化関係にある信号端子の数の所定数を
越える数と、前記同時変化関係にある信号端子のグラン
ドグループの中央から見て左右の個数の差とによって算
出することを特徴とする。
【００２５】本発明の請求項３は、請求項１又は２にお
いて、まとまった位置に配置したい信号端子群毎のグル
ープリスト３２を設け、前記配置リスト３０と前記グル
ープリスト３２とから配置すべき位置に配置されていな
い信号端子数を算出し、前記エネルギー算出に前記配置
されていない信号端子数を加えることを特徴とする。
いて、まとまった位置に配置したい信号端子群毎のグル
ープリスト３２を設け、前記配置リスト３０と前記グル
ープリスト３２とから配置すべき位置に配置されていな
い信号端子数を算出し、前記エネルギー算出に前記配置
されていない信号端子数を加えることを特徴とする。
【００２６】本発明の請求項４は、請求項１又は２又は
３において、前記配置リスト３０に、前記信号端子をグ
ランド端子の隣に置くべきものかを示すフラグを設け、
前記配置リスト３０から前記グランド端子の隣に置くべ
き信号端子が、前記グランド端子の隣に置かれていない
数を求め、前記置かれていない数を前記エネルギー算出
に加えることを特徴とする。
３において、前記配置リスト３０に、前記信号端子をグ
ランド端子の隣に置くべきものかを示すフラグを設け、
前記配置リスト３０から前記グランド端子の隣に置くべ
き信号端子が、前記グランド端子の隣に置かれていない
数を求め、前記置かれていない数を前記エネルギー算出
に加えることを特徴とする。
【００２７】本発明の請求項５は、請求項４において、
前記配置リスト３０から前記グランド端子の隣に置くべ
き信号端子の反対側の隣に、入力端子が置かれていない
数を求め、前記入力端子が置かれていない数を前記エネ
ルギー算出に加えることを特徴とする。
前記配置リスト３０から前記グランド端子の隣に置くべ
き信号端子の反対側の隣に、入力端子が置かれていない
数を求め、前記入力端子が置かれていない数を前記エネ
ルギー算出に加えることを特徴とする。
【００２８】本発明の請求項６は、請求項１又は２又は
３又は４又は５において、前記信号端子から前記外部端
子までの配線長を算出し、前記エネルギー算出に加える
ことを特徴とする。
３又は４又は５において、前記信号端子から前記外部端
子までの配線長を算出し、前記エネルギー算出に加える
ことを特徴とする。
【００２９】本発明の請求項７は、請求項１又は２又は
３又は４又は５又は６において、前記シミュレーティン
グアニーリング法において、前記交換前のエネルギー
が、前記交換後のエネルギーより大きい時は、前記交換
を行うことを特徴とする。
３又は４又は５又は６において、前記シミュレーティン
グアニーリング法において、前記交換前のエネルギー
が、前記交換後のエネルギーより大きい時は、前記交換
を行うことを特徴とする。
【００３０】本発明の請求項８は、請求項７において、
前記シミュレーティングアニーリング法において、前記
交換前のエネルギーが、前記交換後のエネルギーより小
さい時は、前記交換後のエネルギーから前記交換前のエ
ネルギーを差し引いた差ΔＥが、ｅｘｐ（ΔＥ／Ｔ）≧
Ｒ（但し、Ｔは設定温度、Ｒは０から１までの乱数）で
ある時に、前記交換を行うことを特徴とする。
前記シミュレーティングアニーリング法において、前記
交換前のエネルギーが、前記交換後のエネルギーより小
さい時は、前記交換後のエネルギーから前記交換前のエ
ネルギーを差し引いた差ΔＥが、ｅｘｐ（ΔＥ／Ｔ）≧
Ｒ（但し、Ｔは設定温度、Ｒは０から１までの乱数）で
ある時に、前記交換を行うことを特徴とする。
【００３１】
【作用】計算機による自動設計におけるモジュール配置
改善処理として、シミュレーテッド・アニーリング法が
知られており（例えば、１９８３年５月１３日発行、雑
誌「ＳＣＩＥＮＣＥ」Ｖｏｌｕｍｅ２２０、Ｎｕｍｂｅ
ｒ４５９８、第６７１頁乃至第６８０頁、特開平１−２
７３１７９号公報、特開平２−１６２４５６号公報等参
照）、これは適当にモジュールの初期配置を定めて、２
個のモジュール対を定めて、その位置を交換した場合
と、交換しない場合との評価値を算出し、両者の関係が
ある評価条件を満足すれば、位置を交換し、このような
処理を前モジュールにわたって繰り返して、逐次配置位
置を改善するものである。
改善処理として、シミュレーテッド・アニーリング法が
知られており（例えば、１９８３年５月１３日発行、雑
誌「ＳＣＩＥＮＣＥ」Ｖｏｌｕｍｅ２２０、Ｎｕｍｂｅ
ｒ４５９８、第６７１頁乃至第６８０頁、特開平１−２
７３１７９号公報、特開平２−１６２４５６号公報等参
照）、これは適当にモジュールの初期配置を定めて、２
個のモジュール対を定めて、その位置を交換した場合
と、交換しない場合との評価値を算出し、両者の関係が
ある評価条件を満足すれば、位置を交換し、このような
処理を前モジュールにわたって繰り返して、逐次配置位
置を改善するものである。
【００３２】このような配置改善手法は、配線長を主に
問題としているが、これを改良すれば、計算機処理によ
り、スイッチングノイズの最小の組み合わせを見つける
ことができる。
問題としているが、これを改良すれば、計算機処理によ
り、スイッチングノイズの最小の組み合わせを見つける
ことができる。
【００３３】そこで、本発明の請求項１では、信号端子
の外部端子の位置を設定する配置リスト３０と、同時変
化関係にある信号端子を格納したスイッチングリスト３
１とを設け、該スイッチングリスト３１と、該配置リス
ト３０から各グランドグループにおける同時変化関係に
ある信号端子の数を算出して、該同時変化関係にある信
号端子にペナルティーを与え、該同時変化関係にある信
号端子の数によるエネルギーを算出し、乱数で選んだ任
意の２つの信号端子の外部端子位置を交換して、各グラ
ンドグループにおける同時変化関係にある信号端子の数
を算出して、該同時変化関係にある信号端子の数による
エネルギーを算出し、交換前と交換後とのエネルギーか
らシミュレーティドアニーリング法により、交換の可否
を判定して、スイッチングノイズの少ない組み合わせを
得るものである。
の外部端子の位置を設定する配置リスト３０と、同時変
化関係にある信号端子を格納したスイッチングリスト３
１とを設け、該スイッチングリスト３１と、該配置リス
ト３０から各グランドグループにおける同時変化関係に
ある信号端子の数を算出して、該同時変化関係にある信
号端子にペナルティーを与え、該同時変化関係にある信
号端子の数によるエネルギーを算出し、乱数で選んだ任
意の２つの信号端子の外部端子位置を交換して、各グラ
ンドグループにおける同時変化関係にある信号端子の数
を算出して、該同時変化関係にある信号端子の数による
エネルギーを算出し、交換前と交換後とのエネルギーか
らシミュレーティドアニーリング法により、交換の可否
を判定して、スイッチングノイズの少ない組み合わせを
得るものである。
【００３４】本発明の請求項２では、前記同時変化関係
にある信号端子の数の所定数を越えると、更にスイッチ
ングノイズが大きくなり、前記同時変化関係にある信号
端子のグランドグループの中央から見て左右の個数の差
があると、スイッチングノイズが大きくなるから、これ
らにペナルティーを与えるようにし、前記エネルギー
は、前記同時変化関係にある信号端子の数と、前記同時
変化関係にある信号端子の数の所定数を越える数と、前
記同時変化関係にある信号端子のグランドグループの中
央から見て左右の個数の差とによって算出するようにし
た。
にある信号端子の数の所定数を越えると、更にスイッチ
ングノイズが大きくなり、前記同時変化関係にある信号
端子のグランドグループの中央から見て左右の個数の差
があると、スイッチングノイズが大きくなるから、これ
らにペナルティーを与えるようにし、前記エネルギー
は、前記同時変化関係にある信号端子の数と、前記同時
変化関係にある信号端子の数の所定数を越える数と、前
記同時変化関係にある信号端子のグランドグループの中
央から見て左右の個数の差とによって算出するようにし
た。
【００３５】本発明の請求項３では、設計者の意図によ
り、まとまって配置したい信号端子群を考慮し、配置す
べき位置に配置されていない信号端子にペナルティーを
与え、まとまった位置に配置したい信号端子群毎のグル
ープリスト３２を設け、前記配置リスト３０と前記グル
ープリスト３２とから配置すべき位置に配置されていな
い信号端子数を算出し、前記エネルギー算出に前記配置
されていない信号端子数を加えるようにして、設計者の
意図を反映した配置を実現した。
り、まとまって配置したい信号端子群を考慮し、配置す
べき位置に配置されていない信号端子にペナルティーを
与え、まとまった位置に配置したい信号端子群毎のグル
ープリスト３２を設け、前記配置リスト３０と前記グル
ープリスト３２とから配置すべき位置に配置されていな
い信号端子数を算出し、前記エネルギー算出に前記配置
されていない信号端子数を加えるようにして、設計者の
意図を反映した配置を実現した。
【００３６】本発明の請求項４では、グランド端子の隣
に置くべきクロック端子等を考慮して、グランド端子の
隣に置くべき信号端子が、前記グランド端子の隣に置か
れていない場合にペナルティーを与え、前記配置リスト
３０に、前記信号端子をグランド端子の隣に置くべきも
のかを示すフラグを設け、前記位置リスト３０から前記
グランド端子の隣に置くべき信号端子が、前記グランド
端子の隣に置かれていない数を求め、前記置かれていな
い数を前記エネルギー算出に加えるようにして、グラン
ド端子の隣に置くべき信号端子ができるだけ隣に置ける
よう配置するようにした。
に置くべきクロック端子等を考慮して、グランド端子の
隣に置くべき信号端子が、前記グランド端子の隣に置か
れていない場合にペナルティーを与え、前記配置リスト
３０に、前記信号端子をグランド端子の隣に置くべきも
のかを示すフラグを設け、前記位置リスト３０から前記
グランド端子の隣に置くべき信号端子が、前記グランド
端子の隣に置かれていない数を求め、前記置かれていな
い数を前記エネルギー算出に加えるようにして、グラン
ド端子の隣に置くべき信号端子ができるだけ隣に置ける
よう配置するようにした。
【００３７】本発明の請求項５では、グランド端子の隣
に置くべき信号端子の反対側の隣には同時変化関係の少
ない入力端子を置くことが、ノイズ減少上好ましいた
め、前記配置リスト３０から前記グランド端子の隣に置
くべき信号端子の反対側の隣に、入力端子が置かれてい
ない数を求め、前記入力端子が置かれていない数を前記
エネルギー算出に加えるようにした。
に置くべき信号端子の反対側の隣には同時変化関係の少
ない入力端子を置くことが、ノイズ減少上好ましいた
め、前記配置リスト３０から前記グランド端子の隣に置
くべき信号端子の反対側の隣に、入力端子が置かれてい
ない数を求め、前記入力端子が置かれていない数を前記
エネルギー算出に加えるようにした。
【００３８】本発明の請求項６では、動作速度を維持す
るためには、配線長が短いことが望ましいため、前記信
号端子から前記外部端子までの配線長を算出し、前記エ
ネルギー算出に加えた。
るためには、配線長が短いことが望ましいため、前記信
号端子から前記外部端子までの配線長を算出し、前記エ
ネルギー算出に加えた。
【００３９】本発明の請求項７では、エネルギーがペナ
ルティーであるので、エネルギーが小さい方がペナルテ
ィーが小さく、より良い配置のため、前記シミュレーテ
ィングアニーリング法において、前記交換前のエネルギ
ーが、前記交換後のエネルギーより大きい時は、前記交
換を行うようにした。
ルティーであるので、エネルギーが小さい方がペナルテ
ィーが小さく、より良い配置のため、前記シミュレーテ
ィングアニーリング法において、前記交換前のエネルギ
ーが、前記交換後のエネルギーより大きい時は、前記交
換を行うようにした。
【００４０】本発明の請求項８では、交換前のエネルギ
ーが、前記交換後のエネルギーより小さい時に、絶対交
換しないと、ローカルオプティマム（部分的最適）に陥
るため、前記シミュレーティングアニーリング法におい
て、前記交換後のエネルギーが前記交換前のエネルギー
より大きくても、前記交換後のエネルギーから前記交換
前のエネルギーを差し引いた差ΔＥが、ｅｘｐ（ΔＥ／
Ｔ）≧Ｒ（但し、Ｔは設定温度、Ｒは０から１までの乱
数）である時に、前記交換を行うようにした。
ーが、前記交換後のエネルギーより小さい時に、絶対交
換しないと、ローカルオプティマム（部分的最適）に陥
るため、前記シミュレーティングアニーリング法におい
て、前記交換後のエネルギーが前記交換前のエネルギー
より大きくても、前記交換後のエネルギーから前記交換
前のエネルギーを差し引いた差ΔＥが、ｅｘｐ（ΔＥ／
Ｔ）≧Ｒ（但し、Ｔは設定温度、Ｒは０から１までの乱
数）である時に、前記交換を行うようにした。
【００４１】
【実施例】(a) 第１の実施例の説明 図２は本発明の一実施例システム構成図、図３、図４は
本発明の一実施例リスト構成図（その１）、（その２）
である。
本発明の一実施例リスト構成図（その１）、（その２）
である。
【００４２】尚、図９〜図１１のＬＳＩの構成例により
説明する。図２において、３はメモリであり、配置リス
ト３０、スイッチングリスト３１、グループリスト３
２、グランドリスト３３、隣接リスト３４、ワークエリ
ア３５を有するもの、４はコンピュータであり、メモリ
３の各種リスト３０〜３５を用いて、外部端子の信号配
置決定処理を行うものである。
説明する。図２において、３はメモリであり、配置リス
ト３０、スイッチングリスト３１、グループリスト３
２、グランドリスト３３、隣接リスト３４、ワークエリ
ア３５を有するもの、４はコンピュータであり、メモリ
３の各種リスト３０〜３５を用いて、外部端子の信号配
置決定処理を行うものである。
【００４３】図１０、図１１に示した例では、２５６本
の外部端子１０内、１６本は動作電圧印加端子ｖｄｄ
（＋５Ｖ）に、２０本はグランド端子ｖｓｓに使用する
ので、２２０本の外部端子の信号端子を決定する必要が
ある。
の外部端子１０内、１６本は動作電圧印加端子ｖｄｄ
（＋５Ｖ）に、２０本はグランド端子ｖｓｓに使用する
ので、２２０本の外部端子の信号端子を決定する必要が
ある。
【００４４】従って、配置リスト３０は、図３（Ａ）に
示すように、２２０本の信号端子にＳ０〜Ｓ２１９の端
子ＩＤを割り当て、その端子位置座標と、設定した外部
端子の配置位置（パッド位置ＩＤ、そのグランドグルー
プＩＤ）と、その信号端子のＩ／Ｏ（入力／出力）の種
類と、その信号端子をグランド端子の隣に置くべきかど
うかのフラグ（ＯＮで置くべきを示す）とのテーブルで
構成される。
示すように、２２０本の信号端子にＳ０〜Ｓ２１９の端
子ＩＤを割り当て、その端子位置座標と、設定した外部
端子の配置位置（パッド位置ＩＤ、そのグランドグルー
プＩＤ）と、その信号端子のＩ／Ｏ（入力／出力）の種
類と、その信号端子をグランド端子の隣に置くべきかど
うかのフラグ（ＯＮで置くべきを示す）とのテーブルで
構成される。
【００４５】スイッチングリスト３１は、図３（Ｂ）に
示すように、同時に変化（スイッチング）するグループ
ＳＷ０〜ＳＷｎ毎の信号端子のテーブルで構成される。
グループリスト３２は、図４（Ａ）に示すように、同じ
領域に置くべき信号端子群と、その領域を格納するもの
であり、同じ領域に置くべき信号端子群ＩＤＲ０〜Ｒｍ
に対する、各信号端子ＩＤと、領域（グランドグルー
プ）ＩＤとのテーブルである。
示すように、同時に変化（スイッチング）するグループ
ＳＷ０〜ＳＷｎ毎の信号端子のテーブルで構成される。
グループリスト３２は、図４（Ａ）に示すように、同じ
領域に置くべき信号端子群と、その領域を格納するもの
であり、同じ領域に置くべき信号端子群ＩＤＲ０〜Ｒｍ
に対する、各信号端子ＩＤと、領域（グランドグルー
プ）ＩＤとのテーブルである。
【００４６】グランドリスト３３は、図４（Ｂ）に示す
ように、各グランドグループＧ０〜Ｇ１９の中央より左
にある信号端子と、右にある信号端子とのテーブルであ
る。隣接リスト３４は、図８で後述するように、各グラ
ンド端子（パッド）の左右隣の位置の外部端子（パッ
ド）を格納する。
ように、各グランドグループＧ０〜Ｇ１９の中央より左
にある信号端子と、右にある信号端子とのテーブルであ
る。隣接リスト３４は、図８で後述するように、各グラ
ンド端子（パッド）の左右隣の位置の外部端子（パッ
ド）を格納する。
【００４７】これらは、図示しないキーボード等から入
力して、コンピュータ４が各種リストを作成する。図５
は本発明の一実施例処理フロー図、図６は本発明の第１
の実施例説明図である。
力して、コンピュータ４が各種リストを作成する。図５
は本発明の一実施例処理フロー図、図６は本発明の第１
の実施例説明図である。
【００４８】コンピュータ４は、配置リスト３０の外
部端子の配置位置をランダムに設定し、図３（Ａ）のよ
うな配置リスト３０を作成する。コンピュータ４は、図
６に示すように、スイッチングリスト３１の同時スイッ
チンググループの各信号端子を読出し、配置リスト３０
によりその信号端子に設定された外部端子のグランドグ
ループを求め、ワークエリア３５のグランドグループＧ
０〜Ｇ１９毎の、各スイッチンググループＳＷ０〜ＳＷ
ｎ毎のテーブルに、その信号端子を格納する。
部端子の配置位置をランダムに設定し、図３（Ａ）のよ
うな配置リスト３０を作成する。コンピュータ４は、図
６に示すように、スイッチングリスト３１の同時スイッ
チンググループの各信号端子を読出し、配置リスト３０
によりその信号端子に設定された外部端子のグランドグ
ループを求め、ワークエリア３５のグランドグループＧ
０〜Ｇ１９毎の、各スイッチンググループＳＷ０〜ＳＷ
ｎ毎のテーブルに、その信号端子を格納する。
【００４９】これをスイッチングリスト３１の各信号端
子について行い、図６のような各スイッチンググループ
における同時スイッチング関係にある信号端子のテーブ
ルを作成する。
子について行い、図６のような各スイッチンググループ
における同時スイッチング関係にある信号端子のテーブ
ルを作成する。
【００５０】コンピュータ４は、図６のテーブルから
各グランドグループＧｉ（ｉ＝０〜１９）における同時
変化関係にある信号端子数Ａｉと、その内個数が４個よ
りも大きい個数Ｂｉとを求め、更に図４（Ｂ）のグラン
ドリスト３３から同時変化関係にある信号端子に対し
て、中央で分けた時の左右の個数の差Ｃｉを求める。
各グランドグループＧｉ（ｉ＝０〜１９）における同時
変化関係にある信号端子数Ａｉと、その内個数が４個よ
りも大きい個数Ｂｉとを求め、更に図４（Ｂ）のグラン
ドリスト３３から同時変化関係にある信号端子に対し
て、中央で分けた時の左右の個数の差Ｃｉを求める。
【００５１】これらを、現配置におけるノイズに対する
ペナルティーとする。そして、設定温度Ｔを初期温度の
１００°とし、初期配置のエネルギーＥを下記(1) 式に
より算出する。
ペナルティーとする。そして、設定温度Ｔを初期温度の
１００°とし、初期配置のエネルギーＥを下記(1) 式に
より算出する。
【００５２】
【数１】
【００５３】但し、ａ、ｂ、ｃは、各々の係数である。 コンピュータ４は、乱数により任意の２つの信号端子
を選択し、その信号端子の外部端子配置位置を交換し
て、ステップと同様にして、(1) 式により交換後のエ
ネルギーＥ’を算出する。
を選択し、その信号端子の外部端子配置位置を交換し
て、ステップと同様にして、(1) 式により交換後のエ
ネルギーＥ’を算出する。
【００５４】コンピュータ４は、交換後のエネルギー
Ｅ’と交換前のエネルギーＥとの値ΔＥを、ΔＥ＝Ｅ’
−Ｅにより算出し、ΔＥが負かを判定する。 ΔＥが負なら、交換後のエネルギーＥ’が交換前のエ
ネルギーＥより小さい、即ちノイズに対するペナルティ
ーが小さいため、係る２つの信号端子の外部端子配置位
置を交換し、配置リスト３０と、図６のテーブルを書き
変えて、交換後のエネルギーＥ’を交換前のエネルギー
Ｅに更新し、ステップに進む。
Ｅ’と交換前のエネルギーＥとの値ΔＥを、ΔＥ＝Ｅ’
−Ｅにより算出し、ΔＥが負かを判定する。 ΔＥが負なら、交換後のエネルギーＥ’が交換前のエ
ネルギーＥより小さい、即ちノイズに対するペナルティ
ーが小さいため、係る２つの信号端子の外部端子配置位
置を交換し、配置リスト３０と、図６のテーブルを書き
変えて、交換後のエネルギーＥ’を交換前のエネルギー
Ｅに更新し、ステップに進む。
【００５５】ΔＥが負でないなら、交換後のエネルギ
ーＥ’が交換前のエネルギーＥより小さくない、即ちノ
イズに対するペナルティーが小さくないため、交換の必
要がないが、このようにすると、部分的最適（ローカル
・オプティマム）に陥るので、周知のように、ｅｘｐ
（ΔＥ／Ｔ）を算出し、０〜１までの乱数Ｒと、下記
(2) 式の関係を判定する。
ーＥ’が交換前のエネルギーＥより小さくない、即ちノ
イズに対するペナルティーが小さくないため、交換の必
要がないが、このようにすると、部分的最適（ローカル
・オプティマム）に陥るので、周知のように、ｅｘｐ
（ΔＥ／Ｔ）を算出し、０〜１までの乱数Ｒと、下記
(2) 式の関係を判定する。
【００５６】
【数２】
【００５７】(2) 式を満たすと、交換と判定して、ステ
ップの交換処理に進み、(2) 式を満たさないと、交換
せず、ステップに進む。 コンピュータ４は、所定の繰り返し条件（繰り返し回
数であり、例えば１００回）を満たしているかを判定
し、満たしていなければ、ステップに戻り、満たして
いれば、設定温度Ｔを、α・Ｔ（α＝０．９）に更新す
る。
ップの交換処理に進み、(2) 式を満たさないと、交換
せず、ステップに進む。 コンピュータ４は、所定の繰り返し条件（繰り返し回
数であり、例えば１００回）を満たしているかを判定
し、満たしていなければ、ステップに戻り、満たして
いれば、設定温度Ｔを、α・Ｔ（α＝０．９）に更新す
る。
【００５８】コンピュータ４は、設定温度Ｔが０．０
１以下になったかを判定し、０．０１以下でなければ、
ステップに戻り、０．０１以下なら終了する。このよ
うにして、１つのグランドグループ内に、同時変化関係
のある信号端子にペナルティーを付し、シミュレーショ
ン・アニーリング法により、交換可否を判定するので、
各グランドグループ内に、同時変化関係のある信号端子
数が最小の組み合わせの外部端子配置を決定できる。
１以下になったかを判定し、０．０１以下でなければ、
ステップに戻り、０．０１以下なら終了する。このよ
うにして、１つのグランドグループ内に、同時変化関係
のある信号端子にペナルティーを付し、シミュレーショ
ン・アニーリング法により、交換可否を判定するので、
各グランドグループ内に、同時変化関係のある信号端子
数が最小の組み合わせの外部端子配置を決定できる。
【００５９】又、１つのグランドグループ内に、同時変
化関係のある信号端子数が、所定数より大きい時は、更
にペナルティーを付すので、同時変化関係のある信号端
子数が、所定数以上とはならず、各グランドグループ内
に、同時変化関係のある信号端子数が最小の組み合わせ
の外部端子配置を決定でき、更に各グランドグループの
同時変化関係のある信号端子の中央から見た左右の個数
の差もペナルティーとしているので、同時変化関係の信
号端子を、中央の端子を境に左右均等に分散させた外部
端子配置を決定でき、１つのグランドグループに、同時
変化関係の信号端子があっても、ノイズの影響を最小と
することができる。
化関係のある信号端子数が、所定数より大きい時は、更
にペナルティーを付すので、同時変化関係のある信号端
子数が、所定数以上とはならず、各グランドグループ内
に、同時変化関係のある信号端子数が最小の組み合わせ
の外部端子配置を決定でき、更に各グランドグループの
同時変化関係のある信号端子の中央から見た左右の個数
の差もペナルティーとしているので、同時変化関係の信
号端子を、中央の端子を境に左右均等に分散させた外部
端子配置を決定でき、１つのグランドグループに、同時
変化関係の信号端子があっても、ノイズの影響を最小と
することができる。
【００６０】又、このような配置位置決定は、図１１の
パッド位置が決定していれば可能であり、図１０の外部
ピン配置や、図１２のＬＳＩチップ１のゲート座標（信
号端子座標）が決定していない段階で行うことができ
る。
パッド位置が決定していれば可能であり、図１０の外部
ピン配置や、図１２のＬＳＩチップ１のゲート座標（信
号端子座標）が決定していない段階で行うことができ
る。
【００６１】(b) 第２の実施例の説明 図７は本発明の第２の実施例説明図である。この実施例
のシステム構成は、図２〜図４で示したものと同一であ
り、処理フローも図５と同一である。
のシステム構成は、図２〜図４で示したものと同一であ
り、処理フローも図５と同一である。
【００６２】この実施例では、第１の実施例に加えて、
設計者が意図した同一領域に配置したい信号端子を考慮
して、外部端子配置を決定するものである。図５の処理
フローで説明すると、コンピュータ４は、グループリス
ト３２の同一領域に配置したい信号端子と、その配置す
べきグランドグループを取り出し、配置リスト３０の信
号端子の設定されたグランドグループと比較し、一致し
ていなければ、ワークエリア３５の各グランドグループ
毎の、置くべきグループに置かれていない数に加算す
る。
設計者が意図した同一領域に配置したい信号端子を考慮
して、外部端子配置を決定するものである。図５の処理
フローで説明すると、コンピュータ４は、グループリス
ト３２の同一領域に配置したい信号端子と、その配置す
べきグランドグループを取り出し、配置リスト３０の信
号端子の設定されたグランドグループと比較し、一致し
ていなければ、ワークエリア３５の各グランドグループ
毎の、置くべきグループに置かれていない数に加算す
る。
【００６３】これを、グループリスト３２の全ての信号
端子について実行し、各グランドグループＧｉにおける
そのグループに置かれていない個数Ｄｉを求める。そし
て、この個数をペナルティーとして、エネルギーＥ
（Ｅ’）を、下記(3)式により求める。
端子について実行し、各グランドグループＧｉにおける
そのグループに置かれていない個数Ｄｉを求める。そし
て、この個数をペナルティーとして、エネルギーＥ
（Ｅ’）を、下記(3)式により求める。
【００６４】
【数３】
【００６５】但し、ｄは定数である。その他の処理は、
第１の実施例と同様である。このように、配置すべきグ
ランドグループに、配置されていない信号端子数をペナ
ルティーとして、エネルギー算出に加えることにより、
信号端子を配置したいグループに配置しつつ、スイッチ
ングノイズの最小の外部端子配置を決定でき、オペコー
ド、アドレス、データ等をまとめて配置できる。
第１の実施例と同様である。このように、配置すべきグ
ランドグループに、配置されていない信号端子数をペナ
ルティーとして、エネルギー算出に加えることにより、
信号端子を配置したいグループに配置しつつ、スイッチ
ングノイズの最小の外部端子配置を決定でき、オペコー
ド、アドレス、データ等をまとめて配置できる。
【００６６】又、このような配置位置決定は、図１１の
パッド位置が決定していれば可能であり、図１０の外部
ピン配置や、図１２のＬＳＩチップ１のゲート座標（信
号端子座標）が決定していない段階で行うことができ
る。
パッド位置が決定していれば可能であり、図１０の外部
ピン配置や、図１２のＬＳＩチップ１のゲート座標（信
号端子座標）が決定していない段階で行うことができ
る。
【００６７】(c) 第３の実施例の説明 図８は本発明の第３の実施例説明図である。この実施例
のシステム構成は，図２〜図４で示したものと同一であ
り、処理フローも図５と同一である。
のシステム構成は，図２〜図４で示したものと同一であ
り、処理フローも図５と同一である。
【００６８】この実施例では、第１の実施例又は第２の
実施例に加えて、クロック端子、非同期端子（プロセッ
ト、クリアー）は、ノイズによる影響が大きいため、グ
ランド端子の隣に配置して、ノイズの影響を最小限とす
る必要があるため、これを考慮して、外部端子配置を決
定するものである。
実施例に加えて、クロック端子、非同期端子（プロセッ
ト、クリアー）は、ノイズによる影響が大きいため、グ
ランド端子の隣に配置して、ノイズの影響を最小限とす
る必要があるため、これを考慮して、外部端子配置を決
定するものである。
【００６９】図５の処理フローにより説明すると、コン
ピュータ４は、図８に示すように、配置リスト３０か
ら、グランド端子の隣に置くべきフラグがＯＮの信号端
子のパッド位置を取り出し、グランドパッド（端子）
と、その両隣の隣接パッドを格納した隣接リスト３４を
参照して、その信号端子が、グランド端子の隣にあるか
を判定し、隣になければ、ワークエリア３５のグランド
端子の隣に置いていない個数Ｆに「１」加算する。
ピュータ４は、図８に示すように、配置リスト３０か
ら、グランド端子の隣に置くべきフラグがＯＮの信号端
子のパッド位置を取り出し、グランドパッド（端子）
と、その両隣の隣接パッドを格納した隣接リスト３４を
参照して、その信号端子が、グランド端子の隣にあるか
を判定し、隣になければ、ワークエリア３５のグランド
端子の隣に置いていない個数Ｆに「１」加算する。
【００７０】同時に、その信号端子の設定パッド位置の
隣が、入力端子かを配置リスト３０より判定し、隣が入
力端子でなければ、ワークエリア３５の隣が入力端子で
ない個数Ｇに「１」加算する。
隣が、入力端子かを配置リスト３０より判定し、隣が入
力端子でなければ、ワークエリア３５の隣が入力端子で
ない個数Ｇに「１」加算する。
【００７１】これを、配置リスト３０のフラグがＯＮの
全ての信号端子について実行し、現配置における、グラ
ンド端子の隣に置くべき信号端子についてのグランド端
子の隣に置いていない個数Ｆ、隣が入力端子でない個数
Ｇを得る。
全ての信号端子について実行し、現配置における、グラ
ンド端子の隣に置くべき信号端子についてのグランド端
子の隣に置いていない個数Ｆ、隣が入力端子でない個数
Ｇを得る。
【００７２】そして、この個数をペナルティーとして、
エネルギーＥ（Ｅ’）を、第１の実施例と組み合わせる
時は、下記(4) 式により求める。
エネルギーＥ（Ｅ’）を、第１の実施例と組み合わせる
時は、下記(4) 式により求める。
【００７３】
【数４】
【００７４】但し、ｆ、ｇは定数である。その他の処理
は、第１の実施例と同様である。又、第２の実施例と組
み合わせる時は、エネルギーＥ（Ｅ’）を、下記(5) 式
により求める。
は、第１の実施例と同様である。又、第２の実施例と組
み合わせる時は、エネルギーＥ（Ｅ’）を、下記(5) 式
により求める。
【００７５】
【数５】
【００７６】このように、グランド端子の隣に置くべき
信号端子が，隣に置かれていない数をペナルティーとし
て、エネルギー算出に加えることにより、グランド端子
の隣に所定の信号端子を配置しつつ、スイッチングノイ
ズの最小の外部端子配置を決定でき、クロック端子、非
同期端子のノイズによる影響を最小とできる。
信号端子が，隣に置かれていない数をペナルティーとし
て、エネルギー算出に加えることにより、グランド端子
の隣に所定の信号端子を配置しつつ、スイッチングノイ
ズの最小の外部端子配置を決定でき、クロック端子、非
同期端子のノイズによる影響を最小とできる。
【００７７】又、グランド端子の隣に置くべき信号端子
について、隣が入力端子でない個数をペナルティーとし
て、エネルギー算出に加えることにより、かかる信号端
子の隣に入力端子を配置しつつ、スイッチングノイズの
最小の外部端子配置を決定でき、クリアー端子、非同期
端子のノイズによる影響をより最小とできる。
について、隣が入力端子でない個数をペナルティーとし
て、エネルギー算出に加えることにより、かかる信号端
子の隣に入力端子を配置しつつ、スイッチングノイズの
最小の外部端子配置を決定でき、クリアー端子、非同期
端子のノイズによる影響をより最小とできる。
【００７８】更に、このような配置位置決定は、図１１
のパッド位置が決定していれば可能であり、図１０の外
部ピン配置や、図１２のＬＳＩチップ１のゲート座標
（信号端子座標）が決定していない段階で行うことがで
きる。
のパッド位置が決定していれば可能であり、図１０の外
部ピン配置や、図１２のＬＳＩチップ１のゲート座標
（信号端子座標）が決定していない段階で行うことがで
きる。
【００７９】(d) 他の実施例の説明 上述の実施例の他に、本発明は、次のような変形が可能
である。 図１０に示したような外部端子位置が決定した段階で
は、周知の様に、配線長を考慮した外部端子配置を決定
でき、このためには、信号端子の座標が決定していない
ため、信号端子の座標を、ＬＳＩチップの中心にあると
して、各信号端子と設定された外部ピンとの仮想配線長
を算出し、この和Ｈに定数ｈを掛け、(1) 式又は(3) 式
又は(4) 式又は(5) 式に加えて、エネルギーＥ（Ｅ’）
を算出することにより、配線長も最小となるような、ス
イッチングノイズ最小の外部端子配置を決定できる。
である。 図１０に示したような外部端子位置が決定した段階で
は、周知の様に、配線長を考慮した外部端子配置を決定
でき、このためには、信号端子の座標が決定していない
ため、信号端子の座標を、ＬＳＩチップの中心にあると
して、各信号端子と設定された外部ピンとの仮想配線長
を算出し、この和Ｈに定数ｈを掛け、(1) 式又は(3) 式
又は(4) 式又は(5) 式に加えて、エネルギーＥ（Ｅ’）
を算出することにより、配線長も最小となるような、ス
イッチングノイズ最小の外部端子配置を決定できる。
【００８０】同様に、更に、図１２に示したように、
ＬＳＩチップ１の内部回路のゲート位置（信号端子座
標）が決定した段階では、信号端子の座標と外部ピンと
の座標とから仮想配線長を算出し、この和Ｊに定数ｊを
掛け、(1) 式又は(3) 式又は(4) 式又は(5) 式に加え
て、エネルギーＥ（Ｅ’）を算出することにより、配線
長も最小となるような、スイッチングノイズ最小の外部
端子配置を決定できる。
ＬＳＩチップ１の内部回路のゲート位置（信号端子座
標）が決定した段階では、信号端子の座標と外部ピンと
の座標とから仮想配線長を算出し、この和Ｊに定数ｊを
掛け、(1) 式又は(3) 式又は(4) 式又は(5) 式に加え
て、エネルギーＥ（Ｅ’）を算出することにより、配線
長も最小となるような、スイッチングノイズ最小の外部
端子配置を決定できる。
【００８１】以上、本発明を実施例により説明したが、
本発明の主旨の範囲内で種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の主旨の範囲内で種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
【００８２】
【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 配置リストと、スイッチングリストを作成し、同一グ
ランドグループ内の同時変化信号端子数にペナルティー
を与え、シミュレーティド・アニーリング法により配置
改善を行うため、自動的にスイッチングノイズが最小の
外部端子の信号配置の組み合わせを決定でき、人手によ
る複雑な作業を排除でき、しかも精度の高い組み合わせ
を得ることができる。
次の効果を奏する。 配置リストと、スイッチングリストを作成し、同一グ
ランドグループ内の同時変化信号端子数にペナルティー
を与え、シミュレーティド・アニーリング法により配置
改善を行うため、自動的にスイッチングノイズが最小の
外部端子の信号配置の組み合わせを決定でき、人手によ
る複雑な作業を排除でき、しかも精度の高い組み合わせ
を得ることができる。
【００８３】システムクロックが、高速化して、同時
変化関係にある信号端子が増加しても、自動的にスイッ
チングノイズが最小の外部端子の信号配置の組み合わせ
を決定でき、ＬＳＩの高速化をノイズを最小にして実現
できる。
変化関係にある信号端子が増加しても、自動的にスイッ
チングノイズが最小の外部端子の信号配置の組み合わせ
を決定でき、ＬＳＩの高速化をノイズを最小にして実現
できる。
【図１】本発明の原理図である。
【図２】本発明の一実施例システム構成図である。
【図３】本発明の一実施例リストの構成図（その１）で
ある。
ある。
【図４】本発明の一実施例リストの構成図（その２）で
ある。
ある。
【図５】本発明の一実施例処理フロー図である。
【図６】本発明の第１の実施例説明図である。
【図７】本発明の第２の実施例説明図である。
【図８】本発明の第３の実施例説明図である。
【図９】ＬＳＩの構成図である。
【図１０】ＬＳＩ外部ピン配置図である。
【図１１】ＬＳＩチップのパッド位置説明図である。
【図１２】従来技術の説明図である。
１ ＬＳＩチップ ３ メモリ ４ コンピュータ １０ パッド ２０ パッケージ基板 ２１ 外部ピン ３０ 配置リスト ３１ スイッチングリスト ３２ グループリスト ３３ グランドリスト ３４ 隣接リスト ３５ ワークエリア
Claims (8)
- 【請求項１】 複数の外部端子毎にグランド端子を設定
して、グランドグループを構成し、該グランドグループ
を複数設けたＬＳＩ（１）の各外部端子の信号端子を決
定するＬＳＩの外部端子の信号配置決定方法において、 該信号端子の外部端子の位置を設定する配置リスト（３
０）と、同時変化関係にある信号端子を格納したスイッ
チングリスト（３１）とを設け、 該スイッチングリスト（３１）と、該配置リスト（３
０）から各グランドグループにおける同時変化関係にあ
る信号端子の数を算出して、該同時変化関係にある信号
端子の数によるエネルギーを算出し、 乱数で選んだ任意の２つの信号端子の外部端子位置を交
換して、各グランドグループにおける同時変化関係にあ
る信号端子の数を算出して、該同時変化関係にある信号
端子の数によるエネルギーを算出し、 交換前と交換後とのエネルギーからシミュレーティドア
ニーリング法により、交換の可否を決定して、信号端子
の外部端子位置を決定することを特徴とするＬＳＩの外
部端子の信号配置決定方法。 - 【請求項２】 前記エネルギーは、前記同時変化関係に
ある信号端子の数と、前記同時変化関係にある信号端子
の数の所定数を越える数と、前記同時変化関係にある信
号端子のグランドグループの中央から見て左右の個数の
差とによって算出することを特徴とする請求項１のＬＳ
Ｉの外部端子の信号配置決定方法。 - 【請求項３】 まとまった位置に配置したい信号端子群
毎のグループリスト（３２）を設け、 前記配置リスト（３０）と前記グループリスト（３２）
とから配置すべき位置に配置されていない信号端子数を
算出し、前記配置されていない信号端子数を前記エネル
ギー算出に加えることを特徴とする請求項１又は２のＬ
ＳＩの外部端子の信号配置決定方法。 - 【請求項４】 前記配置リスト（３０）に、前記信号端
子をグランド端子の隣に置くべきものかを示すフラグを
設け、 前記配置リスト（３０）から前記グランド端子の隣に置
くべき信号端子が、前記グランド端子の隣に置かれてい
ない数を求め、前記置かれていない数を前記エネルギー
算出に加えることを特徴とする請求項１又は２又は３の
ＬＳＩの外部端子の信号配置位置決定方法。 - 【請求項５】 前記配置リスト（３０）から前記グラン
ド端子の隣に置くべき信号端子の反対側の隣に、入力端
子が置かれていない数を求め、前記入力端子が置かれて
いない数を前記エネルギー算出に加えることを特徴とす
る請求項４のＬＳＩの外部端子の信号配置位置決定方
法。 - 【請求項６】 前記信号端子から前記外部端子までの配
線長を算出し、前記エネルギー算出に加えることを特徴
とする請求項１又は２又は３又は４又は５のＬＳＩの外
部端子の配置位置決定方法。 - 【請求項７】 前記シミュレーティングアニーリング法
において、前記交換前のエネルギーが、前記交換後のエ
ネルギーより大きい時は、前記交換を行うことを特徴と
する請求項１又は２又は３又は４又は５又は６のＬＳＩ
の外部端子の信号配置決定方法。 - 【請求項８】 前記シミュレーティングアニーリング法
において、前記交換前のエネルギーが、前記交換後のエ
ネルギーより小さい時は、前記交換後のエネルギーから
前記交換前のエネルギーを差し引いた差ΔＥが、ｅｘｐ
（ΔＥ／Ｔ）≧Ｒ（但し、Ｔは設定温度、Ｒは０から１
までの乱数）である時に、前記交換を行うことを特徴と
する請求項７のＬＳＩの外部端子の信号配置決定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321899A JPH05160263A (ja) | 1991-12-05 | 1991-12-05 | Ｌｓｉの外部端子の信号配置決定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321899A JPH05160263A (ja) | 1991-12-05 | 1991-12-05 | Ｌｓｉの外部端子の信号配置決定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160263A true JPH05160263A (ja) | 1993-06-25 |
Family
ID=18137650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321899A Withdrawn JPH05160263A (ja) | 1991-12-05 | 1991-12-05 | Ｌｓｉの外部端子の信号配置決定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517736A (ja) * | 2004-10-29 | 2008-05-29 | ゼネラル・エレクトリック・カンパニイ | センサ素子の再構成可能なアレイのための最適化スイッチング構成 |
| JP2011210175A (ja) * | 2010-03-30 | 2011-10-20 | Fujitsu Ltd | ピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法 |
-
1991
- 1991-12-05 JP JP3321899A patent/JPH05160263A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517736A (ja) * | 2004-10-29 | 2008-05-29 | ゼネラル・エレクトリック・カンパニイ | センサ素子の再構成可能なアレイのための最適化スイッチング構成 |
| KR101222401B1 (ko) * | 2004-10-29 | 2013-01-16 | 제너럴 일렉트릭 캄파니 | 스위칭 구성 구현 방법 및 초음파 이미징 시스템 동작 방법 |
| JP2011210175A (ja) * | 2010-03-30 | 2011-10-20 | Fujitsu Ltd | ピン配置決定プログラム、ピン配置決定装置及びピン配置決定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180261590A1 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
| US7827016B1 (en) | Simulating circuits by distributed computing | |
| US10558772B1 (en) | Partitioning a system graph for circuit simulation to obtain an exact solution | |
| JP2001175702A (ja) | 回路設計方法 | |
| US20090276744A1 (en) | Operation timing verifying apparatus and program | |
| JPH05160263A (ja) | Ｌｓｉの外部端子の信号配置決定方法 | |
| Kubo et al. | Global routing by iterative improvements for two-layer ball grid array packages | |
| JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
| JP5161035B2 (ja) | 半導体集積回路の設計装置、設計方法およびプログラム | |
| JP2798048B2 (ja) | 半導体集積回路の自動配置方法 | |
| Loh et al. | VLSI Design Course with Commercial EDA Tools to Meet Industry Demand–From Logic Synthesis to Physical Design | |
| US6415404B1 (en) | Method of an apparatus for designing test facile semiconductor integrated circuit | |
| JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2821419B2 (ja) | 論理シミュレータ | |
| JP3964483B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JPH11238802A (ja) | 自動配置配線方法及び自動配置配線装置 | |
| JP3182272B2 (ja) | 半導体集積回路の論理回路の動作検証システム | |
| JP2940950B2 (ja) | 半導体検証装置 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| Hanchate et al. | Integrated gate and wire sizing at post layout level | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JPH0816634A (ja) | 遅延時間演算方法及び遅延時間演算装置 | |
| JPH0991336A (ja) | 回路シミュレーション方法 | |
| JPS62219300A (ja) | 半導体集積回路 | |
| JP2024141855A (ja) | パラメータセット生成方法、パラメータセット生成装置およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |