KR102603932B1 - 자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리 - Google Patents

자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리 Download PDF

Info

Publication number
KR102603932B1
KR102603932B1 KR1020187004632A KR20187004632A KR102603932B1 KR 102603932 B1 KR102603932 B1 KR 102603932B1 KR 1020187004632 A KR1020187004632 A KR 1020187004632A KR 20187004632 A KR20187004632 A KR 20187004632A KR 102603932 B1 KR102603932 B1 KR 102603932B1
Authority
KR
South Korea
Prior art keywords
repeater
matrix assembly
tester
repeater matrix
contacts
Prior art date
Application number
KR1020187004632A
Other languages
English (en)
Other versions
KR20180027594A (ko
Inventor
앨란 허시
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20180027594A publication Critical patent/KR20180027594A/ko
Application granted granted Critical
Publication of KR102603932B1 publication Critical patent/KR102603932B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

자동화된 테스트 시스템의 테스터 채널들을 교정하기 위한 장치 및 방법이 기술된다. 복수의 마이크로 전자 기계(MEM) 스위치를 포함하는 중계기 매트릭스 어셈블리는 테스트 채널의 직렬 로보 프로빙을 필요로하지 않고 복수의 테스터 채널을 분석기 교정 기기에 신속하게 연결하는데 사용될 수 있다. 중계기 매트릭스 어셈블리는 테스터 상의 인터페이스에 부착될 수 있는 인쇄 회로 기판상에 구성될 수 있다. 테스트 채널에 대한 교정 파라미터는 중계기 매트릭스 어셈블리를 통해 수신된 파형으로부터 계산될 수 있고, 중계기 매트릭스 어셈블리에 의해 도입된 파형 왜곡을 제거하도록 수정되었다. 중계기 매트릭스 어셈블리에서 왜곡을 보정하기 위한 파라미터는 미리 측정되어 교정이 수행될 때 사용하기 위해 저장될 수 있다.

Description

자동화된 테스트 장비 교정용 ＭＥＭ 중계기 어셈블리
이 기술은 자동화된 테스트 장비(ATE)의 테스트 채널을 교정하기 위한 방법 및 구조에 관한 것이다.
도 1을 참조하면, 종래의 ATE 시스템(100)(때때로 "테스터" 또는 "ATE"라고 함)은 테스터 인터페이스(131)를 형성하는 콘택트를 갖는 복수의 테스트 채널(도시되지 않음)을 구비한 자동화된 테스터(110)를 포함한다. 각각의 채널은 장치 인터페이스 보드(135)를 통해 피시험장치(150)상의 테스트 포인트에 연결될 수 있는 채널 콘택트에서 각각 신호를 생성 또는 측정한다.
테스터(110) 내에서, 테스트 신호는 기기에서 생성되거나 측정될 수 있다. 각 기기는, 각 기기가 테스터 인터페이스(131)에서 다수의 콘택트에 결합되도록 다수의 채널에 대한 신호를 처리할 수 있다. 종종, 각 기기에 대한 콘택트는 테스터 인터페이스(131)에서 서로 근접한다. 예를 들어, 전형적인 콘택트 밀도는 각각 약 1 제곱 인치이고, 64와 같이 다수의 콘택트를 갖는 다수의 영역을 수반한다.
일부 구현 예에서, 피시험장치(150)는 웨이퍼 또는 하나 이상의 패키징된 집적 회로일 수 있다. 예를 들어, ATE는 웨이퍼를 다이싱하고 디바이스를 패키징하기 전에 품질 보증을 위해 웨이퍼 상의 집적 회로 장치를 테스트하는데 사용될 수 있다.
집적 회로 장치는 일반적으로 웨이퍼 상에 대량으로 제조되고 고속(예를 들어, 10 Gb/s 이상의 데이터 속도)으로 동작될 수 있기 때문에, 자동화된 테스터(110)는 수백 또는 수천 개의 채널을 가질 수 있다. 각 채널 자체는 높은 타이밍 정확도와 높은 정확도로 측정 전압 또는 기타 매개 변수로 고속으로 작동해야 한다. 요구되는 정확도를 달성하기 위해, 각 채널은 수시로 교정되거나 검증된다.
종래의 교정 프로시저에서, 테스터 인터페이스(131)를 노출 시키도록 장치 인터페이스 보드(135)를 제거함으로써 교정이 달성될 수 있다. 장치 인터페이스 보드(135)는 쇼트 동축 케이블을 통해 신호 분석기에 연결된 단일 프로브를 갖는 로봇 어셈블리로 대체될 수 있다. 로봇은 교정 프로세스 동안 프로브를 한 채널에서 다른 채널로 이동할 수 있다. 이러한 동축 케이블을 통한 연결은 교정 측정에서 사용되는 기기에서 높은 신호 충실도를 제공하여 측정이 테스터 채널의 정확한 교정에 필요한 정확성을 가지는 것을 보장할 수 있다.
발명자는 자동화된 테스트 장비에 대한 종래의 교정 프로시저는 장비의 테스트 채널의 로봇 프로빙으로 인해 상당한 시간을 요구할 수 있음을 인식 및 인지해왔다. 이 상당한 시간은 부분적으로 테스트 채널의 직렬, 단일 채널의 한 번에 이루어지는 프로빙에 기인한다. 단일 채널의 한 번에 이루어지는 측정을 위해 로봇을 움직이는 데 필요한 시간은 테스터의 교정 프로세스에 필요한 시간의 33%를 차지할 수 있다. 본 발명자는 종래의 ATE 교정에 대해 이러한 양의 시간이 용인될 수 있었지만 테스트 채널의 수가 증가될 미래 세대의 ATE로는 그 시간이 증가할 것이라는 것을 인식하고 인지했다. 본 발명자는 ATE 테스트 채널의 로봇 프로빙의 필요성을 제거하고 ATE의 교정 및 검증이 수행될 수 있는 속도를 현저하게 증가시킬 수 있는 MEM 기반의 중계기 매트릭스 어셈블리를 고안했다.
일부 실시 예에 따라, 교정에 필요한 정확도를 제공하기 위해, MEMS 기반 중계기 매트릭스 어셈블리의 특성이 측정될 수 있다. MEMS 기반 중계기 매트릭스 어셈블리를 통해 분석기에 결합된 신호에 대한 측정은 측정된 특성을 기반으로 수학적으로 변경될 수 있다. 이 변경된 신호는 테스터 교정에 사용될 수 있다. 이러한 방식으로, 교정이 수행되는 속도를 증가시키면서, 교정 프로세스의 정확성이 유지될 수 있다.
일부 실시 예에 따라, 테스터 인터페이스에서 채널에 접촉하는 데 필요한 콘택트 밀도를 제공하기 위해, MEM 기반 중계기 매트릭스 어셈블리는 설치시에 테스트 헤드 상의 채널 콘택트에 인접한 표면상에 높은 콘택트 밀도의 국부적인 영역을 갖는다. 이러한 고밀도 콘택트는 테스트 헤드 상의 채널 콘택트와 정렬될 수 있다. 콘택트 밀도는 가용한 MEM 스위치 패키지 내의 스위치 밀도를 초과할 수 있다. 고밀도는 다수의 MEM 스위치 패키지를 높은 콘택트 밀도의 다수의 국부적인 영역 각각과 정렬시킴으로써 달성될 수 있다. MEM 스위치 패키지는 비대칭적으로 분포된 콘택트 패드를 가질 수 있어, MEM 스위치 패키지의 일부만이 고밀도 콘택트의 국부화 영역 위에 위치하여 이들 콘택트와 MEM 스위치 패키지 상의 콘택트 패드 사이를 연결하도록 한다. 일부 구현 예에서, 콘택트 밀도는 평방 인치 당 64개의 콘택트보다 클 수 있다.
자동화된 테스트 장비의 채널들을 교정하기 위한 장치 및 방법이 설명된다. 일부 실시 예에 따르면, 중계기 매트릭스 어셈블리는 직렬 방식으로 된 로봇 모션 및 채널의 프로빙을 요구하지 않고 복수의 테스터 채널에 연결하도록 구성된 복수의 마이크로 전자 기계(MEM) 중계기 스위치를 포함한다. 또한, 왜곡들이 측정된 파형들로부터 제거될 수 있도록, 상기 중계기 매트릭스 어셈블리를 통한 경로들에 의해 도입된 파형 왜곡들과 관련된 파라미터들을 계산하는 방법들이 설명된다. 일부 구현 예에서, 테스터 채널에 대한 교정 파라미터는 중계기 매트릭스 어셈블리를 통한 경로에 의해 도입된 왜곡을 제거한 후에 중계기 매트릭스 어셈블리를 통해 수신된 파형으로부터 계산될 수 있다.
일부 실시 예에 따르면, 복수의 테스터 채널을 교정하는 방법은 테스터에 중계기 매트릭스 어셈블리를 연결하는 단계를 포함할 수 있다. 중계기 매트릭스 어셈블리는 복수의 마이크로 전자 기계(MEM) 중계기를 포함할 수 있다. 상기 방법은 복수의 테스터 채널의 테스터 채널들을 중계기 매트릭스 어셈블리의 제1 출력 커넥터에 연속적으로 연결하기 위해 복수의 MEMS 중계기들 중 MEMS 중계기를 작동시키는 동작을 더 포함할 수 있다. MEM 중계기는 단극, 다중 쓰루 MEM 스위치를 포함할 수 있다. 매트릭스 어셈블리는 큰 팬-인(fan-in)을 제공하는 그러한 단극, 다중 쓰루 MEM 중계기의 층들로 구성될 수 있다. 예를 들어, 매트릭스의 다중 층들은 64개 이상의 입력 중 임의의 하나를 전환 가능하게 하나의 출력에 연결할 수 있다.
본 발명의 상술한 양태 및 다른 양태, 실시 예 및 특징은 첨부된 도면과 함께 하기의 설명으로부터 더욱 완전히 이해될 수 있다.
당업자는 본원에 설명된 도면이 단지 설명을 위한 것임을 이해할 것이다. 일부 경우들에서, 실시 예들의 이해를 용이하게 하기 위해, 실시 예들의 다양한 양태들이 과장되고, 간략화되고 및/또는 확대하여 도시될 수 있음을 이해해야 한다. 도면에서, 유사한 참조 문자는 일반적으로 다양한 도면 전반에 걸쳐 유사한 특징, 기능적으로 유사 및/또는 구조적으로 유사한 엘리먼트를 가리킨다. 도면은 반드시 축척된 것이 아니며, 대신에 교시의 원리를 설명할 때 강조되었다. 도면은 어떤 식 으로든 본 발명의 교시의 범위를 제한할 것을 의도하지 않는다.
도 1은 일부 실시 예에 따른 자동화된 테스트 장비와 관련된 컴포넌트를 나타내는 블록도이다.
도 2a는 일부 실시 예에 따른 중계기 매트릭스 어셈블리를 도시한다.
도 2b는 일부 실시 예에 따른 중계기 매트릭스 모듈을 도시한다.
도 3은 일부 실시 예에 따른 중계기 매트릭스 모듈의 쓰루 채널 연결을 도시한다.
도 4는 일부 실시 예에 따른 ATE의 테스트 채널을 교정하기 위한 셋업을 도시한다.
도 5a 및 5b는 중계기 매트릭스 어셈블리의 사용과 관련된 시간 도메인 신호를 도시한다.
도 6a는 일부 실시 예에 따른 중계기 매트릭스 어셈블리의 쓰루 채널에 대한 순방향으로의 특징 파라미터를 판정하기 위해 사용될 수 있는 산란 매트릭스 모델을 나타낸다.
도 6b는 일부 실시 예에 따른 중계기 매트릭스 어셈블리의 쓰루 채널에 대한 역방향으로의 특징 파라미터를 판정하는데 사용될 수 있는 산란 매트릭스 모델을 나타낸다.
도 7a는 일부 실시 예에 따른 중계기 매트릭스 어셈블리의 쓰루 채널과 관련된 TDR 및 TDT 파형을 도시한다.
도 7b는 일부 실시 예에 따른 중계기 매트릭스 어셈블리를 통한 경로의 주파수 종속 순방향 산란 파라미터 및 계산된 역함수를 나타낸다.
도 7c는 일부 실시 예에 따른 테스트 채널에 대해 측정 및 보정된 신호를 나타낸다.
도 8은 일부 실시 예에 따른 ATE의 테스트 채널을 교정하는 방법을 도시한다.
도 9는 일부 실시 예에 따른 데이터 처리 및 기기 제어 시스템의 예를 도시한다.
실시 예들의 특징 및 이점은 도면과 관련하여 후술되는 상세한 설명으로부터 더욱 명백해질 것이다.
발명자는 자동화된 테스트 장비의 채널들(또한 "테스터 채널들"이라고도 함)에 대한 교정 및 검증 시간이 종래의 로봇 프로브 대신에 마이크로 전자 기계(MEM) 중계기 매트릭스 어셈블리를 사용함으로써 감소될 수 있음을 인식하고 이해하였다. 중계기 매트릭스 어셈블리로의 입력은 테스터 채널에 연결될 수 있다. 중계기 매트릭스 어셈블리 내의 중계기를 스위칭함으로써, 선택된 테스터 채널로부터의 신호는 분석 툴로 신속하게 스위칭될 수 있다. 다수의 테스터 채널에 대한 연결은 중계기 매트릭스 어셈블리의 로봇 모션을 요구하지 않고 이루어질 수 있다.
지금까지, 중계기 매트릭스가 신호 왜곡을 유발하여 테스터 교정 또는 검증에 요구되는 정확성을 배제하기 때문에 MEMs 기반 중계기 어셈블리는 테스터 채널을 교정하는 데 필요한 다수의 정확한 측정에 사용되지 못했다. 또한, 종래의 설계는 국부적인 고 콘택트 밀도의 영역과 테스터 인터페이스상의 테스터 채널을 접촉시키는데 요구되는 단일 패키지에서의 중계기 콘택트의 밀도를 달성할 수 없다. 그러나 테스터 인터페이스에서 채널에 연결하기에 충분한 국부적으로 고 콘택트 밀도를 달성하는 MEM 기반 중계기 매트릭스용 보드 레이아웃이 여기에 설명되어 있다. 중계기 매트릭스 어셈블리를 통해 신호를 보정 도구에 결합할 때 유도되는 왜곡이 신호에서 제거되어 정확한 교정이 가능하도록 MEM 기반 중계기 매트릭스를 교정하는 기술도 설명된다.
일부 실시 예에서, 중계기 매트릭스 어셈블리는 테스터(110)(도 1)에 장착되어 중계기 매트릭스 어셈블리상의 입력이 테스터 인터페이스(131)에서 노출된 테스터 채널에 전기적으로 연결될 수 있도록 한다. 일부 실시 예에서, 중계기 매트릭스 어셈블리는 교정 프로시저 동안 장치 인터페이스 보드(135)(DIB) 대신에 장착될 수 있다. 중계기 매트릭스 어셈블리는 테스터 인터페이스(131)에 직접 연결될 수 있거나 하나 이상의 변환기, 인터포저 또는 다른 컴포넌트를 통해 결합될 수 있다. 이러한 연결은 장치 인터페이스 보드를 테스트 시스템에 연결하기 위한 당 업계에 공지된 컴포넌트 또는 임의의 다른 적절한 컴포넌트를 사용하여 이루어질 수 있다. 다른 실시 예에서, 중계기 매트릭스 어셈블리는 장치 인터페이스 보드를 통해 테스터 채널에 연결하며 장치 인터페이스 보드(135)의 상부에 장착될 수 있다. 따라서, 중계기 매트릭스 어셈블리의 입력이 테스터 채널에 연결되는 특정 메커니즘은 본 발명을 제한하지 않는다는 것을 이해해야 한다.
테스터 인터페이스(131)는 보드 상에 분포된 복수의 전기적 테스트 채널 콘택트(예를 들어, 패드 또는 핀)를 갖는 평탄한 회로 보드를 포함할 수 있다. 이러한 콘택트는 테스터(110)의 복수의 테스트 채널에 대한 연결을 제공할 수 있다. 테스터 인터페이스(131) 상에 수백 또는 수천 개의 테스터 채널 콘택트가 있을 수 있고, 콘택트는 국부적으로 높은 콘택트 밀도를 갖는 영역에 배치될 수 있다. 콘택트는 임의의 적절한 패턴으로 테스터 인터페이스 상에 분포될 수 있다. 일부 실시 예에서, 국부적으로 높은 콘택트 밀도를 갖는 이들 영역에서의 테스터 채널 콘택트의 밀도는 평방 인치당 32개의 콘택트보다 클 수 있다. 일부 구현 예에서, 콘택트 밀도는 평방 인치 당 64개의 콘택트보다 클 수 있다. 일부 구현 예에서, 콘택트 밀도는 평방 인치 당 128개의 콘택트와 같이 평방 인치당 120개의 콘택트보다 클 수 있다.
도 2a는 테스터 채널들을 교정하기위한 중계기 매트릭스 어셈블리(200)를 도시한다. 테스터 수명 기간 중 수시로, 테스터 채널을 교정하여 그것들이 원하는 사양을 충족시키거나 테스터가 해당 사양을 충족하는지 확인할 필요가 있다. 교정 프로시저 동안, 도 2a에 도시된 중계기 매트릭스 어셈블리(200)는 테스터 인터페이스(131)에 연결될 수 있고, 교정 프로시저는 ATE의 각 테스트 채널에 대해 실행된다.
일부 실시 예에 따르면, 중계기 매트릭스 어셈블리(200)는 인쇄 회로 기판(201)을 포함할 수 있다. 일부 실시 예에서, PCB(201)는 테스터(110)의 테스트 헤드에 고정되도록 구성된다. 예를 들어, 인쇄 회로 기판은 보드(201) 및 어셈블리를 테스트 헤드에 고정시키기 위해 홀(202), 또는 일부 다른 고정 피처를 포함할 수 있다.
중계기 매트릭스 어셈블리(200)는 보드(201) 상에 배치된 복수의 중계기 모듈(210)을 더 포함할 수 있다. 중계기 모듈(210)은 각각 복수의 MEM 기반 중계기(230)를 포함할 수 있다. 중계기 각각은 제어 신호에 의해 독립적으로 활성화되어 하나 이상의 출력 중 임의의 하나에 중계기 모듈의 다중 입력 중 임의의 하나를 연결할 수 있다. 예시된 실시 예에서, 각각의 모듈이 단극, 멀티 쓰로(multi-throw) 스위치를 구현하도록 하나의 출력이 있을 수 있다. 일부 실시 예에 따르면, MEM 중계기의 각각이 6개의 입력 중 임의의 하나를 단일 출력으로 스위칭할 수 있도록 6개의 입력 및 1개의 출력이 있을 수 있다.
도 3에 더 상세히 도시된 바와 같이, 중계기(230)는 계층 내의 한 레벨에서의 중계기의 출력이 계층의 상위 레벨에서의 중계기의 입력에 연결될 수 있도록 계층 구조에 연결된다. 계층 구조의 최상위 레벨에서 중계기의 출력은 도 2에 도시된 바와 같이 출력 커넥터(250)에 연결될 수 있다. 출력 커넥터의 예는 SMA 커넥터이다. 일부 실시 예에 따르면, 중계기 매트릭스 모듈(210)은 또한 계층적으로 구성될 수 있어서, 계층에서의 한 레벨에서의 2개 이상의 중계기 매트릭스 모듈의 출력이 계층의 상위 또는 최상위 레벨에서 중계기 매트릭스 모듈의 입력에 연결하도록 한다. 계층 구조의 최상위 레벨에서의 출력 또는 중계기 모듈은 출력 커넥터(250)에 연결할 수 있다.
일부 실시 예에서, 하나 이상의 출력 커넥터(250)가 있을 수 있다. 이러한 구성은 중계기 매트릭스의 중계기 스위치가 활성화되어 중계기 매트릭스를 통한 다중 경로를 형성할 수 있게 한다. 테스터의 교정 동안, 이들 경로 중 하나 이상은, 하나 이상의 신호들이 테스터를 교정 기기에 연결하기 위해 중계기 스위치 매트릭스를 통해 결합될 수 있도록 한 번에 구축될 수 있다. 다중 경로는 테스터의 다중 채널이 동시에 교정될 수 있게 할 수 있거나 교정 기기로부터의 자극 신호를 테스터에 인가되도록 할 수 있고 및/또는 테스터로부터의 다중 신호가 교정 기기에 인가되어 이들 신호가 비교될 수 있도록 할 수 있다. 따라서, 간략화를 위해 중계기 매트릭스를 통과하는 하나의 경로가 도시될 수 있지만, 하나 이상의 경로가 있을 수 있음을 이해해야 한다.
다시 도 2a를 참조하면, 중계기 모듈(210)은 제어 신호 라인(212)에 의해 통신 포트(202)에 전기적으로 연결될 수 있다. 일부 실시 예에 따르면, 다른 유형의 통신 포트(유선 또는 무선)가 사용될 수 있지만, 통신 포트는 USB 포트를 포함할 수 있다. 중계기 모듈은 제어 신호 라인(212)을 통해 교정 루틴을 실행하는 컴퓨터와 같은 외부 소스로부터의 스위칭 제어 신호를 수신할 수 있다. 스위칭 제어 신호는 하나 이상의 중계기 모듈 내의 MEM 중계기를 활성화시켜 중계기 매트릭스를 통한 복수의 가능한 경로 중 하나의 경로를 선택하도록 할 수 있다.
일부 구현 예에서, 중계기 매트릭스 어셈블리(200)는 중계기 매트릭스 모듈(210)로의 스위칭 제어 신호의 분배를 돕는 온보드 신호 처리 또는 스위칭 로직(260)을 포함할 수 있다. 일부 실시 예에서, 스위칭 로직(260)은 디멀티플렉서 또는 마이크로컨트롤러를 포함할 수 있다. 일부 구현 예에서, 스위칭 로직(260)은 ASIC 또는 FPGA를 포함할 수 있다. 일부 실시 예에서, 각각의 중계기 매트릭스 모듈(210)에 추가적인 스위칭 로직이 있을 수 있다. 일부 구현 예에서, 스위칭 로직(260)은 다른 중계기 매트릭스 모듈(210)을 포함할 수 있다.
중계기 매트릭스 어셈블리의 뒷면에는 복수의 입력 콘택트(예를 들어, 패드 또는 핀(미도시))가 있을 수 있다. 이들 입력 콘택트는 계층 구조의 최하위 레벨에서 중계기 모듈(210)의 입력에 연결할 수 있다. 일부 실시 예에서, 테스터 인터페이스(131)에서 테스터 채널 콘택트들의 분포와 물리적으로 일치하는 패턴으로 배열된 다수의 입력 콘택트들이 있을 수 있다. 그러한 실시 예에서, 중계기 매트릭스 어셈블리(200)는 테스터 인터페이스에 기밀하게 부착될 수 있고, 테스터 헤드상의 테스터 채널 콘택트 각각에 대해 중계기 매트릭스 어셈블리(200)의 입력 콘택트를 통해 전기 연결이 이루어질 수 있다.
도 2b는 일부 실시 예에 따라 중계기 매트릭스 모듈(210)을 보다 상세히 도시한다. 각각의 중계기 모듈(210)은 복수의 MEM 중계기(230) 및 PCB(205) 상에 배치된 수동 엘리먼트(220)를 포함할 수 있다. 회로 기판(205)은 중계기 모듈(210)을 중계기 매트릭스 어셈블리(200)내에 고정시키기 위한 홀(215) 또는 다른 고정 피처(예를 들면, 땜납 패드)를 포함할 수 있다. 일부 실시 예에서, 회로 기판(205)은 10Gb/s보다 큰 데이터 전송 속도를 지원할 수 있는 다중 레벨, 고속 PCB를 포함한다. 고속 PCB의 예로는 캘리포니아 산타 아나의 Panasonic PCB Materials에서 구입가능한 Megtron 6 PCB가 있다.
MEM 중계기(230)는 하나 이상의 입력 핀을 각 MEM 기반 중계기 내의 하나 이상의 출력 핀에 연결하도록 구성된 미세 제작된 전기 기계 액추에이터를 포함할 수 있다. 예를 들어, 각각의 중계기는 중계기의 어느 입력 핀이 어느 출력 핀에 전기적으로 연결할 것인지를 판정하는 스위칭 제어 신호를 수신하도록 구성될 수 있다. 일부 실시 예에 따르면, MEM 기반 중계기의 입력 및 출력 핀(240)은 도 2b의 도면에 도시된 바와 같이 중계기(230) 주위에 분포될 수 있다.
중계기 매트릭스 어셈블리(200)에서 사용되는 MEM 중계기(230)상의 임의의 적절한 수의 입력 및 출력 핀이 있을 수 있다. 일부 구현 예에서, 각각의 MEM 중계기에는 2개 이상의 입력 핀 및 2개 이상의 출력 핀이 있을 수 있다. 일부 실시 예에 따르면, MEM 중계기(230)는 6개의 입력 핀 및 하나의 출력 핀을 포함할 수 있다. 또한, 적어도 하나의 스위칭 제어 신호를 수신하기 위해 적어도 하나의 제어 신호 라인(212)에 전기적으로 결합되는 MEMS 중계기용 적어도 하나의 제어 입력 핀이 있을 수 있다. 일부 구현 예에서, 각각의 중계기 모듈(210)은 MEM 중계기(230)를 잠재적으로 손상시킬 수 있는 정전기 방전으로부터 MEM 스위치를 보호하기 위해 도전성 차폐물로 덮일 수 있다. 도전성 차폐물은 대안적으로 또는 추가적으로 MEMS 중계기를 PCB(200)에 연결하도록 사용되는 금 본드 와이어를 보호하고, 이는 직경이 약 0.001 인치일 수 있다.
중계기 모듈(210)상의 수동 소자들(220)은 스위칭 속도를 향상시키기 위해 MEM 중계기들로부터 전하를 배출하는데 사용되는 레지스터를 포함할 수 있다. 나중에 폐했을 때 중계기를 손상시킬 수 있는 플로팅 중계기 인터커넥트 라인 상의 현저한 전압을 발달시키고 소스 누설 전류를 생성할 수 있는 90V 신호가 있기 때문에, 레지스터는 모든 라인을 0V로 방전하는 것을 도울 수 있다. 일부 실시 예에 따르면, MEM 중계기(230)는(예를 들어, 게이트 노드로부터) 중계기의 용량 성 스위칭 노드로부터 전하를 배출하도록 배열된 레지스터(220)를 갖는 회로에 통합된다. 예를 들어, 1MΩ보다 큰 값을 갖는 레지스터는 MEM 중계기의 제어 게이트와 접지 사이에 연결될 수 있다. 축적된 전하를 방전시키고 중계기의 스위칭 속도를 증가시키기 위해 매트릭스 모듈 상의 접지와 입력, 출력 및 내부 노드 사이에 연결된 추가 레지스터가 있을 수 있다. 이들 레지스터는 약 10㏀보다 큰 저항값을 가질 수 있다. 일부 실시 예에 따르면, PCB상의 레지스터 및 트레이스의 배치는 0.1ms 미만의 매트릭스 모듈(210)에 대한 스위칭 속도를 제공한다.
중계기 매트릭스 어셈블리에 사용될 수 있는 MEM 중계기의 한 예는 매사추세츠주 스토우에 위치한 RadantMEMS에서 구입할 수 있는 모델 RMSW260-SP6T MEMS 스위치이다. 이 장치는 단극(예를 들면, 출력 또는 입력 핀)을 6개의 입력 또는 출력 핀 중 하나에 연결할 수 있는 단극 6 쓰로 중계기를 포함한다. 이 장치는 한 면에서 약 2mm를 측정하며 선택 가능한 경로에 연결된 고밀도 콘택트를 형성하는 데 적합하다. 예를 들어, 발명자는 이러한 MEM 스위치 중 15개가 매트릭스 모듈을 통과하는 다른 경로에 대응하는 각 입력 콘택트를 갖는 평방 인치당 64개의 입력 콘택트보다 큰 콘택트 밀도를 제공하기 위해 중계기 매트릭스 모듈(210) 내의 PCB 상에 배열될 수 있다는 것을 발견했다. 다른 모델의 MEM 스위치는 다른 벤더에 의해 제조된 장치뿐만 아니라 일부 구현에서 사용될 수 있다.
크기가 작기 때문에, 많은 수의 MEM 중계기(230)가 각각의 면에서 대략 1인치를 측정하는 중계기 매트릭스 모듈(210) 내에 포함될 수 있다. 일부 실시 예에 따르면, 매트릭스 모듈(210)의 반대면 상의 입력 콘택트의 수는 평방 인치당 32개 이상의 콘택트일 수 있다. 일부 경우, 매트릭스 모듈(210)에 대한 콘택트의 밀도는 평방 인치 당 64개의 콘택트보다 클 수 있다. 다른 콘택트 밀도는 다른 실시 예에서 상이한 MEM 기반 중계기(230)로 달성될 수 있다. 매트릭스 모듈의 입력 콘택트는 임의의 적절한 수단, 예를 들어 볼 그리드 솔더 어레이를 사용하여 중계기 매트릭스 어셈블리(200)의 마더 보드에 연결될 수 있다.
그러나, 상술한 바와 같이, 테스터 인터페이스(131)에서의 채널 콘택트는 국부적인 영역에서 평방 인치 당 대략 100-150개의 콘택트의 그룹으로 배열될 수 있다. 상술한 중계기 매트릭스 모듈은 동일한 영역에서 요구되는 수의 입력 연결부보다 적을 수 있다. 따라서, 중계기 매트릭스 모듈(210)은 2개의 중계기 매트릭스 모듈(210)이 테스터 인터페이스의 콘택트 밀도가 높은 영역 각각과 겹치도록 배치될 수 있다. 이러한 방식으로, 콘택트 밀도가 높은 이들 국부적인 영역에서, 중계기 매트릭스 어셈블리로의 입력의 수는 적어도 필요한 밀도를 가질 수 있다.
이러한 연결을 지원하기 위해, 중계기 매트릭스 모듈(210)은 모듈 전체에서 균일하게 분포되지 않은 콘택트를 가질 수 있다. 오히려, 일부 실시 예에서, 중계기 모듈(210)상의 콘택트는 모듈의 절반을 차지하도록 비뚤어질(skew) 수 있다. 따라서, 모듈의 절반은 테스터 인터페이스(131)상의 고밀도 콘택트의 영역과 정렬될 수 있다. 그러나, 임의의 적절한 상호 연결 배열이 다수의 중계기 모듈의 다수의 입력을 테스터 인터페이스(131)상의 고밀도 콘택트의 영역에서의 콘택트들에 연결하도록 사용될 수 있다.
도 3은 M 개의 입력들(예를 들어, 테스터 채널들에 직접 연결하는 입력들)과 N 개의 출력들(예를 들어, 테스터 채널들로부터 신호를 수신하여 분석하는 기기에 연결할 수 있는 출력 채널들) 사이의 선택 가능한 연결을 가능하게 하기 위해 MEMS 중계기들(230)이 중계기 매트릭스 모듈(210) 내에서 어떻게 배열될 수 있는지의 단 하나의 예시를 제공한다. 단지 하나의 예로서, 중계기(230)는 각각 테스터의 테스터 채널 패드 및 하나의 출력 채널에 연결될 수 있는 6개의 입력 채널을 갖도록 배열된 단극, 6 쓰로우(1 × 6) 중계기를 포함할 수 있다. 중계기(230)는 도면에 도시된 바와 같이 중계기 매트릭스 모듈(210)의 M 개의 입력과 N 개의 출력 사이의 연결을 제공하기 위해 일부 실시 예에 따라 병렬로, 또한 직렬로 배열될 수 있다.
매트릭스 모듈(210) 내의 중계기들(230)에 스위칭 제어 신호들을 발급함으로써, 원하는 테스터 채널이 매트릭스 모듈의 원하는 출력 채널에 연결될 수 있다. 예를 들어, 모듈(점선으로 표시됨)을 통해 제1 경로(330)를 선택하도록 활성화된 도 3에 도시된 4개의 중계기(230)가 있을 수 있다. 각각의 경로는 중계기 매트릭스 어셈블리(200)의 임의의 측 방향 위치설정 또는 이동 없이 선택될 수 있다. 따라서, 프로브의 로봇 위치설정은 모든 테스터 채널을 테스트하기 위해 필요하지 않다.
일부 실시 예에서, 중계기 매트릭스를 통한 단일 경로가 한 번에 선택되도록 중계기가 연결될 수 있다. 그러나 하나의 활성 경로만 있도록 중계기를 배치해야 하는 것은 아니다. 일부 실시 예에 따르면, 테스터 채널의 동시 분석을 가능하게 하기 위해 중계기 매트릭스 어셈블리(200)에 대해 다수의 선택된 경로가 있을 수 있다.
도 4는 일부 실시 예에 따라, 테스터를 교정하기 위해 중계기 매트릭스 어셈블리(200)를 사용하기 위한 장비를 나타낸다. 일부 실시 예에서, 중계기 매트릭스 어셈블리(200)는 테스터 인터페이스(131)에 기밀하게 고정되어, 중계기 매트릭스 어셈블리의 M 개의 입력 콘택트가 테스터 인터페이스(131)에서 M 개의 테스트 채널 콘택트에 전기적으로 연결되도록 할 수 있다. 직접 또는 인터포저나 변환기와 같은 다른 컴포넌트를 통해 이러한 연결이 이루어질 수 있다.
컨트롤러(430)는(예를 들어, USB 또는 다른 통신 링크를 통해) 중계기기 매트릭스 어셈블리(200)와 통신하고 신호 분석기(420)와 같은 교정 기기와 통신할 수 있다. 일부 구현 예에서, 컨트롤러(430)는 본원에 기술된 방법에 따라 중계기 매트릭스 어셈블리(200)에 스위칭 제어 신호를 발급하기 위해 기계 판독 가능한 명령어로 특별히 적응된 컴퓨터 또는 적어도 하나의 프로세서를 포함한다. 일부 실시 예에서, 컨트롤러(430)는 처리를 위해 신호 분석기(420)로부터 데이터를 수신하고, 수신된 데이터에 기초하여 테스터 채널에 대한 교정 값을 계산할 수 있다. 일부 실시 예에서, 컨트롤러는 또한 테스터(110)와 통신하여, 테스터 내의 기기의 동작을 조정하도록 저장 및 적용되는 교정 값을 테스터에 제공하여 교정된 방식으로 동작하도록 할 수 있다.
신호 분석기(420)는 중계기 매트릭스 어셈블리(200)로부터 통신 링크 또는 케이블(410)을 통해 하나 이상의 신호를 수신하도록 구성될 수 있다. 일부 구현 예에서, 신호 분석기는 오실로스코프 또는 벡터 네트워크 분석기(VNA)를 포함할 수 있다. 일부 실시 예에서, 신호 분석기는 시간 영역 반사계측(TDR) 스코프를 포함한다. 그러나, 임의의 적절한 신호 분석기가 사용될 수 있다는 것을 이해해야 한다. 중계기 매트릭스 어셈블리가 다수의 출력을 포함하는 실시 예에서, 각각이 중계기 매트릭스 어셈블리의 상이한 출력에 연결된 다수의 그러한 신호 분석기가 있을 수 있다.
본 발명자는 종래의 VNA 또는 오실로스코프가 10ps 등가의 시간 도메인 샘플 간격에서 약 5000개의 데이터 샘플로 테스트 채널과 연관된 신호를 기록할 수 있는 반면, 오실로스코프는 50ps 샘플 간격 또는 그 이하에서 20,000개 이상의 샘플로 파형을 샘플링할 수 있다는 것을 발견했다. 또 다른 예로서, 시판중인 오실로스코프 중 일부는 5ps 또는 4.2ps에서 샘플링할 수 있다. 특정 샘플 간격에 관계없이, 오실로스코프는 신호 분석기로서 기능할 수 있고, 일부 실시 예에 따라, 신호 분석기에 의해 수신된 신호는 병렬로 수신될 수 있다. 20,000개의 샘플은 일례이며, 일부 실시 예에서는 20,000개 보다 훨씬 더 많은 샘플이 수집될 수 있음을 이해해야한다.
컨트롤러(430)는 테스터 채널들과 신호 분석기(420)에 연결된 출력 커넥터(250) 사이의 경로들을 선택하도록 중계기 매트릭스 어셈블리상의 개별 MEM 중계기들(230)을 활성화하기 위해 스위칭 제어 신호들을 발급할 수 있다. 선택된 테스터 채널 및 신호 분석기(420) 사이에서 연결이 이루어질 때, 테스트 신호는 테스트 채널을 교정하기 위해 테스터 채널에 적용되거나 및/또는 테스터 채널로부터 판독될 수 있다. 일부 실시 예에 따르면, 테스트 신호는 신호 분석기에 의해 수신되고, 신호 분석기에서 적어도 부분적으로 처리될 수 있다. 일부 구현 예에서, 수신된 신호는 선택된 테스터 채널에 대한 파형 왜곡을 평가하기 위해 컨트롤러에 의해 처리될 수 있다. 이러한 처리는 공지된 기술을 사용하거나 임의의 다른 적절한 방법으로 수행될 수 있다. 프로세스는 ATE의 각 테스트 채널에 대해 반복될 수 있다.
각각의 테스터 채널에 대한 교정 파라미터는 각 테스터 채널에 의해 도입된 파형 왜곡을 보상하기 위해 계산될 수 있고, 교정 파라미터는 컨트롤러에 의해 저장될 수 있다. 이들 테스터 채널 교정 파라미터는 각 테스터 채널에 의해 도입된 파형 왜곡을 보상하기 위해 후속하여 사용될 수 있다. 교정 파라미터는 테스터로 프로그래밍되거나 일부 실시 예에서 ATE의 메모리에 저장될 수 있다. 예를 들어, 테스터에서 작동되는 소프트웨어 알고리즘은 각 테스터 채널에 의해 도입된 파형 왜곡을 보상하기 위해 교정 파라미터를 사용할 수 있다. 선택적으로 또는 부가적으로, 교정 파라미터는 하드웨어 왜곡 필터를 조정하고 및/또는 테스터 상에서 드라이버 신호를 변경하여 파형 왜곡을 감소시키는데 사용될 수 있다. 교정 파라미터는 테스터 인터페이스(131)에 도달하는 신호가(예를 들어, 특정 상승 및 하강 시간, 지연 값 및 신호 레벨을 충족시키는) 기기 사양을 충족시키도록 테스터 내의 테스터 신호 레벨, 신호 지연 및/또는 파형 형상을 조정할 수 있다.
테스터 채널의 교정은 로봇 프로브가 각 테스터 채널에 순차적으로 연결될 때 사용되는 기술과 동일하거나 유사할 수 있는 당 업계에 공지된 기술을 사용하여 수행될 수 있다. 그러나 신호 분석기를 고 충실도(fidelity) 케이블을 통해 테스터 채널에 순차적으로 연결하는 프로브를 포함하는 종래의 교정 장비로 측정한 것과는 대조적으로, MEM 중계기 매트릭스는 더 많은 왜곡을 유발한다. 따라서, 일부 실시 예에서, 컨트롤러(430)는 테스터를 교정하기 위한 측정을 사용하기 전에, MEM 중계기 매트릭스에 도입된 신호 왜곡에 대한 보정을 적용하도록 프로그래밍될 수 있다. 이러한 왜곡은 MEM 중계기 매트릭스를 통하는 각 경로마다 다를 수 있으며, 컨트롤러(430)는 어느 경로 또는 경로들이 선택되는지에 관계없이 적절한 값이 적용되도록 각 가능한 경로에 대한 보정 값을 저장할 수 있다.
따라서, 왜곡 정도는 MEM 중계기 매트릭스를 통과하는 각 가능한 경로에 대해 판정될 수 있다. 그러한 왜곡을 보정하기 위해 사용 가능한 그 왜곡의 표현은 컨트롤러(430)에 의한 것과 같이 저장될 수 있다. 그러나, 보정 정보는 중계기 어셈블리상의 메모리, 중계기 매트릭스 어셈블리를 통해 이루어진 측정을 처리할 컴퓨팅 장치에 컴퓨터 네트워크를 통해 액세스할 수 있는 "클라우드 내에" 또는 임의의 컴퓨팅 장치 내를 포함하는 임의의 적절한 위치에 저장될 수 있다는 것을 이해해야 한다.
보정 정보가 저장되는 장소에 관계없이, 경로가 테스터 채널을 교정하기 위해 사용되기 때문에, 그 경로를 통과하는 신호에 대해 행해진 측정은 저장된 보정 정보에 기초하여 조정될 수 있다. 보정 정보는 전달 함수와 같은 임의의 적절한 포맷으로 저장될 수 있다. 이 실시 예에서, 왜곡에 대한 조정은 판정된 전달 함수의 역수를 적용하는 것을 수반할 수 있다. 대안적으로, 왜곡의 특성화는 경로의 임펄스 응답을 나타내는 시간 도메인 신호로서 저장될 수 있고, 조정은 저장된 시간 도메인 신호로 측정된 신호의 디콘볼루션(deconvolution)에 의해 이루어질 수 있다. 또 다른 실시 예에서, 보정 정보는 s 파라미터로서 저장될 수 있다. s 파라미터는 주파수 도메인 값의 다중(4) 세트(s11, s21, s12, s22)로서 저장될 수 있다. 일부 실시 예에서, 세트당 4개의 값이 각 채널에 대해 저장될 수 있다. 그러나, 일부 실시 예에서, 단일 s 파라미터(S21)만이 사용될 수 있다. 그러나 채널당 추가 s 파라미터 세트로서 커플 링을 커버하는 더 많은 조합이 추가될 수 있다.
개요 및 이해의 목적을 위해, 도 5a 및 도 5b는 중계기 매트릭스 어셈블리(200)를 통한 전송에 의해 신호가 적어도 부분적으로 왜곡될 수 있는 방법의 일례를 도시한다. 도 5a에서, 신호(500)는 비교정된 테스터 신호일 수 있다. 교정이나 검증을 위해서는, 이 신호를 측정하는 것이 바람직하다. 그러나, 신호가 중계기 매트릭스 어셈블리를 통해 신호 분석기에 결합되면, 신호 분석기(420)에서 왜곡된 파형(520)이 측정된다. 일부 구현 예에서, 신호 분석기 및 분석기에서 사용되는 연관 케이블 및 샘플 헤드는 또한 측정된 파형에 대한 왜곡에 기여한다.
테스트를 수행할 때, 테스터는 특정 특성을 가질 수 있는 파형을 생성하는 것이 바람직하다. 도 5b는 이러한 파형(530)을 도시한다. 여기서, 파형은 모든 다른 채널들에 대해 특정 시간(이 경우, 0ns)에서 및 특정 진폭에서 크로스 오버로 도시된다. 파형은 또한 특정 진폭 변화와 함께 표시된다. 파형(530)은 테스터에 대해 특정될 수 있는 예시적인 파형 특성을 도시한다는 것을 이해해야 한다. 상이한 또는 추가적인 특성이 다른 실시 예에서 특정될 수 있으며, 이러한 특성을 나타내는 상이한 파의 형상이 사용될 수 있다.
특정 파형 특성에 관계없이, 테스터에 대한 동작의 일부로서, 테스터에 의해 생성된 실제 파형 특성을 측정하는 것이 바람직할 수 있다. 이러한 측정은 예를 들어 테스트 시스템을 교정하고 원하는 것으로부터의 편차를 효과적으로 조정하는 데 사용될 수 있다. 이러한 측정은 대안적으로 또는 부가적으로 테스터가 규격내에서 동작하는지를 검증하는데 사용될 수 있다.
도 5b는 중계기 매트릭스 어셈블리를 통과한 후의 파형(530)을 나타내는 파형(540)을 도시한다. 도 5a 및 도 5b는 테스터에서 교정되었든 또는 교정되지 않았건 간에, 중계기 매트릭스 어셈블리를 통과한 후에 측정될 수 있는 신호는 테스터 신호(at-tester signal)와 다르다는 것을 보여준다. 따라서, 테스터 신호의 특성을 판정하기 위해, 측정 신호(520 또는 540)에 대한 연산이 수행될 수 있다.
상술한 바와 같은 구성에서, 테스터는 중계기 매트릭스 어셈블리(200)를 통해 신호 분석기에 연결된다. 중계기 매트릭스 어셈블리(200)는 분석기에서 측정된 파형(520 또는 540)을 가져오는 왜곡을 추가할 수 있다. 중계기 매트릭스 어셈블리(200)는 크로스 오버 또는 진폭 편차를 변화시키는 스큐(skew)를 도입하는 것과 같이, 파형에 왜곡을 도입할 수 있다. 따라서, 예를 들어, 파형(520)이 교정 또는 검증을 위해 측정될 때, 중계기 매트릭스에 의해 도입된 왜곡은 교정 또는 검증 프로세스에서 부정확성을 가져올 수 있다.
예를 들어, 종래의 교정 기술은 이상적인 특성으로부터의 총 편차를 측정할 수 있고, 그 왜곡을 조정할 테스터(110)에 대한 교정 값을 제공할 수 있다. 그러나, 중계기 매트릭스 어셈블리(200)를 통과한 후에 측정된 신호로부터 이들 교정 값을 계산한 다음 피시험정치를 테스트하기 위해 이들을 사용하면, 도시된 실시 예에서 피시험장치의 테스트 동안 중계기 매트릭스 어셈블리가 존재하지 않기 때문에 부정확성을 가져올 수 있다. 중계기 매트릭스 어셈블리가 있을 때 도출된 보정 값을 사용하면 중계기 매트릭스 어셈블리가 없는 측정에 적용할 때 오류가 발생할 수 있다. 구체적으로, 측정된 신호(520)를 사용하는 종래의 교정 프로세스를 수행하는 것은 신호(530)의 형태의 테스터 신호를 가져오지 않을 것이다. 따라서, 본 발명자는 MEM 기반 중계기 매트릭스 어셈블리를 정확하게 하기 위해 MEM 기반 중계기 매트릭스의 각 경로를 통한 왜곡을 나타내는 값은 별도로 판정될 수 있다는 것을 인식 및 이해할 것이다. 이 값들은 테스터의 교정이나 검증을 위해 측정할 때 중계기 매트릭스 어셈블리의 효과를 제거하기 위해 적용될 수 있다. 따라서, 도출된 교정 값은 중계기 매트릭스 어셈블리가 제거될 때 동작을 위해 테스터를 교정할 수 있다.
테스터(110)의 테스트 채널들을 교정하기 위해, 중계기 매트릭스 어셈블리를 통한 경로들에 의해 유발된 파형들의 왜곡들, 및 일부 실시 예들에서 중계기 매트릭스 어셈블리와 함께 제거되는 케이블 또는 다른 컴포넌트들이 고려된다. 일부 실시 예에 따르면, 이러한 왜곡을 특징짓는 파라미터는 개별적으로 판정되어, 예를 들어, 선택된 테스트 채널에 기인한 잔류 왜곡을 남기고 그 기여가 측정된 왜곡된 파형으로부터 제거될 수 있다. 그런 다음 잔류 왜곡을 갖는 결과 파형을 분석하여 테스트 채널에 대한 교정 파라미터를 판정할 수 있다.
일단 판정되면, 중계기 매트릭스 어셈블리에서의 왜곡을 특징짓는 파라미터들이 임의의 적절한 방식으로 적용될 수 있다는 것을 이해해야 한다. 일부 실시 예에서, 이들 파라미터는, 예를 들어, 테스터에 대한 교정 값을 계산하기 위해 이들 신호가 사용되기 전에 측정된 신호를 조정하기 위해 디지털 신호 프로세서에 의해 구현된 연산을 사용하여 수학적으로 적용될 수 있다. 대안적으로, 중계기 매트릭스 어셈블리에서 왜곡을 특징짓는 파라미터는 중계기 매트릭스 어셈블리에서 왜곡이 되면 원하는 특성을 갖는 신호를 생성하기 위해 테스터의 동작을 제어하는데 사용될 수 있다.
다시 도 4 및 도 5를 참조하면, 중계기 매트릭스 어셈블리(200)로 인한 왜곡 기여를 제거하는 것은 중계기 매트릭스 어셈블리에 의한 왜곡없이 테스터 출력에 존재할 파형을 산출할 수 있다. 일부 실시 예에서, 중계기 매트릭스 어셈블리의 왜곡은 예를 들어, 중계기 매트릭스 어셈블리에 의해 도입된 왜곡을 제거하기 위해 측정된 파형(520) 상에서 작동하는 소프트웨어 알고리즘을 사용하여 수치 계산을 통해 제거될 수 있다. 일부 실시 예에서, 중계기 매트릭스 어셈블리(200)의 효과를 제거한 후의 결과 파형은 종래의 교정된 로봇 프로브에 의해 테스터 출력 콘택트로부터 측정된 파형과 실질적으로 동일하며, 공지된 기술을 사용하여 테스터를 교정하는데 사용될 수 있다.
중계기 매트릭스 어셈블리에 의해 도입된 왜곡은 임의의 적절한 방식으로 측정될 수 있다. 중계기 매트릭스 어셈블리가 테스터에 부착된 상태에서 측정이 수행될 필요는 없다. 대조적으로, 중계기 매트릭스 어셈블리에 대한 측정은 임의의 적절한 시간 및 임의의 적절한 위치에서 이루어질 수 있고, 교정된 기기로 이루어질 수 있다.
중계기 매트릭스 어셈블리 및 연관 컴포넌트에 의해 도입된 파형 왜곡을 특징짓는 데 사용될 수 있는 한 방법은 시간 도메인에서 각 경로에 대한 전송 및 반사 파형을 측정하는 단계, 및 경로의 산란 매트릭스 모델을 위한 교차 결합 계수 및 산란 파라미터(S 파라미터)를 측정된 파형으로부터 판정하는 단계를 포함한다. 예를 들어, S 파라미터는 중계기 매트릭스 어셈블리에 대해 만들어진 시간 도메인 측정으로부터 중계기 매트릭스 어셈블리(200)에 대해 판정될 수 있다. 산란 파라미터는, 예를 들어, 수치 계산에서 중계기 매트릭스 어셈블리에 의해 도입된 파형 왜곡을 상쇄하기 위해 사용될 수 있다. S 파라미터는 다수의 컴포넌트에 대해 캐스케이드되어(cascaded) 조합된 컴포넌트의 왜곡이 상쇄될 수 있도록 한다. 예를 들어, 중계기 매트릭스 어셈블리 및 신호 분석기에 대한 케이블을 위한 S 파라미터가 캐스캐이드될 수 있다. 인터포저(136) 및 변환기(138)가 사용되는 경우, 인터포저(136) 및 번역기(138)에 의해 도입된 파형 왜곡을 상쇄하기 위해 유사한 프로세스가 사용될 수 있다.
다른 방법은 경로의 주파수 도메인 응답을 판정하고 주파수 도메인 응답으로부터 S 파라미터를 계산하기 위해 벡터 네트워크 분석기(VNA)를 이용하는 단계를 포함한다. 일부 실시 예에서, 위상 및 진폭 보정은 경로에 대한 주파수 도메인 응답에 기초하여 측정된 신호에 적용될 수 있다.
본 발명자는 시간 도메인 측정(예를 들어, TDR(time domain reflection) 파형 및 TDT(time domain through) 파형)이 측정된 파형에 대해 더 높은 샘플링 속도를 제공할 수 있다는 것을 발견하였고, 시간 도메인 신호를 사용하여 중계기 매트릭스 어셈블리를 통과하는 경로를 포함하여 시스템의 다양한 컴포넌트에 대해 S 파라미터를 연산하도록 하였다.
도 6a 및 도 6b는, S 파라미터를 사용하여 신호 경로에서 하나 이상의 컴포넌트의 효과를 나타내는 데 사용될 수 있는 산란 매트릭스 모델의 단지 일례를 도시한다. 예를 들어, 도시된 산란 매트릭스 모델은 S 파라미터를 사용하여 중계기 매트릭스 어셈블리(200)를 통과하는 각각의 경로를 나타내는데 사용될 수 있다. 중계기 매트릭스 어셈블리와 신호 분석기 및 중계기 매트릭스 어셈블리와 관련된 다른 컴포넌트 사이의 케이블 링은 모델에 의해 유사하게 표시될 수 있다.
모델은 도 6a에 도시된 순방향 모델 및 도 6b에 도시된 역방향 모델을 포함할 수 있다. 중계기 매트릭스 어셈블리를 통과하는 경로를 나타낼 수 있는 컴포넌트(610) 및 중계기 매트릭스 어셈블리와 함께 사용되지만 DUT를 테스트하지 않는 관련 컴포넌트의 산란 파라미터는 순방향 산란 파라미터 S21, 순방향 반사 파라미터 S11, 역방향 산란 파라미터 S12, 및 역방향 반사 파라미터 S22를 포함한다. 상기 모델은 컴포넌트의 노드들 사이의 신호 결합의 크기를 나타내는 하나 이상의 결합 또는 교차 결합 항들을 포함할 수 있다. 도 6a 및 도 6b에 도시된 산란 매트릭스 모델의 S 파라미터에 대한 값은 시간 도메인에서 만들어질 수 있는 때때로 쇼트, 개방, 부하 및 관통(SOLT) 측정으로 때때로 지칭되는 일련의 측정으로부터 도출될 수 있다. 대안적으로, S 파라미터는 VNA를 사용하여 주파수 도메인에서 판정될 수 있다. 그러나, 본 발명자는 TDR 및 TDT 파형 측정을 사용하여 중계기 매트릭스 어셈블리(200)를 통과하는 각 경로에 대한 모델에 대한 S 파라미터를 계산하였다.
중계기 매트릭스 어셈블리 및 관련 케이블 링 또는 다른 컴포넌트에 의해 도입된 왜곡을 특징짓는 파라미터가 어떻게 판정되는지에 관계없이, 이들 파라미터는 테스터의 교정에 적용될 수 있다. 따라서, 중계기 매트릭스 어셈블리 및 신호 분석기로 테스터 채널을 교정하는 프로세스는 여러 단계의 교정을 요구할 수 있다. 첫째, 신호 분석기(420) 및 케이블 링(410)은 교정 등급의 쇼트, 개방, 로딩 및 관통 연결 호환 컴포넌트를 사용하여 교정될 수 있다. 이 프로세스는 도 6a 및 도 6b에 도시된 모델에서 다양한 교차 결합 항(cij)을 판정할 수 있다. 교정 단계는 신호 분석기에 대해 교차 결합 항들이 판정될 수 있도록 피시험장치(601)(중계기 매트릭스 어셈블리 및 관련 컴포넌트를 통과하는 경로일 수 있음)를 쇼트, 개방 또는 관통 연결로 대체하는 단계를 포함할 수 있다. 일단 이들 교차 결합 항이 판정되면, 장치(601)가 설치될 수 있고 S 파라미터는 동일한 신호 분석기를 사용하여 판정될 수 있다. 일부 실시 예에 따라, 장치로서 중계기 매트릭스 어셈블리(200)가 설치될 때, 로봇 프로브는 중계기 매트릭스 어셈블리를 통해 각각의 경로를 조사하는데 사용될 수 있다(예를 들어, 테스터를 교정할 때, 테스터 채널에 연결될 각각의 입력에서 중계기 매트릭스 어셈블리에 테스트 신호를 인가한다.). 그러나, 중계기 매트릭스 어셈블리에 대한 측정은 테스터가 교정되는 것보다 덜 자주 발생할 수 있고, 가능한 수동 측정을 포함하는 상이한 측정 기술이 중계기 매트릭스 어셈블리에서의 왜곡을 특징짓는 파라미터를 판정하는데 사용될 수 있음을 이해해야 한다.
도 7a는 프로토 타입 중계기 매트릭스 어셈블리를 통과하는 경로에 대해 오실로스코프에서 측정된 TDT 및 TDR 파형(704, 708)의 예를 도시하고, 또한 측정된 파형을 얻는 데 사용된 오실로스코프 및 케이블링에 의해 도입된 왜곡을 제거하도록 처리된 보정된 파형(702, 706)을 도시한다. 측정된 파형은 매트릭스 어셈블리를 통과한 선택된 경로로부터의 TDT 파형(704) 및 동일한 경로로부터 반사된 TDR 파형(708)을 포함하며, 이 모두는 신호 분석기에 대해 연관된 상호 연결로 인한 왜곡을 포함한다. 오실로스코프 및 상호 연결에 의해 오실로스코프에 도입된 왜곡의 영향은 또한 예를 들어 이전에 측정된 s 파라미터를 사용하여 보정된 파형(702, 706)을 산출하기 위해 측정된 파형으로부터 제거될 수 있다. 오실로스코프 왜곡에는 이득 및 시간 지연, 시간 기준의 드리프트 및 시간 간격 누락이 포함될 수 있다. 누락된 시간 간격의 경우, 보간을 사용하여 누락된 관련 데이터 포인트를 채울 수 있다.
또한, 도 7a는 수집된 데이터를 그래픽으로 도시한다. 일부 실시 예에서, 파라미터는 기초 데이터의 컴퓨터 처리에 의해 도출될 수 있다. 따라서, 일단 보정된 파형(702, 706)이 얻어지면, 그것들을 측정할 수 있을 때 보정된 파형을 사용하여 테스터 채널에 대한 교정 값을 계산하도록 보정된 파형들이 프로세서에 공급될 수 있다. 부록은 일부 실시 예에서 TDR 및 TDT 파형으로부터 결합 항(cij) 및 S 파라미터를 연산하기 위해 이러한 프로세서에 의해 실행될 수 있는 MatLab 코드의 예시적인 부분을 제공한다. 중계기 매트릭스 어셈블리의 선택된 관통 채널에 대한 결과적인 주파수 종속 S21 파라미터는 중계기 매트릭스 어셈블리에 대한 입력 파형을 판정하는 데 사용될 수 있다. 예를 들어, 주파수 도메인에서, 입력 파형 Wi(f)는 하기의 식
으로부터 판정될 수 있고,
여기서 Wm(f)는 관통 채널로부터 측정된 파형이며, 분석기와 상호 연결에 의해 도입된 왜곡에 대해 보정된다. 시간 도메인에서, 입력 파형 Wi(t)는 측정된 시간 도메인 파형으로부터의 관통 채널에 대한 시간 종속 S21 파라미터의 디콘벌루션으로부터 또한 발견될 수 있다.
도 7b의 그래프는 일부 실시 예에 따라, TDR 및 TDT 측정으로부터 프로토 타입 중계기 매트릭스 어셈블리(200)를 통과하는 선택된 경로에 대해 계산된 주파수 종속 S21 파라미터(710)를 도시한다. 또한 클립핑된 S21 파라미터(720)의 역이 그래프 상에 플로팅된다. 역 S21 파라미터는 S'21 -1로 표시될 수 있다. 이 역 파라미터는 위의 수식(1/S21 대신)에서 Wi(f)를 계산하는 데 사용될 수 있다.
당해 기술 분야에 공지된 바와 같이, 각각의 S 파라미터는 상이한 주파수에서 상이한 S 파라미터의 값을 갖는 주파수의 함수일 수 있다. 본 발명자는 높은 주파수에서 측정된 S 파라미터의 값이 낮은 주파수에서보다 잡음 및 다른 측정 인공물에 의해 더 크게 영향을 받는다는 것을 발견했다. 결과적으로, 이러한 측정 인공물의 영향은 중계기 매트릭스 어셈블리 및 관련 컴포넌트의 실제 구조의 영향에 비해 높은 주파수에서 비례하여 커진다. 따라서, S 파라미터는 더 높은 주파수에서의 S 파라미터 중 하나 이상의 값이 더 낮은 주파수에서 이루어진 측정으로부터 도출되도록 "클리핑(clipped)"될 수 있다. 클리핑을 구현하는 한 가지 방법은 임계 주파수 이상의 모든 주파수에서의 S 파라미터의 값을 해당 임계 주파수에서의 S 파라미터의 값으로 설정하는 것이다. 임계 주파수는 미리 판정되거나 동적으로 판정될 수 있다.
일부 실시 예에서, 주파수 종속 S21 파라미터(710)는 고주파수에서 S21 파라미터에 존재하는 노이즈의 해로운 영향을 감소시키기 위해 편평한 응답(712)에 대해 클리핑될 수 있다. 고주파수 잡음은 보상된 파형에 스퓨리어스(spurious) 왜곡을 도입할 수 있고, 고주파에서 S21, rma 파라미터를 클리핑하는 것은 예를 들어 진폭의 이상적인 감소(fall-off)와 비교하여 결과 파형에 크게 영향을 미치지 않는 것으로 밝혀졌다. 일부 실시 예에서, S21 파라미터(720)가 클리핑되는 변곡점은 선택된 감쇠 값일 수 있다. 예를 들어, 일부 실시 예에서는 10의 인자, 일부 실시 예에서는 5의 인자, 일부 실시 예에서는 2의 인자만큼 진폭 응답이 떨어지는 클리핑이 시작될 수 있다. 일부 구현 예에서, 일부 실시 예에서 대략 3GHz, 또는 일부 실시 예에서 대략 8GHz와 같은 선택된 주파수에서 클리핑이 시작될 수 있다. 클리핑된 값 및 그것이 적용되는 주파수는 로우 데이터 값보다는 평활화된 곡선에 기초할 수 있다는 것을 이해해야한다.
일단 중계기 매트릭스 어셈블리 및 임의의 관련 컴포넌트를 특징짓는 파라미터가 판정되면, 그 중계기 매트릭스 어셈블리를 사용하여 테스터를 교정하는 데 그것들이 적용될 수 있다. 도 7c는 상용 테스트 시스템의 테스터 채널 및 테스터에 부착된 프로토 타입 중계기 매트릭스 어셈블리를 통과하는 선택된 경로를 가로지르는 고속 신호의 측정 및 보상으로부터의 결과를 도시한다. 중계기 매트릭스 어셈블리는 모듈을 통과하는 64개의 선택 가능한 경로를 제공하도록 구성된 15개의 MEMS 기반 6 × 1 중계기를 갖는 중계기 매트릭스 모듈(210)을 포함한다. 신호는 중계기 매트릭스 어셈블리의 출력에서 오실로스코프로 측정되었고, 중계기 매트릭스 어셈블리를 통과하는 경로에 대한 S 파라미터는 상술한 바와 같이 12항의 산란 매트릭스 모델을 사용하여 계산되었다.
도 7c의 플롯은 다수의 트레이스를 포함하며, 테스터(110)의 테스터 채널에서의 상승 에지 스텝 파형으로부터 생성된 측정된 상승 스텝 파형(735)을 포함한다. 또한, 플롯은 테스터의 테스트 채널에 적용된 하강 에지 스텝 파형의 적용으로 발생한 측정된 하강 스텝 파형(737)을 포함한다. 중계기 매트릭스 어셈블리에 대해 연산된 S 파라미터 및 교정용으로만 사용된 관련 컴포넌트를 기초로 한 파형에 보정을 적용한 후에, 측정된 신호는 중계기 매트릭스 어셈블리 및 기타 교정 장비를 통과하는 선택된 경로에 의해 도입된 왜곡을 보상하도록 조정되어 보정된 상승 에지 및 하강 에지 파형을 제공한다. 보정된 상승 에지 파형(740)은 또한 테스트 채널에 대한 그래프에 플롯팅된다. 이 파형은 테스터 인터페이스에서 테스터 채널의 출력 콘택트에서의 파형을 나타내는 수치적으로 보정된 파형(측정된 파형(735)으로부터 도출됨)이다.
수정된 상승 에지 파형(740)은 일부 실시 예에 따라 테스트 채널에 의해 도입된 왜곡을 판정하고 그 채널에 대한 교정 파라미터(예를 들어, S 파라미터)를 계산하는데 사용될 수 있다. 예를 들어, 파형(740)은 테스터 채널에 의해 도입된 왜곡 또는 파형에 대한 원하는 사양을 판정하기 위해 기준 파형과 비교될 수 있다. 이 비교는 기기 사양 내에 파형을 배치하는 데 필요한 교정 파라미터를 판정하는 데 사용될 수 있다. 대안적으로 또는 부가적으로, 파형(740)은 테스트 채널을 검증 또는 확인하는데 사용될 수 있다.
또한, 도 7c는 측정된 테스트 채널 파형(730)의 플롯을 포함한다. 이 파형은 종래의 로봇 프로브 기술을 사용하여 측정되었고 로봇 프로브, 케이블링 및 신호 분석기에 의해 도입된 왜곡에 대해 보정되었다. 알 수 있는 바와 같이, 종래의 기술에 의해 얻어진 파형(730)은 중계기 매트릭스 어셈블리에 의해 야기된 왜곡에 대한 보정과 함께 중계기 매트릭스 어셈블리를 사용하여 얻어진 교정된 테스트 채널 파형(740)과 대략 동일하다. 따라서 중계기 매트릭스 어셈블리를 사용하여 개별 테스트 채널을 시간 소모적인 직렬 로봇 프로빙없이 테스터로부터의 테스트 채널 신호를 정확하게 측정하고 특징짓는 데에 이용할 수 있다. 테스터 채널 콘택트로부터 테스트 채널 파형을 정확하게 재구성하기 위해 중계기 매트릭스 어셈블리로 측정된 파형에 수치 보정을 적용할 수 있다.
일부 실시 예에서, 중계기 매트릭스 어셈블리 및 관련 컴포넌트를 반영하는 교정 파라미터는 중계기 매트릭스 어셈블리가 제조되는 공장에서 또는 중계기 매트릭스 어셈블리가 사용되기 전에 일부 다른 서비스 영역에서 판정될 수 있다. 판정된 파라미터는 중계기 매트릭스 어셈블리의 수명 전체 또는 일정기간 동안 사용될 수 있다. 그러나, 중계기 매트릭스 어셈블리에 대한 S 파라미터는 노화 또는 온도 영향으로 인해 시간이 지남에 따라 달라지거나 드리프트할 수 있다. 일부 구현 예에서, 중계기 매트릭스에 대한 S 파라미터는 주기적으로 재측정되거나 각각의 사용 전에 재측정될 수 있다.
도 8은 일부 실시 예에 따라, 중계기 매트릭스 어셈블리(200)와 결합하여 구현될 수 있는 ATE의 테스트 채널을 교정하는 방법(800)을 나타낸다. 도 8의 방법을 수행하기 전에, 중계기 매트릭스 어셈블리(임의의 관련 컴포넌트 포함)의 S 파라미터는 테스터 교정 동안 측정된 신호를 처리하는 컴퓨팅 장치에 의해 사용되도록 판정되고 저장될 수 있다.
교정은 복수의 테스터 채널에 대해 수행될 수 있다. 따라서, 본 방법은 ATE의 그룹 또는 복수의 테스트 채널에 대한 테스터 채널 카운터(i)가 1로 설정되는 단계(802)에서 시작될 수 있다. 방법(800)은 중계기 매트릭스 어셈블리를 사용하여 선택된 테스트 채널(Ci)을 신호 분석기(420)에 연결하는 단계(805)를 포함할 수 있다. 연결하는 단계(805)는 중계기 매트릭스 모듈의 하나 이상의 MEM 중계기를 작동시켜 중계기 매트릭스 어셈블리를 통과하는 특정 경로를 선택하여 테스트 채널(Ci)을 신호 분석기에 연결하는 단계를 포함할 수 있다.
이 방법은 신호 분석기에서 테스트 채널 Ci로부터의 파형을 수신하는 단계(810)를 더 포함할 수 있다. 수신된 파형은 테스트 채널로부터의 출력 파형을 판정하기 위해 처리될 수 있다(815). 이 단계는 예를 들어 교정에 사용되며 DUT를 측정하는데 사용되지 않는 테스터 인터페이스(131)와 신호 분석기(420) 사이의 임의의 상호 연결 및 중계기 매트릭스 어셈블리에 의해 도입된 왜곡을 제거하는 단계를 포함할 수 있다. 일부 구현 예에서, 출력 파형을 판정하는 단계(815)는 중계기 매트릭스 어셈블리에 대해 판정된 S 파라미터 값을 이용하여 수신된 파형을 보정하는 단계를 포함할 수 있다.
임의의 적절한 기술이 중계기 매트릭스 어셈블리에 의해 야기된 왜곡없이 테스터 채널에 의해 공급되는 것을 나타내는 파형을 연산하는데 사용될 수 있다. 예를 들어, S 파라미터는 주파수 영역 전달 함수로 표현될 수 있고, 연산은 전달 함수의 역수를 측정된 신호에 적용하는 것을 수반할 수 있다. 다른 실시 예에서, 계산은 임펄스 응답으로서 중계기 매트릭스 어셈블리의 왜곡을 표현하고 측정된 신호를 중계기 매트릭스 어셈블리 및 관련 교정 컴포넌트의 임펄스 응답으로 디컨볼빙함으로써 시간 도메인에서 수행될 수 있다.
테스터 채널(Ci)에서 파형을 연산하는데 사용되는 특정 계산 기술에 관계없이, 연산된 파형은 당 업계에 공지된 기술을 사용하여 테스터 채널(Ci)에 대한 교정 파라미터를 판정하는데 사용될 수 있다. 일부 실시 예에 따라, 본 방법(800)은 테스터 채널(Ci)에 대한 하나 이상의 교정 파라미터를 계산하는 단계(820)를 포함할 수 있다. 대안적으로 또는 부가적으로, 채널이 사양을 충족시키는 지와 같은 파형 충실도 속성이 판정될 수 있다.
교정 파라미터는 피시험장치를 테스트하는 동안 사용될 수 있다. 일부 실시 예에서, 테스터 채널에 대한 교정 파라미터는 보정된 파형을 도출하기 위해 측정된 파형에 대해 수행된 연산의 일부로서 적용될 수 있다. 그러한 연산은, 중계기 매트릭스에서 왜곡된 후에 파형에 대해 이루어진 측정으로부터 테스터 채널에서 파형을 계산하기 위해 상술한 기술을 사용하는 것을 포함하는 임의의 적절한 방식으로 수행될 수 있다.
그러나, 일부 실시 예에서, 한번 교정되면, 테스터는 가능한 신속하게 다수의 DUT를 테스트하는데 사용될 것이다. 따라서, 교정 파라미터에 기초하여 테스터 채널을 조정하면 테스트가 더 빠를 수 있다. 테스터들은 교정을 수행하도록 프로그램될 수 있는 회로를 포함하는 것으로 알려져 있고, 일부 실시 예에서는 테스터의 동작을 변경하기 위해 교정 파라미터가 사용될 수 있다. 이들 실시 예에서, 이 방법은 테스트 채널(Ci)에서 신호를 변경하는 단계(830)를 포함할 수 있다. 일부 구현 예에서, 테스트 채널에서 신호를 변경하는 단계는 테스트 채널에 대한 신호 드라이버 및/또는 신호 필터를 조정하는 단계를 포함할 수 있다. 변경하는 단계는 테스트 채널에 대한 신호 지연, 파형 형상 및/또는 신호 레벨을 조정하는 단계를 포함할 수 있다.
도 8에 도시된 테스터 교정은 테스터의 수명 내내 반복될 수 있다. 교정은 매일, 각각의 제조 교대의 시작 또는 다른 시간 간격으로 수행될 수 있다. 대안적으로, 테스터가 특정 스타일의 DUT를 테스트하거나 다른 트리거 이벤트에 응답하여 테스터가 구성될 때 교정 방법이 수행될 수 있다. 그러나, 일부 실시 예에서, 테스트 채널에 대해 계산된 교정 파라미터는 여러 번 사용될 수 있으며, 후속 사용을 위해 저장될 수 있다.
상기 방법은 복수의 테스트 채널들의 마지막 채널이 교정되었는지 여부를 판정하는 단계(840)를 더 포함할 수 있다. 최종 채널이 교정된 경우, 교정 프로세스는 종료될 수 있다(810). 최종 채널이 교정되지 않으면, 테스트 채널 카운터가 증가될 수 있고, 방법(800)은 다음 시험 채널을 신호 분석기에 연결하는 단계(805)로 복귀한다. 프로세스는 ATE의 모든 채널이 교정될 때까지 반복될 수 있다.
일부 실시 예에서, 컨트롤러(430), 신호 분석기(420) 및/또는 테스터(110)는 적어도 하나의 프로세서 및 상술한 바와 같이 중계기 매트릭스 어셈블리(관련 컴포넌트 포함)에 대한 교정 파라미터를 판정하고 ATE의 테스트 채널을 교정하기 위한 교정 파라미터를 판정하는 것에 연관된 본 방법의 단계들 및 기능들을 실행시키도록 적어도 하나의 프로세서를 적응시키는 기계 판독가능 명령어를 저장하고 실행하기에 적합한 관련 하드웨어 컴포넌트를 포함할 수 있다. 이러한 동작은 동시에 또는 별도의 시간과 별도의 위치에서 수행될 수 있다. 이들 동작은 함께 기술됨을 이해해야 한다; 그것들이 동시에, 동일한 주파수 또는 동일한 장비로 수행되어야 한다는 것을 요구하는 것이 아니다.
그럼에도 불구하고, 유사한 장비가 신호를 측정하고 연산하고, 일부 실시 예에서는 중계기 매트릭스 어셈블리 및 테스터 채널 모두에 대한 교정 파라미터를 적용하는데 사용될 수 있다. 따라서, 적절한 처리 시스템의 예는 임의의 컴포넌트에 대한 교정 파라미터를 유도하는데 사용되는 시스템의 예로서 기능할 수 있다. 일부 실시 예에 따라, 처리 시스템(900)의 예가 도 9에 도시된다. 일부 실시 예에 따르면, 처리 시스템은 ATE 및 교정 시스템의 하나 이상의 컴포넌트의 동작을 관리하기 위해 적어도 하나의 프로세서상에서 실행되는 메모리에 저장된 기계 판독 가능 명령어를 포함할 수 있다.
일례로서, 처리 시스템(900)은 적어도 하나의 프로세서(910a, 910b) 및 관련 하드웨어를 포함할 수 있다. 적어도 하나의 프로세서는 장치를 동작하도록 하기 위한 사용자 상호 작용을 제어하고 제공하도록 구성될 수 있다. 적어도 하나의 프로세서는 메모리 장치(920a, 920b)와 조합하여 사용될 수 있다. 메모리는 임의의 유형 및 형태의 RAM 형 메모리 장치 및 ROM 형 메모리 장치를 포함할 수 있다. 메모리 장치는 적어도 하나의 프로세서에 로딩되어 그에 의해 실행되어 전용으로 적어도 하나의 프로세서로 하여금 기계 판독 가능 명령어에 의해 정의된 기능을 수행하도록 적응시킬 수 있는 기계 판독 가능 명령어를 저장할 수 있다. 동작시, 운영 체제는 적어도 하나의 프로세서에서 실행될 수 있으며 처리 시스템에서 다수의 소프트웨어 응용 프로그램 및/또는 프로그램을 실행하는 것을 포함할 수 있는 사용자 상호 작용 및 장비 작동을 제공할 수 있다.
일부 실시 예에 따르면, 프로세서(910a, 910b)는 예를 들면 마이크로프로세서, 마이크로 컨트롤러, 디지털 신호 프로세서, 주문형 집적 회로(ASIC) 및 적어도 하나의 FPGA(field-programmable gate array) 중 임의의 하나 또는 이들의 조합과 같은 임의의 유형 및 형태의 데이터 처리 장치를 포함할 수 있다. 일부 실시 예에서, 예를 들면 듀얼 코어 또는 멀티 코어 프로세서 또는 적어도 하나의 제어 프로세서와 통신하는 복수의 프로세서와 같은 시스템 내의 하나 이상의 프로세서가 있을 수 있다. 일부 구현 예에서, 처리 시스템 내에 단일 프로세서가 있을 수 있다.
처리 시스템(900)을 포함하는 기기는(예를 들어, 비디오 모니터, LCD 디스플레이, 플라즈마 디스플레이, 문자숫자 디스플레이, LED 표시기 등 중 임의의 하나 또는 조합을 포함하는) 디스플레이(940)를 더 포함할 수 있다. 기기는 일부 실시 예에서 하나 이상의 입/출력 장치(960)(예를 들어, 키보드, 터치 패드, 버튼, 스위치, 터치 스크린, 마이크로폰, 스피커, 프린터와 같은) 및 통신 장치(930)(예를 들어, 네트워킹 소프트웨어, 네트워킹 카드 또는 보드, 무선 트랜시버 및/또는 물리적 소켓과 같은)를 더 포함할 수 있다. 기기는 예를 들어, 하나 이상의 프로세서(들)에서 실행하고 프로세서(들)가 시스템 컴포넌트와 통신하고 그를 제어하기 위해 적응시키도록 설계된 소프트웨어 모듈과 같은 장치 드라이버를 포함할 수 있다. 일부 실시 예에서, 처리 시스템은 선택된 출력 데이터 전송을 암호화하고 입력 암호화된 데이터 전송을 해독하는데 사용될 수 있는 암호화/해독 하드웨어 및/또는 소프트웨어(970)를 포함할 수 있다. 처리 시스템이 배치된 기기의 컴포넌트는 컴포넌트들 사이에 데이터 및 제어 신호를 전달하는 버스(905)를 통해 통신할 수 있다. 버스는 도 9에 도시되지 않은 다른 컴포넌트들을 포함하도록 시스템의 확장을 제공할 수 있다.
여기에 기술된 기술은 적어도 하나의 예가 제공되는 방법으로서 구현될 수 있다. 방법의 일부로 수행된 동작은 적절한 방식으로 순서화될 수 있다. 따라서, 예시된 실시 예에서 순차적인 동작으로 도시되어 있지만, 일부 동작을 동시에 수행하는 것을 포함할 수 있는, 동작들이 도시된 것과 다른 순서로 수행되는 실시 예가 구성될 수 있다. 또한, 일부 실시 예에서 방법은 도시된 것보다 많은 동작을 포함할 수 있고, 다른 실시 예에서 도시된 행위보다 적은 행위를 포함할 수 있다.
실시 예들은 주로 단일 중계기 매트릭스 모듈(210)의 동작의 측면에서 설명되었다. 2개 이상의 중계기 매트릭스 모듈들이 일부 구현 예에서 병렬로 동작될 수 있음을 이해할 것이다. 예를 들어, 다수의 테스트 채널로부터의 신호가 테스터로부터 수신되어 동시에 처리될 수 있어서, 2개 이상의 채널이 한 번에 교정될 수 있도록 할 수 있다. 일부 구현 예에서, 신호 분석기는 한 번에 2개 이상의 신호를 수신하도록 구성될 수 있거나, 다수의 신호 분석기가 사용될 수 있다.
"대략" 또는 "약"이라는 용어는 일부 실시 예에서는 목표 값의 ± 5% 이내, 일부 실시 예에서는 목표 값의 ± 10% 이내, 일부 실시 예에서는 ± 20% 이내, 또 일부 실시 예에서는 목표 값의 ± 30% 이내인 값을 가리키도록 본원에서 사용될 수 있다. 적어도 3 차수의 큰 범위가 포함될 때, 이 용어는 2의 계수 내에서, 또는 크기의 차수 내에서의 의미를 나타내도록 사용될 수 있다.
본 발명의 적어도 하나의 예시적인 실시 예를 설명하였으므로, 다양한 변경, 수정 및 개선이 당업자에게 용이하게 일어날 것이다. 이러한 변경, 수정 및 개선은 본 발명의 취지 및 범위 내에 있는 것으로 의도된다. 따라서, 상술한 설명은 단지 예시일 뿐이며, 제한을 의도하는 것이 아니다. 본 발명은 다음의 청구 범위 및 그에 대한 등가물에 정의된 바와 같이 한정된다.
부록
이 섹션에는 MatLab을 사용하여 작성된, 중계기 매트릭스 어셈블리를 통과하는 경로와 같은 테스트 시스템 컴포넌트의 S 파라미터를 계산하는 데 사용할 수 있는 컴퓨터 코드에서 발췌한 내용이 포함되어 있다. 이 계산은 12항 산란 매트릭스 모델을 기반으로 한다. 다른 산란 매트릭스 모델에 대한 다른 계산이 일부 구현에서 사용될 수 있다.
[i] [3.3] Rohde & Schwartz, 2007년 7월, "3.3 교정 표준" 참조.
[ii] Agilent 전자 대 기계식 교정 키트: 교정 방법 및 정확도", 5988-9477EN 2003년 6월 참조.
[iii] Agilent 8510 네트워크 분석기에 대한 교정 표준 Agilent 규정, 애플리케이션 노트 8510-5B, 2006년 7월참조.
[iv] W. L. Gans & N. S. Nahman, "스텝형 파형의 연속 및 이산 푸리에 변환", IEEE Trans. Inst. & Meas., vol.IM-31, pp.97-101, 1982년 6월참조.
[v] Shaarawi A, Riad S, "완전 FFT 기법을 이용한 스텝형 파형의 스펙트럼 진폭", IEEE Inst. & Meas. 기술 컨퍼런스. 1985년 3월, pgs. 120-124참조.
다음의 표기는 상기 계산에 사용되고 도 6a 및 6b와 관련하여 설명된 12항 산란 매트릭스 모델에 관한 것이다.

Claims (20)

  1. 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법으로서:
    상기 복수의 테스터 채널들의 복수의 테스터 채널 콘택트들에 중계기 매트릭스 어셈블리의 입력들을 연결하는 단계로서, 상기 중계기 매트릭스 어셈블리는 상기 중계기 매트릭스 어셈블리의 입력들과 상기 중계기 매트릭스 어셈블리의 출력 사이에 복수의 경로들을 형성하도록 구성된 복수의 마이크로 전자 기계(MEM) 중계기들을 구비하는 상기 입력들을 연결하는 단계;
    상기 복수의 MEM 중계기 중 상기 MEM 중계기들의 일부를 연속적으로 작동시켜 상기 복수의 테스터 채널을 상기 중계기 매트릭스 어셈블리의 상기 출력에 결합된 교정 기기에 연속적으로 연결하는 단계;
    상기 중계기 매트릭스 어셈블리의 출력 커넥터에서 상기 교정 기기를 가지고 제1 테스터 채널로부터 상기 복수의 경로 중 제1 경로를 통과하는 제1 파형을 측정하는 단계; 및
    상기 제1 경로의 측정된 파라미터에 기초하여 상기 제1 파형을 조정하는 단계; 및
    상기 조정된 파형에 기초하여 상기 제1 테스터 채널에 대한 교정 파라미터를 연산하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  2. 제1 항에 있어서, 상기 제1 경로의 측정된 파라미터들에 기초하여 상기 제1 파형을 조정하는 단계는, 상기 제1 경로의 측정된 파라미터들에 기초하여 교정 파라미터들을 획득하기 위해 상기 중계기 매트릭스 어셈블리에 대해 이전에 도출된 교정 파라미터들을 저장하는 연산 장치를 네트워크를 통해 액세스하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  3. 제1 항에 있어서, 상기 제1 테스터 채널을 연결하기 위해 상기 MEM 중계기를 작동시키는 단계는 0.1ms 미만으로 수행되는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  4. 제1 항에 있어서, 상기 중계기 매트릭스 어셈블리의 입력을 상기 복수의 테스터 채널의 복수의 테스터 채널 콘택트에 연결하는 단계는 적어도 제1 복수의 테스터 채널 콘택트를 상기 중계기 매트릭스 어셈블리의 제2 복수의 입력 콘택트에 물리적으로 접촉시키는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  5. 제4 항에 있어서, 상기 복수의 테스터 채널 콘택트에 연결하는 단계는 평방 인치당 32개의 콘택트 보다 큰 콘택트 밀도를 갖는 적어도 하나의 영역에 배치되는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  6. 중계기 매트릭스 어셈블리의 입력들과 상기 중계기 매트릭스 어셈블리의 출력 사이에 복수의 경로들을 형성하도록 구성된 복수의 마이크로 전자 기계(MEM) 중계기들을 구비하는 상기 중계기 매트릭스 어셈블리를 가진 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법으로서:
    상기 복수의 경로에서 신호 왜곡을 측정하는 단계;
    상기 측정된 신호 왜곡에 기초하여 상기 복수의 경로 각각에 대한 교정 파라미터를 연산하는 단계; 및
    상기 연산된 교정 파라미터를 컴퓨터 판독 가능 매체에 저장하는 단계;
    를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  7. 제6 항에 있어서, 상기 교정 파라미터를 연산하는 단계는 상기 복수의 경로의 각각에 대한 전달 함수를 판정하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  8. 제6 항에 있어서, 상기 신호 왜곡을 측정하는 단계는 상기 복수의 경로들의 S 파라미터들을 측정하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  9. 제8 항에 있어서, 상기 교정 파라미터를 연산하는 단계는 적어도 하나의 클리핑된 S 파라미터에 기초하여 교정 파라미터를 연산하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  10. 제9 항에 있어서, 상기 적어도 하나의 클리핑된 S 파라미터는 임계 주파수 이상의 상수 값이 할당된 S21 파라미터를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  11. 제10 항에 있어서, 상기 교정 파라미터를 연산하는 단계는 상기 적어도 하나의 클리핑된 S 파라미터로부터 역 전달 함수를 연산하는 단계를 포함하는 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  12. 제6 항에 있어서, 상기 중계기 매트릭스 어셈블리는 M × N MEM 스위치를 포함하고, M은 1보다 큰 정수이고 N은 1 이상의 정수인 것을 특징으로 하는 자동화된 테스트 장비의 복수의 테스터 채널들을 교정하는 방법.
  13. 자동화된 테스트 시스템의 복수의 테스터 채널들을 교정하기 위한 중계기 매트릭스 어셈블리로서:
    인쇄 회로 기판; 및
    상기 인쇄 회로 기판상에 배열되고 상기 중계기 매트릭스 어셈블리의 M 개의 입력 콘택트 중 어느 하나와 상기 중계기 매트릭스 어셈블리의 N 개의 출력 콘택트 중 어느 하나를 연결할 수 있도록 구성되고, 복수의 마이크로 전자 기계(MEM) 중계기를 가지는 복수의 중계기 매트릭스 모듈로서,
    상기 중계기 매트릭스 모듈은 상기 인쇄 회로 기판상의 콘택트에 연결된 입력을 가지고;
    상기 인쇄 회로 기판상의 콘택트는 평방 인치 당 64개의 콘택트보다 큰 콘택트 밀도를 갖는 복수의 국부화된 영역에 배열되고, 상기 중계기 매트릭스 모듈은 상기 인쇄 회로 기판에 장착되어 상기 중계기 매트릭스 모듈 중 적어도 2개의 입력이 상기 국부화된 영역 각각에서 상기 인쇄 회로 기판상의 콘택트에 연결되도록 하는
    상기 복수의 중계기 매트릭스 모듈;
    을 포함하는 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  14. 제13 항에 있어서, 상기 국부화된 영역의 각각에서 상기 인쇄 회로 기판상의 콘택트에 연결된 상기 중계기 매트릭스 모듈 중 적어도 2개의 일부는 상기 국부화된 영역을 덮는 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  15. 제13 항에 있어서, 상기 M 개의 입력 콘택트들의 밀도는 복수의 국부화된 영역들에서 평방 인치당 32보다 큰 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  16. 제13 항에 있어서, 상기 MEM 중계기의 각각은 0.1ms 미만의 스위칭 시간을 갖는 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  17. 제13 항에 있어서, MEM 중계기의 선택적 활성화에 의해 형성된 상기 중계기 매트릭스 어셈블리를 통과하는 복수의 경로에 대한 수치 교정 파라미터를 저장하는 컴퓨터 판독 가능 매체를 더 포함하고, 상기 교정 파라미터는, 상기 복수의 경로 중의 경로를 통해 전송된 파형에 적용될 때, 상기 경로에 의해 도입된 파형 왜곡을 보상하는 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  18. 제13 항에 있어서, 상기 인쇄 회로 기판은 10Gb/s보다 큰 데이터 속도로 디지털 신호를 전송하도록 구성된 고속 인쇄 회로 기판을 포함하는 것을 특징으로 하는 중계기 매트릭스 어셈블리.
  19. 삭제
  20. 삭제
KR1020187004632A 2015-08-05 2016-07-20 자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리 KR102603932B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/819,213 US10048348B2 (en) 2015-08-05 2015-08-05 MEM relay assembly for calibrating automated test equipment
US14/819,213 2015-08-05
PCT/US2016/043066 WO2017023546A1 (en) 2015-08-05 2016-07-20 Mem relay assembly for calibrating automated test equipment

Publications (2)

Publication Number Publication Date
KR20180027594A KR20180027594A (ko) 2018-03-14
KR102603932B1 true KR102603932B1 (ko) 2023-11-20

Family

ID=57943450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004632A KR102603932B1 (ko) 2015-08-05 2016-07-20 자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리

Country Status (5)

Country Link
US (1) US10048348B2 (ko)
JP (1) JP6818004B2 (ko)
KR (1) KR102603932B1 (ko)
CN (1) CN107850642B (ko)
WO (1) WO2017023546A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110716120B (zh) * 2018-07-12 2021-07-23 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法
CN108983082A (zh) * 2018-08-03 2018-12-11 德丰电创科技股份有限公司 矩阵开关装置及系统
US11555856B2 (en) * 2018-09-28 2023-01-17 Celerint, Llc Method for in situ functionality testing of switches and contacts in semiconductor interface hardware
US10641820B1 (en) * 2018-10-19 2020-05-05 Teradyne, Inc. Automated test equipment with relay hot-switch detection
US10707972B1 (en) * 2019-03-18 2020-07-07 Apple Inc. Compensating for channel distortion during contactless communication
CN112305398A (zh) * 2019-08-01 2021-02-02 富港电子（东莞）有限公司 自动化电路板测试系统及其方法
CN110487670B (zh) * 2019-09-04 2024-06-21 上海乐研电气有限公司 一种具有在线自校验功能的气体密度继电器及其校验方法
CN110426628B (zh) * 2019-09-04 2024-08-13 上海乐研电气有限公司 用于在线校验气体密度继电器的变送器及系统
CN110441680B (zh) * 2019-09-04 2024-08-06 上海乐研电气有限公司 一种具有在线自校验功能的气体密度继电器及其校验方法
KR102421348B1 (ko) * 2020-06-29 2022-07-18 주식회사 자이트론 전자 장치의 인터페이스의 강건성 검증을 위한 검증 장치 및 그 자동 검증 방법
CN115803643A (zh) * 2021-04-28 2023-03-14 爱德万测试公司 用于校准多个自动测试设备信道的电路和方法
US12099085B2 (en) 2021-05-18 2024-09-24 Analog Devices International Unlimited Company Apparatuses and methods for testing semiconductor circuitry using microelectromechanical systems switches
CN113258926B (zh) 2021-06-18 2021-10-22 南方电网数字电网研究院有限公司 基于集成电路的纳米继电器
CN113777547B (zh) * 2021-07-29 2024-02-23 中国电子科技集团公司第十三研究所 在片s参数测量系统校准判断方法、装置及终端
TWI833526B (zh) * 2022-12-26 2024-02-21 致茂電子股份有限公司 量測儀器校正系統及量測儀器校正方法
CN117665686B (zh) * 2024-01-31 2024-04-09 珠海芯业测控有限公司 基于ate设备的动态负载校准方法及系统、设备、介质

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
US20030030453A1 (en) 2001-08-07 2003-02-13 Romi Mayder Timing calibration and timing calibration verification of electronic circuit testers
US20050140546A1 (en) 2003-12-27 2005-06-30 Hyeong-Geun Park Transmitting and receiving apparatus and method in adaptive array antenna system capable of real-time error calibration
JP2006138705A (ja) * 2004-11-11 2006-06-01 Yamaha Corp プローブカード及びそれを用いた検査方法
US20060170435A1 (en) 2005-01-31 2006-08-03 Formfactor Inc. Programmable devices to route signals on probe cards
JP2006319125A (ja) 2005-05-12 2006-11-24 Fuji Photo Film Co Ltd ウェハ検査方法及びその装置
JP2007535798A (ja) 2004-06-29 2007-12-06 インテル・コーポレーション マイクロマシン技術（ｍｅｍｓ）スイッチにおけるセルフアクチュエーションを防ぐための機構
US20080081958A1 (en) 2006-09-28 2008-04-03 Medtronic, Inc. Implantable medical device with sensor self-test feature
US20080119179A1 (en) 2006-11-20 2008-05-22 Motorola, Inc. Method and system for remotely controlling a portable wireless communication handset
JP2008238330A (ja) 2007-03-27 2008-10-09 Toshiba Corp Ｍｅｍｓ装置およびこのｍｅｍｓ装置を有する携帯通信端末
US20090184721A1 (en) 2008-01-17 2009-07-23 Albert-Lebrun Xavier M H Method and system for tracking scattering parameter test system calibration
US20090227214A1 (en) 2002-09-03 2009-09-10 Theodore Georgantas Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
US20090256656A1 (en) 2005-03-10 2009-10-15 Shikui Huang Method and device for line-switching of mems matrix and amdf
US20130082258A1 (en) 2011-09-30 2013-04-04 Stmicroelectronics Ltd (Malta) Method for strip testing of mems devices, testing strip of mems devices and mems device thereof
US20150194956A1 (en) 2014-01-07 2015-07-09 Advantest Corporation Integrated rf mems on ate loadboards for smart self rf matching

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928343B2 (en) 2007-04-03 2015-01-06 Scanimetrics Inc. Testing of electronic circuits using an active probe integrated circuit

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
US20030030453A1 (en) 2001-08-07 2003-02-13 Romi Mayder Timing calibration and timing calibration verification of electronic circuit testers
US20090227214A1 (en) 2002-09-03 2009-09-10 Theodore Georgantas Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
US20050140546A1 (en) 2003-12-27 2005-06-30 Hyeong-Geun Park Transmitting and receiving apparatus and method in adaptive array antenna system capable of real-time error calibration
JP2007535798A (ja) 2004-06-29 2007-12-06 インテル・コーポレーション マイクロマシン技術（ｍｅｍｓ）スイッチにおけるセルフアクチュエーションを防ぐための機構
JP2006138705A (ja) * 2004-11-11 2006-06-01 Yamaha Corp プローブカード及びそれを用いた検査方法
US20060170435A1 (en) 2005-01-31 2006-08-03 Formfactor Inc. Programmable devices to route signals on probe cards
US20090256656A1 (en) 2005-03-10 2009-10-15 Shikui Huang Method and device for line-switching of mems matrix and amdf
JP2006319125A (ja) 2005-05-12 2006-11-24 Fuji Photo Film Co Ltd ウェハ検査方法及びその装置
US20080081958A1 (en) 2006-09-28 2008-04-03 Medtronic, Inc. Implantable medical device with sensor self-test feature
US20080119179A1 (en) 2006-11-20 2008-05-22 Motorola, Inc. Method and system for remotely controlling a portable wireless communication handset
JP2008238330A (ja) 2007-03-27 2008-10-09 Toshiba Corp Ｍｅｍｓ装置およびこのｍｅｍｓ装置を有する携帯通信端末
US20090184721A1 (en) 2008-01-17 2009-07-23 Albert-Lebrun Xavier M H Method and system for tracking scattering parameter test system calibration
US20130082258A1 (en) 2011-09-30 2013-04-04 Stmicroelectronics Ltd (Malta) Method for strip testing of mems devices, testing strip of mems devices and mems device thereof
US20150194956A1 (en) 2014-01-07 2015-07-09 Advantest Corporation Integrated rf mems on ate loadboards for smart self rf matching

Also Published As

Publication number Publication date
KR20180027594A (ko) 2018-03-14
WO2017023546A1 (en) 2017-02-09
US10048348B2 (en) 2018-08-14
JP2018525618A (ja) 2018-09-06
CN107850642B (zh) 2020-03-10
CN107850642A (zh) 2018-03-27
JP6818004B2 (ja) 2021-01-20
US20170038453A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
KR102603932B1 (ko) 자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리
KR102669436B1 (ko) 자동 테스트 장비용 교정 장치
US7098670B2 (en) Method and system of characterizing a device under test
US8446165B2 (en) Link analysis compliance and calibration verification for automated printed wiring board test systems
EP2853902B1 (en) Switched load time-domain reflectometer de-embed probe
EP1295139B1 (en) Arrangement for calibrating timing of an integrated circuit wafer tester and method
US20110238383A1 (en) One-Port De-embedding Using Time Domain Substitution
US20090072846A1 (en) High frequency differential test probe for automated printed wiring board test systems
JP7288464B2 (ja) 分散されたリソースを有する試験システム
JP2006317452A (ja) トポロジー独立較正システム
EP3242143B1 (en) Measurement apparatus
Ruttan et al. Multiport VNA measurement
CN104914390A (zh) 集成电路测试系统总定时精度校准装置
WO2021183342A1 (en) Calibrating an interface board
US10481194B2 (en) Automated high frequency test station
US9581675B2 (en) Virtual model adapter removal and substitution technique for cascaded networks
WO2009036320A1 (en) High frequency differential test probe for automated printed wiring board test systems
KR102468913B1 (ko) 자동 테스트 장비(ate)와 피시험디바이스(dut) 사이를 인터페이싱하는 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant