JP2006319125A - ウェハ検査方法及びその装置 - Google Patents

ウェハ検査方法及びその装置 Download PDF

Info

Publication number
JP2006319125A
JP2006319125A JP2005140117A JP2005140117A JP2006319125A JP 2006319125 A JP2006319125 A JP 2006319125A JP 2005140117 A JP2005140117 A JP 2005140117A JP 2005140117 A JP2005140117 A JP 2005140117A JP 2006319125 A JP2006319125 A JP 2006319125A
Authority
JP
Japan
Prior art keywords
wafer
inspection
semiconductor
inspected
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005140117A
Other languages
English (en)
Inventor
Zenzo Suzuki
善三 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2005140117A priority Critical patent/JP2006319125A/ja
Publication of JP2006319125A publication Critical patent/JP2006319125A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 ウェハ検査装置の全自動化と装置稼働率向上を図る。
【解決手段】 異なる品種の半導体ウェハの夫々に複数形成されている半導体チップを検査するウェハ検査において、検査対象の半導体ウェハにマーキングされているウェハIDを読み取り、該ウェハIDで特定される最初の針合わせや移動量だけ当該半導体ウェハを移動させながら当該半導体ウェハに形成されている前記半導体チップの検査を順次行い、検査不可となる前記半導体チップが存在した場合には該半導体ウェハの検査をスキップ(ステップS6)して次の半導体ウェハの半導体チップ検査に進む。
【選択図】 図6

Description

本発明は、半導体集積回路等が形成されたウェハの電気的特性やTEG(Test Element Group)の検査を行うウェハ検査方法及びその装置に関する。
半導体集積回路等が形成されたウェハの電気的特性を試験するウェハ検査装置では、ウェハ上に形成されたチップの1個1個に順番にプローブカードを当てて、該当チップの特性試験を行う。この特性試験は、ウェハの品種が異なるとき、温度や針圧等の測定条件や測定プログラムを変更しなければならない場合がある。
下記特許文献1の段落番号〔0002〕〔0003〕には、ウェハの品種をウェハ上にマーキングされたウェハIDにより識別し、ウェハの品種が異なるときは、その都度、測定条件をホストコンピュータから受信し変更することが記載されている。また、ウェハの品種が異なるとき、下記特許文献2の〔0038〕〜〔0040〕に記載されている様に、その測定プログラムを自動的にロードし変更することが記載されている。
特開平6―5675号公報 特開2002―280425号公報
半導体ウェハに形成されているチップを次々と検査するウェハテストの場合、従来の様に、半導体ウェハの品種に対応した測定条件や測定プログラムを自動的にダウンロードして検査することで、検査員の手間等を減らし、検査装置の稼働率を向上させることができる。しかし、従来は、例えばプローブカードのチップへの針合わせ等が不良となりエラーが発生すると、検査不可となって検査装置が停止し、検査員による検査装置の再セットが要求される。検査不可のまま続行すると、針合わせ不良で該当チップをNGにしてしまい、歩留まり低下となってしまう。このため、検査装置の近くに検査員がいないと停止時間が長くなり、装置の稼働率が低下してしまうという問題がある。
また、ウェハに半導体集積回路等を形成する場合、TEG(試験用のトランジスタ,抵抗,ダイオード,キャパシタ等)をウェハの任意箇所(ウェハ上の全チップに夫々形成する場合もあり、また、ウェハ上の予め定めた少数のチップにのみ形成する場合や、チップ間のスクライブライン上に形成する場合もある。)に形成し、このTEGを試験することで、ウェハ自体の良否を判断しているが、このTEGの検査は、チップ1個1個を全数検査する製品デバイスのウェハテストとは別に実施するため、TEGの検査に時間がかかったりエラー停止したりすると、ウェハの全テストに要する時間が長時間に亘ってしまい、製造コストを押し上げる要因になる。しかし、上述した従来技術では、TEGの検査を如何に短時間で行うかについては考慮していない。
本発明の目的は、検査装置の全自動化を図って装置の稼働率向上を図ると共に、TEGの検査も短時間に行うことができるウェハ検査方法及びその装置を提供することにある。
本発明のウェハ検査方法及びその装置は、異なる品種の半導体ウェハの夫々に複数形成されている半導体チップを検査するウェハ検査において、検査対象の半導体ウェハにマーキングされているウェハIDを読み取り、該ウェハIDで特定される最初の針合わせ及び移動量だけ当該半導体ウェハを移動させながら当該半導体ウェハに形成されている前記半導体チップの検査を順次行い、検査不可となる前記半導体チップが存在した場合には該半導体ウェハの検査をスキップして次の半導体ウェハの半導体チップ検査に進むことを特徴とする。
本発明のウェハ検査方法及びその装置における前記半導体チップの検査は、検査対象となる前記半導体チップの所定領域に形成されているTEG(Test Element Group)の検査であることを特徴とする。
本発明のウェハ検査方法及びその装置は、前記検査の結果得られた測定データに対して、前記ウェハIDで特定されるロット番号及びウェハ番号をヘッダ情報として付加して記録することを特徴とする。
本発明のウェハ検査方法及びその装置は、前記検査で必要となる測定条件,測定プログラムを、前記ウェハIDによって自動変更することを特徴とする。
本発明のウェハ検査方法及びその装置は、検査対象となる前記半導体ウェハをウェハ収納キャリアから順次取り出して検査を行う上記のいずれかに記載のウェハ検査において、品種の異なる半導体ウェハ毎に纏めて前記ウェハ収納キャリアに前記半導体ウェハが収納されていることを特徴とする。
本発明によれば、エラーが発生して装置を停止させずに次のウェハの検査に進むため、検査の自動化と装置稼働率向上を図ることが可能となる。また、針合わせずれによるチップNGを最小限に食い止めることができる。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係るウェハテストを行うプローバ装置の一般的構成図である。このプローバ装置20は、ウェハ31上に形成されたCCDやCMOS等の固体撮像素子を検査するため、上部に光源装置10が設けられている。
光源装置10は、ハロゲンランプ等の光源11と、光源11からプローバ装置20に照射される試験光15の出射光量を調整する光量調整器12と、プローバ装置20内にセットされた半導体ウェハ31に照射される試験光の光強度が所定強度になるように制御する光源制御部14とを備える。
光量調整器12は、第1スリット板12aと第2スリット板12bとから成り、両者を移動することで、両者間に形成されているスリット穴12cの開口量の調整を行い、試験光15の出射光量を調整する様になっている。
プローバ装置20は、検査対象となる固体撮像素子(以下、チップともいう。)が複数形成された半導体ウェハ31を載置するテーブル21と、検査対象となる固体撮像素子の電極パッドにプローブ針22aを当接してこの固体撮像素子の出力信号を収集する円盤形状のプローブカード22と、半導体ウェハ31上の所定箇所にマーキングされているウェハIDを読み取るOCR等のウェハID読取装置25とを備えている。尚、ウェハID読取装置25は、プローバ装置20に設けるのではなく、プローバ装置20の外部に設けても良い。
このプローバ装置を用いて固体撮像素子の検査を行う場合、例えば図2に示す様に、24枚の半導体ウェハ31を収納したウェハキャリア40から1枚の半導体ウェハ31を取り出してステージ21上にセットし、この半導体ウェハ31のウェハIDをウェハID読取装置25で読み取ると共に、ステージ21を移動させて検査対象の固体撮像素子を試験光15の直下位置に移動させる。そして、光源11からの試験光15を固体撮像素子に照射し、このとき固体撮像素子から出力される信号をプローブカード22で読み出すことで、検査を行う。
ウェハキャリア40内に収納される半導体ウェハ31が全て同一品種であれば、同一の測定条件、同一測定プログラムで検査可能であるが、異なる品種の半導体ウェハ31が1つのキャリア40内に混在する場合、品種毎に測定条件,測定プログラムを変更しなければならない場合がある。
図3は、ある品種の半導体ウェハ31aの表面模式図であり、図4は、異なる品種の半導体ウェハ31bの表面模式図である。図3に示す半導体ウェハ31aには、固体撮像素子50aが、計44個形成されており、図4に示す半導体ウェハ31bには、固体撮像素子50bが、計26個形成されている。同一口径の半導体ウェハを用いる場合、固体撮像素子50bの方が固体撮像素子50aよりチップ面積が大面積となっており、チップサイズが異なるため、チップ表面上のパターン(電極パッド位置)等も異なってくる。
従って、例えば、固体撮像素子50aを検査し、次に隣接する固体撮像素子50aの検査に移るときのステージ21の移動量と、固体撮像素子50bを検査し、次に隣接する固体撮像素子50bの検査に移るときのステージ21の移動量は、異なってくる。また、各々最初に測定する位置の針合わせも異なる。このため、半導体ウェハの品種を識別して、ウェハ最初の針合わせ及びステージ移動量等を制御する必要が生じる。
このため、本実施形態の半導体ウェハ31a,31bには、所定箇所にウェハID52がマーキングされており、ウェハID読取装置25はこのウェハID52を読み取り、ウェハ品種に応じた最初の針合わせやステージ移動量制御、試験環境の温度制御やプローブ針の針圧などの測定条件及びプローバ制御プログラム,測定プログラム等の変更を行う。ウェハID52は、本実施形態では、チップのパターンに関わる品種コードと、ロット番号と、ウェハ番号とを含む。尚、ウェハID52を単なる識別番号だけとし、この識別番号に対応したロット番号やウェハ番号等を、後述のデータベースから読み出す構成としてもよい。
半導体ウェハに半導体集積回路等を形成する場合、試験用トランジスタ,試験用ダイオード,試験用抵抗,試験用キャパシタ等のTEGをウェハの所定領域に形成し、このTEGを検査することで、半導体ウェハの良否を判断する様にしている。このTEGは、半導体ウェハに形成される全チップの所定領域に形成する場合もあり、また、図3,図4に示す様に、予め決めた少数のチップの所定領域にTEG53を形成する場合もある。あるいは、スクライブライン上に形成する場合(図示せず)もある。TEG53の検査は、全数検査する場合もあり、また、抜き取り検査で行う場合もある。
図5は、ウェハ検査装置の全体構成図である。複数の測定システムA,B,…がLAN61によりデータベース62に接続されている。各測定システムは、LAN61に接続されたホストコンピュータ63と、テスタ64と、図1で説明したプローバ装置20及びID読取装置25とが接続されている。テスタ64は、ホストコンピュータ63を介し、ウェハIDを読み取り、プローブカード22から検査データを取得し、ステージ21を制御し、ウェハIDに適合する測定プログラムや測定条件,プローバ制御プログラムをデータベース62からダウンロードしてプローバ装置20を制御する。
図6は、各テスタ64がホストコンピュータ63を介して実行するTEG検査方法の処理手順を示すフローチャートである。このTEG検査の開始に先立って、検査員は、TEG検査用プローブカード22を、プローバ装置20にセットする。プローバ装置20に複数種類のプローブカード22を同時にセットでき、セットされたプローブカード22の内のいずれかを選択して自動的または手動的にプローバ装置20内で移動させ測定対象チップの測定位置に移動させることができるプローバ装置20では、TEG検査用プローブカード22を測定位置に移動させる。
そして、TEG検査が開始されると、先ず、ウェハキャリア40のスロット番号“1”または“24”のスロット内から半導体ウェハ31が取り出され、この半導体ウェハ31がステージ21上にセットされる(ステップS1)。次に、この半導体ウェハ31のウェハID52がウェハID読取装置25によって読み取られ(ステップS2)、ウェハID52によって特定されるウェハ品種のTEG検査に必要な測定プログラム,測定条件,プローバ制御が、既にテスタ64にロードされている測定プログラム,プローバ制御,測定条件と異なるか否かを判定し(ステップS3)、異なる場合には、データベース62から該当の測定プログラム,測定条件,プローバ制御プログラムをロードして交換する(ステップS4)。プローバ装置も、ウェハIDに適合した最初の針合わせ位置と測定個所への移動量等の情報ファイル(プローバファイルと呼ぶ)をダウンロードする。測定プログラム,プローバファイル等の変更が不要な場合には、このステップS4を飛び越してステップS5に進む。
ステップS5では、測定プログラムをスタートさせ、次のステップS6では、測定が可能であるか否かを判定する。エラーが発生していない場合には測定が可能であるためステップS7に進み、測定を行う。図3の半導体ウェハ31aの場合、例えば先ず、チップ50a―1のTEG53の測定を行う。この測定データ、すなわちTEG検査用プローブ22から出力されテスタ64によって収集された測定データには、ウェハID52で読み取られたロット番号及びウェハ番号と、チップ番号(当該チップの位置座標でも良い。)とがヘッダ情報の一部として付加され、データベース62に送信され格納される。
チップ50a―1のTEG53の測定が終わった後は、TEG検査対象のチップの全部の検査が終了したか否かを判定し(ステップS8)、終了していない場合には、ウェハID52で特定される移動量だけステージ21を移動させて次の測定対象チップ(例えばチップ50a―2)がプローブカード22位置となるようにし(ステップS9)、再びステップS6に戻り、ステップ7,ステップ8,ステップ9の処理を繰り返す。
プローブカード22の針合わせ等に異常が検出され、エラーとなった場合には、ステップS6での判定結果が否定すなわち測定不可と判定されるため、当該チップの測定をスキップしてステップS10に進み、次のTEG検査対象のウェハの測定に進む。この測定不可によるスキップ処理は、該当ウェハの針合わせが不適切でウェハに無用のキズを付けないための処置である。
ステップS8で当該半導体ウェハのTEG検査対象チップの全部のTEGの特性測定が終了したと判断した場合には、ステップS8からステップS10に進み、今度は、キャリア40内の全部の半導体ウェハのTEG検査が終了したか否かを判定する。終了していない場合には、ステップS1に戻り、次の半導体ウェハのTEG検査に進む。キャリア40が複数ある場合には、自動搬送システム等を制御して次のキャリアをプローバ装置20まで搬送し、このキャリアに収納されている半導体ウェハのTEG検査を上述と同様に繰り返す。
次の半導体ウェハのTEG検査に入る場合には、ステージ21からTEG検査済みの半導体ウェハ31を取り外し、この半導体ウェハ31を、キャリア40のスロット番号“1”または“24”のスロット内に収納すると共に、キャリア40の例えばスロット番号“2”または“23”のスロット内から次の検査対象となる半導体ウェハを取り出し、ステージ21にセットし、上述したステップS1〜ステップS10を繰り返す。
以上述べた実施形態によれば、図2に示すキャリア40内に複数品種の半導体ウェハが混在していても、また、斯かるキャリアが複数存在していても、全自動により全キャリア内の全ての半導体ウェハのTEG検査が行われ、作業時間の短縮化と作業員による手作業の省力化(無人運転化)、装置の稼働率向上を図ることが可能となる。本実施形態では、検査中にエラーが発生した場合、エラー発生に関わる検査対象チップの測定をスキップして次の検査対象ウェハの測定に進むため、更に装置稼働率の向上を図ることが可能となる。
また、本実施形態では、品種毎に半導体ウェハを纏めてキャリア内にセットすると、測定プログラム,測定条件等の交換頻度を低減でき、検査時間の短縮化を図ることが可能となる。また、ウェハ品種が異なってもTEG検査用の電極パッドの配置パターンを同一にすると共に測定プログラムやプローブカードの統一化を図ることで、更にTEG検査に要する時間の短縮化を図ることが可能となる。
上述した実施形態では、TEG検査の例を説明したが、このTEG検査と同様の検査方法を、全チップの電気的特性試験を行うウェハテストにも適用することで、ウェハテストの全自動化と装置稼働率向上等を図ることができることはいうまでもない。
本発明によれば、複数種類の品種のウェハが混在する場合でも自動的に連続して検査を行うことができるため、検査の省力化,全自動化,装置の稼働率向上を図ることができ、固体撮像素子等の半導体集積回路の検査装置として有用である。
本発明の一実施形態に係るTEG検査装置で用いるプローバ装置の構成図である。 図1のプローバ装置で検査する半導体ウェハを収納したキャリアの説明図である。 図1のプローバ装置で検査する半導体ウェハの表面模式図である。 図3と異なる品種の半導体ウェハの表面模式図である。 本発明の一実施形態に係るTEG検査装置の構成図である。 図5に示すテスタが実行するTEG検査方法の処理手順を示すフローチャートである。
符号の説明
10 光源装置
15 試験光
20 プローバ装置
21 ステージ
22 プローブカード
25 ID読取装置
31,31a,31b 半導体ウェハ
40 キャリア
50a,50b 固体撮像素子(チップ)
52 ウェハID
53 TEG
62 データベース
64 テスタ

Claims (10)

  1. 異なる品種の半導体ウェハの夫々に複数形成されている半導体チップを検査するウェハ検査方法において、検査対象の半導体ウェハにマーキングされているウェハIDを読み取り、該ウェハIDで特定される最初の針合わせ及び移動量だけ当該半導体ウェハを移動させながら当該半導体ウェハに形成されている前記半導体チップの検査を順次行い、検査不可となる前記半導体チップが存在した場合には該半導体ウェハの検査をスキップして次の半導体ウェハの半導体チップ検査に進むことを特徴とするウェハ検査方法。
  2. 前記半導体チップの検査は、検査対象となる前記半導体チップの所定領域に形成されているTEG(Test Element Group)の検査であることを特徴とする請求項1に記載のウェハ検査方法。
  3. 前記検査の結果得られた測定データに対して、前記ウェハIDで特定されるロット番号及びウェハ番号をヘッダ情報として付加して記録することを特徴とする請求項1または請求項2に記載のウェハ検査方法。
  4. 前記検査で必要となる測定条件,測定プログラムを、前記ウェハIDによって自動変更することを特徴とする請求項1乃至請求項3のいずれかに記載のウェハ検査方法。
  5. 検査対象となる前記半導体ウェハをウェハ収納キャリアから順次取り出して検査を行う請求項1乃至請求項4のいずれかに記載のウェハ検査方法において、品種の異なる半導体ウェハ毎に纏めて前記ウェハ収納キャリアに前記半導体ウェハが収納されていることを特徴とするウェハ検査方法。
  6. 異なる品種の半導体ウェハの夫々に複数形成されている半導体チップを検査するウェハ検査装置において、検査対象の半導体ウェハにマーキングされているウェハIDを読み取るウェハID読取手段と、該ウェハID読取手段で読み取られた前記ウェハIDで特定される最初の針合わせ及び移動量だけ当該半導体ウェハを移動させながら当該半導体ウェハに形成されている前記半導体チップの検査を順次行う検査手段と、検査不可となる前記半導体チップが存在した場合には該半導体ウェハの検査をスキップして次の半導体ウェハの半導体チップ検査に進むスキップ手段とを備えることを特徴とするウェハ検査装置。
  7. 前記半導体チップの検査は、検査対象となる前記半導体チップの所定領域に形成されているTEG(Test Element Group)の検査であることを特徴とする請求項6に記載のウェハ検査装置。
  8. 前記検査の結果得られた測定データに対して、前記ウェハIDで特定されるロット番号及びウェハ番号をヘッダ情報として付加して記録する記録手段を備えることを特徴とする請求項6または請求項7に記載のウェハ検査装置。
  9. 前記検査で必要となる測定条件,測定プログラムを、前記ウェハIDによって自動変更する手段を備えることを特徴とする請求項6乃至請求項8のいずれかに記載のウェハ検査装置。
  10. 検査対象となる前記半導体ウェハをウェハ収納キャリアから順次取り出して検査を行う請求項6乃至請求項9のいずれかに記載のウェハ検査装置において、品種の異なる半導体ウェハ毎に纏めて前記ウェハ収納キャリアに前記半導体ウェハが収納されていることを特徴とするウェハ検査装置。
JP2005140117A 2005-05-12 2005-05-12 ウェハ検査方法及びその装置 Pending JP2006319125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005140117A JP2006319125A (ja) 2005-05-12 2005-05-12 ウェハ検査方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005140117A JP2006319125A (ja) 2005-05-12 2005-05-12 ウェハ検査方法及びその装置

Publications (1)

Publication Number Publication Date
JP2006319125A true JP2006319125A (ja) 2006-11-24

Family

ID=37539526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140117A Pending JP2006319125A (ja) 2005-05-12 2005-05-12 ウェハ検査方法及びその装置

Country Status (1)

Country Link
JP (1) JP2006319125A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010523945A (ja) * 2007-04-03 2010-07-15 スキャニメトリクス,インコーポレイテッド アクティブプローブ集積回路を用いた電子回路試験
WO2017023546A1 (en) * 2015-08-05 2017-02-09 Teradyne, Inc. Mem relay assembly for calibrating automated test equipment
JP6315865B1 (ja) * 2017-09-04 2018-04-25 ハイソル株式会社 プローバシステム
US11018038B2 (en) 2018-10-05 2021-05-25 Samsung Electronics Co., Ltd. Apparatus for sawing a semiconductor package
CN116417365A (zh) * 2023-06-12 2023-07-11 合肥晶合集成电路股份有限公司 晶圆测试方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010523945A (ja) * 2007-04-03 2010-07-15 スキャニメトリクス,インコーポレイテッド アクティブプローブ集積回路を用いた電子回路試験
KR101499047B1 (ko) * 2007-04-03 2015-03-05 스캐니메트릭스 인크. 활성 프로브 집적 회로를 이용한 전자 회로 테스팅
US10048348B2 (en) 2015-08-05 2018-08-14 Teradyne, Inc. MEM relay assembly for calibrating automated test equipment
KR20180027594A (ko) * 2015-08-05 2018-03-14 테라다인 인코퍼레이티드 자동화된 테스트 장비 교정용 mem 중계기 어셈블리
CN107850642A (zh) * 2015-08-05 2018-03-27 泰拉丁公司 用于校准自动化测试设备的mem继电器组件
WO2017023546A1 (en) * 2015-08-05 2017-02-09 Teradyne, Inc. Mem relay assembly for calibrating automated test equipment
CN107850642B (zh) * 2015-08-05 2020-03-10 泰拉丁公司 用于校准自动化测试设备的mem继电器组件
KR102603932B1 (ko) 2015-08-05 2023-11-20 테라다인 인코퍼레이티드 자동화된 테스트 장비 교정용 mem 중계기 어셈블리
JP6315865B1 (ja) * 2017-09-04 2018-04-25 ハイソル株式会社 プローバシステム
JP2019046990A (ja) * 2017-09-04 2019-03-22 ハイソル株式会社 プローバシステム
US11018038B2 (en) 2018-10-05 2021-05-25 Samsung Electronics Co., Ltd. Apparatus for sawing a semiconductor package
CN116417365A (zh) * 2023-06-12 2023-07-11 合肥晶合集成电路股份有限公司 晶圆测试方法
CN116417365B (zh) * 2023-06-12 2023-09-08 合肥晶合集成电路股份有限公司 晶圆测试方法

Similar Documents

Publication Publication Date Title
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
US6766208B2 (en) Automatic production quality control method and system
KR100430174B1 (ko) 로트에 의거하지 않은 집적 회로 제조 방법
KR100270652B1 (ko) 반도체디바이스반송처리장치
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
JP2006237378A (ja) ウェハプローバおよびウェハ検査方法
CN109564883B (zh) 用于自动视觉缺陷检查之后的电子裸片覆墨的系统和方法
KR101372995B1 (ko) 결함 검사방법
JP2006319125A (ja) ウェハ検査方法及びその装置
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
KR100348102B1 (ko) 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법
KR100748464B1 (ko) 반도체 장치 제조 방법
US20090096462A1 (en) Wafer testing method
JP2008172203A (ja) 半導体チップの選別装置
JP2000243794A (ja) 半導体ウエハの解析方法
JPH0574878A (ja) ウエーハの試験方法
JP2010085145A (ja) 検査装置及び検査方法
KR20160002476A (ko) 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
JPH05121496A (ja) 不良チツプ除去方法
JP2009259942A (ja) 検査方法及び検査装置
JPS59122971A (ja) プリント基板の自動検査方式
JP2007033248A (ja) 半導体装置の検査方法および半導体装置のテスター
KR100595139B1 (ko) 프루브 카드의 아이디 인식 장치 및 그 인식 방법
JP2007095766A (ja) プローバ装置及び半導体デバイスの検査方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071122