KR100430174B1 - 로트에 의거하지 않은 집적 회로 제조 방법 - Google Patents

로트에 의거하지 않은 집적 회로 제조 방법 Download PDF

Info

Publication number
KR100430174B1
KR100430174B1 KR10-1999-7008661A KR19997008661A KR100430174B1 KR 100430174 B1 KR100430174 B1 KR 100430174B1 KR 19997008661 A KR19997008661 A KR 19997008661A KR 100430174 B1 KR100430174 B1 KR 100430174B1
Authority
KR
South Korea
Prior art keywords
code
wafer
dice
lots
manufacturing process
Prior art date
Application number
KR10-1999-7008661A
Other languages
English (en)
Other versions
KR20010005597A (ko
Inventor
존스마크.엘.
바네트그레고리에이.
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20010005597A publication Critical patent/KR20010005597A/ko
Application granted granted Critical
Publication of KR100430174B1 publication Critical patent/KR100430174B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/12—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using record carriers
    • G05B19/128—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using record carriers the workpiece itself serves as a record carrier, e.g. by its form, by marks or codes on it
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31296—Identification, pallet object data and program code for station
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45026—Circuit board, pcb
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

고유의 퓨즈 식별(ID)을 각각 갖는 타입의 집적 회로(IC)의 연속적이며, 로트에 의거하지 않은 제조 방법(30)은, 각각의 상기 IC 디바이스의 퓨즈 ID를 판독하는 단계와, 실질적으로 연속적인 방식으로 단계(32)를 통하여 상기 IC 디바이스의 다수의 로트를 진행시키는 단계와, 상기 공정의 상기 단계(32)를 통하여 각각의 IC 디바이스의 진행과 관련된 검사 데이터를 발생하는 단계와, 각각의 IC 디바이스에 대해 발생된 데이터를 IC 디바이스가 상기 공정의 상기 단계를 통해 트래킹되도록하는 관련 IC 디바이스의 퓨즈 ID와 관련시키는 단계를 포함한다.

Description

로트에 의거하지 않은 집적 회로 제조 방법{Method for continuous, non lot-based integrated circuit manufacturing}
집적 회로(IC)는 "제조(fabrication)"라 불리는 IC 제조 공정에서 실리콘과 같은 반도체 재료의 웨이퍼의 표면상에서 형성된 작은 전자 회로이다. 일단 IC가 제작되면, IC는 다양한 전자적 특성 평가를 위해 검사(probe)되고, 상기 웨이퍼로부터 절단되어 불연속적인 IC 다이스(dice) 또는 "칩"을 형성하고, 그 다음에 소비자의 사용을 위해 리드 프레임 패키징, 칩-온-보드(Chip-On-Board ; COB) 패키징, 플립-칩(flip-chip) 패키징을 포함하는 공지되어 있는 다양한 IC 패키징 기술을 이용하여 조립된다.
제조 공정 동안, IC에 대하여 일반적으로 다양한 검사를 하여 장착되었을 때 이들이 적절히 동작될 수 있는지 확인한다. 통상적으로 상기 검사는 속도 등급 매김 검사, 번-인(burn-in) 검사 및 결함과 기능을 검사하고 속도에 대한 IC 등급을 매기는 최종 검사와 같은 공지되어 있는 다양한 검사 단계를 포함한다.
IC는 일반적으로 전술한 제조, 프로브, 조립, 검사 단계를 통하여 트래킹(tracking)되므로, 검사 단계에서 IC에 대해 행해진 검사 결과들과 IC가 제조 공정을 통하여 거친 "경로" 사이의 상관을 찾아낼 수 있다. 예를 들면, 제조 공정을 통하여 IC 그룹을 트래킹하므로서, 특정 와이어-본딩 기계 상에서 와이어 본딩된 IC가 검사시 비정상적으로 높은 고장률을 갖는다는 것을 판정할 수도 있다. 이와 마찬가지로, 검사 기계 그 자체가 비정상적인 수의 IC를 고장으로 판정할 수도 있다. 어느 경우에서도, 제조 공정 동안 IC를 트래킹하면, 문제의 원인을 정확히 찾아내서 해결 할 수 있다.
도 1에 도시된 바와 같이, IC 제조 공정의 처리 단계(12)를 통해 IC를 트래킹(tracking)하는 종래의 과정(10)은 IC에 대한 로트(lot) 번호를 이용하는 과정을 포함한다. 로트 번호는 제조(fabrication) 동안 웨이퍼에 처음으로 할당된다. 일반적으로, 20 내지 50 개의 웨이퍼로 이루어진 웨이퍼 그룹은 하나의 고유 로트 번호(예를 들면, 36/1/9970)를 수신한다. 웨이퍼 그룹이 검사 단계로 진행하면, 웨이퍼는 일반적으로 여러개의 서브-로트(sub-lot)로 나누어지는데, 각각의 서브-로트에는 상기 그룹의 원래의 로트 번호의 수정된 형태인, 새로운 로트 번호("서브-로트" 번호라고도 함)(예를 들면, 36/1/9970/0, 36/1/9970/1,...)가 할당된다. 상기 그룹이 제조 공정을 거치는 동안, 일반적으로 서브-로트는 상기 그룹이 다수의 서브-로트 분할 될 때까지 여러 가지 이유로 분할 및 재분할되며, 이들은 모두 상기 그룹의 원래의 로트 번호의 수정된 형태인 고유 로트 번호를 갖는다.
종래의 트래킹 과정(10)에서, 서브-로트(예를 들면, 서브-로트 H)는 상기 처리 단계(12)를 통한 서브-로트의 진행을 기다리는 입력 큐(14)로부터 수신된다. 처리 단계(12)는 예를 들면, 프로브(probe), 웨이퍼 소(wafer saw), 속도 등급매김(speed grading), 번-인 또는 최종 검사를 포함하는 IC 제조 공정의 어느 한 단계일 수도 있다.
서브-로트가 상기 처리 단계(12)를 통해 진행하면, 상기 처리 단계(12)와 관련된 데이터(16)가 발생한다. 이러한 데이터(16)는 예를 들면, 처리 장치의 식별 및 처리 단계(12)에 대한 조작원, 상기 처리 단계(12)의 설정에 대한 정보, 서브-로트가 상기 처리 단계(12)를 통해 진행한 시간 및 날짜, 상기 처리 단계(12)로부터의 양품률 및 검사결과를 포함할 수도 있다.
서브-로트가 상기 처리 단계(12)에서 진행하면, 상기 발생된 데이터에 의거하여 처리 리포트(18)가 수동으로 또는 자동으로 발생된다. 상기 리포트, 즉 상기 데이터(16)를 서브-로트의 IC와 관련지어 상기 처리 단계(12) 동안의 IC를 관찰할 수 있도록, 상기 리포트에는 서브-로트의 IC의 로트 번호(예를 들면, "H")가 나열되어 있다. 또한, 서브-로트의 IC의 로트 번호를 식별하는 다른 표시가 제조 공정을 통하여 서브-로트에 첨가되는 경우에는 필요치 않지만, 일반적으로, 리포트(18)는 데이터(16)가 서브-로트의 IC와 상관되도록 하기 위해 제조 공정의 나머지 공정을 통해 서브-로트에 수반된다.
발생된 리포트(18)에 의해, 처리된 서브-로트(예를 들면, 서브-로트 H)가 상기 처리 단계(12)와 관련된 장치로부터 출력 큐로 소거되고 다른 서브-로트(예를 들면, 서브-로트 I)를 처리하기 위한 처리 단계(12)가 준비된다. 상기 처리된 서브-로트가 소거되면, 다음 서브-로트가 처리될 수 있다. 상기 "소거" 처리는, 두 개의 서브-로트(예를 들면, 서브-로트 H 및 I)가 연속적으로 처리 단계(12)를 거치면, 종래의 트래킹 과정(10)이 두 개의 서브-로트가 각각 올바른 서브-로트로 진행할 때 발생한 처리 리포트(18)와 데이터(16)를 상관시킬 수 없기 때문에 필요하다. 그렇지 않으면, 두 개의 서브-로트에 대한 데이터가 혼합되어 트래킹 과정(10)의 처리 단계(12)에서 두 개의 서브-로트를 트래킹할 수 없게 된다.
전술한 종래의 트래킹 과정은 고가의 제조 및 검사 장비를 필요로 하며, 처리 리포트가 발생되고 상기 제조 장비가 이미 처리된 서브-로트를 소거하는 동안 서브-로트를 입력 큐에 "대기"시키므로서 다른 자원들을 비효율적으로 사용하는 등의 문제점이 있다. 다수의 장치를 병렬로 하여 서브-로트를 처리하는데 이용하는 처리 단계에서, 다른 장치들이 서브-로트를 처리하는데 있어서 그들에 할당된 부분을 담당하는 동안 일부 장치들은 사용되지 않으며, 그 다음의 서브-로트는 입력 큐에 대기하고 있다. 또한, 처리 리포트의 발생과, 장치로부터 처리된 서브-로트를 소거하는 작업은 조작원에 의한 수동 작업을 요하는 경우가 있다. 또한, 제조 공정에서 서브-로트에 물리적으로 수반되는 처리 리포트가 손실되거나 손상될 수도 있으며, 따라서 이를 소정의 IC를 트래킹하는 수단으로서 신뢰할 수 없다.
미국 특허 제 5,301,143, 5,294,812, 5,103,166호에는 품질 관리원이 웨이퍼에 대한 고장 분석을 통하여 IC를 트래킹하는 방법이 개시되어 있다. IC로부터 이들의 웨이퍼로 거꾸로 트래킹함으로서, IC와 관련된 검사 데이터를 웨이퍼와 상관시켜 상기 웨이퍼에 대한 가능한 문제점들을 정확하게 파악할 수 있다. 이러한 방법은 제조 라인의 "외부(off)"에서 발생하며, IC를 식별하기 위해 각각의 IC에 프로그램된 이른바 "퓨즈(fuse) ID"라 하는 전기적으로 검색 가능한 식별(ID)을 이용한다. 퓨즈 ID 및 다른 전기적으로 검색 가능한 ID 코드는 일반적으로 IC 상의 회로 내의 선택된 퓨즈 또는 안티-퓨즈를 끊으므로서 IC에 프로그램되어 상기 회로는 억세스시 그 ID 코드를 출력한다. 그러나, 불행해도 이들 방법은 전술한 종래의 로트에 기초한 트래킹 과정에서 유발된 비효율성 문제를 해결하지 못한다.
따라서, 제조 자원들을 보다 효율적으로 이용하는 IC 제조 공정을 통한 IC 트래킹 과정이 요구된다. 이러한 과정에서는 IC가 처리되기를 기다리는 동안 장치가 대기하는 일이 없다. 또한, 이러한 과정에서는 종래의 트래킹 과정에 의해서는 얻을 수 없는 수준의 신뢰도를 얻을 수 있다.
본 발명은 집적 회로(IC) 제조 방법에 관한 것으로서, 특히, IC 제조 공정의 하나 이상의 단계를 통해 다수의 로트(lot)로부터 IC 디바이스의 실질적으로 연속적인 흐름(flow)에서 IC 디바이스를 트래킹하는 방법에 관한 것이다.
도 1은 종래의 로트에 기초한 집적 회로(IC) 제조 공정에서의 처리 단계를 도시한 흐름도.
도 2는 본 발명에 따른 실질적으로 연속적인 로트에 의거하지 않은 IC 제조 공정에서의 처리 단계를 도시한 흐름도.
IC 제조 공정의 한 단계를 통하여 실질적으로 유일한 식별(ID) 코드(예를 들면, 퓨즈 ID)를 각각 갖는 타입의 집적 회로(IC) 디바이스를 트래킹하는 본 발명에 따른 방법은 각각의 IC 디바이스의 ID 코드를 판독하는 단계와, 실질적으로 연속적인 방식으로 상기 제조 공정의 상기 단계를 통하여 IC 디바이스의 다수의 로트를 진행시키는 단계와, 상기 제조 공정의 상기 단계를 통한 각각의 IC 디바이스의 진행과 관련된 처리 장치 데이터 또는 검사 데이터와 같은 데이터를 발생하는 단계와, 각각의 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 ID 코드와 관련시키는 단계를 포함한다.
상기 데이터를 ID 코드와 관련시키므로서, 본 발명에 따른 방법은 IC 디바이스가 상기 제조 공정의 상기 단계를 통하여 트래킹되도록 할 수 있다. 또한, IC 디바이스의 다수의 로트가 상기 제조 공정의 상기 단계를 통하여 연속적으로 진행할 수 있다. 또한, ID 코드 및 본 발명의 방법을 이용하여 발생된 관련 데이터는 제조 공정을 통하여 진행하기 때문에 물리적으로 IC에 수반될 필요가 없으며, 따라서 본 발명에 따른 방법은 종래의 트래킹 과정보다 신뢰성이 높다.
다른 실시예에 따르면, 반도체 웨이퍼로부터 IC 디바이스를 제조하는 방법은 다수의 로트에 웨이퍼를 제공하는 단계와, 웨이퍼 상에서 IC를 제조하는 단계와, 각각의 IC가 퓨즈 ID와 같은 실질적으로 유일한 ID 코드를 영구적으로 저장하도록 하는 단계와, IC 다이스를 형성하도록 웨이퍼로부터 IC를 분리하는 단계와, IC 다이스를 IC 디바이스로 조립하는 단계와, 각각의 IC 디바이스의 IC로부터 IC 코드를 판독하는 단계와, 각각의 IC 디바이스를 검사하는 단계와, IC 디바이스를 검사하는 동안,- 실질적으로 연속적인 방식으로 적어도 하나의 검사 단계를 통하여 다수의 웨이퍼의 로트로부터 IC 디바이스를 진행시키고, 상기 검사 단계를 통한 각각의 IC 디바이스의 진행과 관련된 데이터를 발생하고, 각각의 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 IC의 ID 코드와 관련시키는 단계를 포함한다.
다른 실시예에서, IC 제조 공정과 관련된 변수들을 IC 디바이스가 상기 공정을 통하여 진행할 때 IC 디바이스의 성능과 관련된 변수와 상관시키는 방법은, 다수의 로트로부터 각각의 다수의 IC가 퓨즈 ID와 같은 실질적으로 유일한 ID 코드를 저장하는 단계와, 각각의 IC 디바이스로부터 ID 코드를 판독하는 단계와, 실질적으로 연속적인 방식으로 제조 공정 중 적어도 한 단계를 통하여 다수의 로트로부터 IC 디바이스를 진행시키는 단계와, 상기 제조 공정의 상기 단계를 통한 IC 디바이스 진행 동안 상기 공정의 상기 단계과 관련된 처리 변수를 발생하고, IC 디바이스가 상기 제조 공정의 적어도 하나의 단계를 통하여 진행할 때 적어도 일부 IC 디바이스의 성능과 관련된 변수에 대한 데이터를 발생하고, 상기 처리 변수 관련 데이터와 각각의 IC 디바이스에 대해 발생된 성능 변수 관련 데이터를 상기 데이터와 관련된 IC 디바이스의 ID 코드와 관련시켜 상기 처리 변수를 상기 성능 변수와 상과시키는 단계를 포함한다.
도 2에 도시된 바와 같이, IC 제조 공정에서 단계 32를 통하여 집적 회로(IC) 디바이스를 트래킹하는 본 발명에 따른 방법은 다수의 혼합된 로트(36)로부터 IC 디바이스를 수신하는 단계(34)를 포함한다. 당업자라면 본 발명이 동적랜덤 억세스 메모리(DRAM), 정적 랜덤 억세스 메모리(SRAM), 동기 DRAM(SDRAM), 처리기 애플리케이션 특정(specific) IC(ASIC), 판독 전용 메모리(ROM) IC, 전기적 소거 가능한 프로그램 가능 ROM(EEPROM) IC를 포함하는 어떠한 IC 디바이스 및 상이한 타입의 IC 디바이스의 조합에 적용될 수 있음을 알 수 있을 것이다. 또한, 단계(32)는 조립 및 검사 단계를 포함하는 IC 제조 공정의 어느 한 단계일 수도 있다. 또한, 단계(32)는 단일 머신, 머신의 일부, 직렬 또는 병렬로 동작하는 다수의 머신, 또는 이들의 조합에 의한 처리를 포함할 수도 있다. 또한, 다수의 혼합된 로트(36)로부터 IC 디바이스를 수신하는 단계(34)는 IC 디바이스를 발생하는 로트에 관계가 없으며, 따라서 종래의 로트에 기초한 트래킹 과정에서보다 처리 장치를 더 효율적으로 사용할 수 있다. 본 발명은 이해를 돕고자 단일 처리 단계(32)로 구현된 것으로 기재되어 있지만, 본 발명은 일반적으로 모든 종말 재처리(back-end) 검사 단계와 같은 일련의 처리 단계들로 구현됨을 주지하라.
IC 디바이스는 공지되어 있는 전술한 퓨즈 ID와 같은 고유 식별(ID) 코드로 각각 프로그램된다. 요약하면, 퓨즈 ID는 IC 디바이스 상의 회로의 퓨즈 또는 안티-퓨즈를 선택적으로 끊음으로서 IC 디바이스에 프로그램되어, 상기 회로 억세스시 상기 회로는 ID 코드를 출력한다. 각각의 IC 디바이스에 프로그램된 ID 코드가 예를 들면, IC 디바이스에 대한 로트 번호, 웨이퍼 번호, 웨이퍼 위치를 규정하므로서 유일하게 되도록 하는 것이 양호하지만, 이것은 본 발명을 실시하는데 있어서 필수적인 것은 아니다. 예를 들면, ID 코드가 동일 반도체 웨이퍼 또는 동일 로트로부터 유도된 모든 IC 디바이스에 대하여 동일하다 하더라도, 이것은 본 발명의목적에 부합할 것이다.
IC 디바이스가 처리 단계(32)를 거치기 전 또는 후에, 상기 IC 디바이스의 ID 코드는 컴퓨터에 데이터(38)로서 판독 및 저장된다. IC 디바이스가 처리 단계(32)를 진행하면, 처리 단계(32)와 관련된 데이터(40)가 각각의 IC 디바이스에 대해 발생된다. 이러한 데이터(40)는 예를 들면, 사용된 처리 장치, 현재의 조작 인원, 셋-업, 처리 단계(32)에 대한 시간 및 날짜와 같은 처리 변수들 및 양품률 및 처리 단계(32)로부터의 검사 결과와 같은 실행 변수들을 포함할 수도 있다. 처리 단계(32)에 대한 셋-업은 예를 들면, 표준 셋-업 또는 기술자에 의한 특정 작업 요구(SWR)에 따른 셋-업을 포함한다.
ID 코드 데이터(38) 및 처리 관련 데이터(40)는 처리 단계(32)에서 발생한 ID 코드 데이터(38) 및 이전의 처리 단계들에서 발생한 ID 코드 데이터에 공통인 ID 코드에 대한 참조를 통하여 컴퓨터에 의해 처리 단계(32) 이전의 처리 단계들로부터의 데이터와 자동으로 상관될 수도 있다. 그 결과, 사용된 처리 장치와 같은 처리 변수들과 검사 결과와 같은 실행 변수들 사이에 상관이 검출될 수 있다. 따라서, 예를 들면, 특정 제조업자에 의해 제공된 반도체 웨이퍼의 특정 부분으로부터 유도된 IC 디바이스가 특정 검사 단계에서 비정상적으로 높은 고장율을 가진다는 것을 판별할 수 있다. 상관 처리는 정보를 즉시 이용할 수 있도록 실시간으로 행해지는 것이 양호하지만, 나중에 상관을 행하는 것도 본 발명의 범주내에 포함된다.
IC 디바이스가 처리 단계(32)를 거치면, 처리된 IC 디바이스는 처리단계(32)로부터 혼합 출력 로트(42)로 출력된다. 어떤 경우에는 다른 IC 디바이스가 처리되기 전에 처리된 IC 디바이스가 처리 장치로부터 제거되어야 하지만, 연속 공급 장치(serial-feed machines)에서와 같은 다른 경우에는 다른 IC 디바이스가 처리 단계(32)를 통하여 진행하고 또 다른 IC 디바이스가 처리 단계(32)에 의해 수신되는 동안 처리된 IC 디바이스가 상기 처리 단계(32)로부터 출력된다. 이들 경우는 본 발명의 범주내에 포함된다.
처리된 IC 디바이스의 ID 코드를 판독하고 이들 코드를 처리 과정 동안 발생한 데이터와 결합함으로서, 본 발명에 따른 방법(30)은 로트에 기초한 제조에 대한 필요성을 완전히 회피할 수 있다. 따라서 입력 및 출력 로트(36 및 42)는 로트에 관계없이 혼합될 수도 있으며, 처리 단계(32)를 통한 IC 디바이스의 처리는 실질적으로 연속적인 방식으로 진행할 수 있으며, 따라서 처리 장치의 이용을 상당히 향상할 수 있다. 또한, ID 코드 및 본 발명의 방법을 이용하여 발생한 관련 데이터가 제조 공정을 통하여 진행할 때 IC에 물리적으로 수반될 필요가 없기 때문에, 본 발명의 방법은 종래의 트래킹 처리 과정보다 신뢰할 수 있다.
본 발명을 특정 실시예와 관련하여 기술하였지만, 본 발명은 전술한 예에 한정되지 않는다. 예를 들면, 본 발명은 전술한 IC 디바이스 외에 싱글 인-파인 메모리 모듈(SIMM) 및 듀얼 인-라인 메모리 모듈(DIMM)의 제조도 그 범주내에 포함한다. 따라서, 본 발명은 전술한 본 발명의 원리에 따른 모든 동등한 방법을 그 범주내에 포함하는 첨부한 청구범위에 의해서만 한정된다.

Claims (26)

  1. 집적 회로(IC) 디바이스 제조 공정에서 상기 제조 공정의 한 단계를 통하여 IC 디바이스의 다수의 로트를 트래킹하는 방법에 있어서,
    상기 방법은,
    각각의 IC 디바이스에 실질적으로 유일한 식별(ID) 코드를 제공하는 단계와,
    각각의 상기 다수의 로트에서 각각의 IC 디바이스의 상기 ID 코드를 판독하는 단계와,
    실질적으로 연속적인 방식으로 상기 제조 공정의 상기 단계를 통하여 상기 다수의 로트내의 IC 디바이스를 진행시키는 단계와,
    상기 제조 공정의 상기 단계를 통하여 각각의 IC 디바이스의 진행에 관련된 데이터를 발생하는 단계와,
    IC 디바이스의 다수의 로트가 상기 제조 공정의 상기 단계를 통하여 트래킹될 수 있도록 각각의 상기 IC 디바이스에 대해 발생된 상기 데이터를 관련 IC 디바이스의 ID 코드와 관련시키는 단계를 포함하는 방법.
  2. 제 1항에 있어서,
    각각의 상기 IC 디바이스는 실질적으로 유일하며 전기적으로 검색할 수 있는 ID 코드로 프로그램되고, 각각의 IC 디바이스의 ID 코드를 판독하는 상기 단계는 각각의 IC 디바이스의 ID 코드를 전기적으로 검색하는 단계를 포함하는 방법.
  3. 제 1항에 있어서,
    각각의 IC 디바이스는 고유 퓨즈 ID로 프로그램되고, 각각의 IC 디바이스의 ID 코드를 판독하는 단계는 각각의 IC 디바이스내로 프로그램된 상기 퓨즈 ID를 판독하는 단계를 포함하는 방법.
  4. 제 1항에 있어서,
    상기 IC 디바이스 제조 공정의 단계는 조립 단계를 포함하고, 상기 IC 디바이스 제조 공정의 상기 단계를 통하여 상기 다수의 로트내의 IC 디바이스를 진행시키는 단계는 상기 조립 단계를 통하여 IC 디바이스를 진행시키는 단계를 포함하는 방법.
  5. 제 1항에 있어서,
    상기 IC 디바이스 제조 공정의 단계는 검사 단계를 포함하고, 상기 IC 디바이스 제조 공정의 상기 단계를 통하여 상기 다수의 로트내의 IC 디바이스를 진행시키는 단계는 상기 검사 단계를 통하여 IC 디바이스를 진행시키는 단계를 포함하는 방법.
  6. 제 1항에 있어서,
    상기 각각의 IC 디바이스의 ID 코드를 판독하는 단계는, 상기 IC 디바이스 제조 공정의 상기 단계를 통하여 IC 디바이스를 진행시키는 단계 이전에 발생하는 방법.
  7. 제 1항에 있어서,
    상기 제조 공정의 상기 단계를 통하여 상기 IC 디바이스를 진행시키는 단계는 상기 제조 공정의 상기 단계과 관련된 다수의 장치를 통하여 연속적으로 상기 IC 디바이스를 진행시키는 단계를 포함하는 방법.
  8. 제 1항에 있어서,
    상기 제조 공정의 상기 단계를 통하여 IC 디바이스를 진행시키는 단계는, 상기 제조 공정의 상기 단계과 관련된 병렬 장치를 통하여 상기 IC 디바이스를 진행시키는 단계를 포함하는 방법.
  9. 제 1항에 있어서,
    상기 공정의 상기 단계를 통한 각각의 IC 디바이스의 진행과 관련한 데이터를 발생하는 단계는, 처리 장치 데이터, 처리 인원 데이터, 처리 셋-업 데이터, 시간 및 날짜, 양품률 데이터, 검사 데이터를 포함하는 그룹으로부터 선택된 데이터를 발생하는 단계를 포함하는 방법.
  10. 제 1항에 있어서,
    각각의 IC 디바이스의 ID 코드를 저장하는 단계를 더 포함하고, 각각의 상기 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 ID 코드와 관련시키는 단계는, 상기 관련 IC 디바이스의 상기 저장된 ID 코드와 함께 각각의 IC 디바이스에 대해 발생된 데이터를 저장하는 단계를 포함하는 방법.
  11. 제 1항에 있어서,
    각각의 IC 디바이스는 관련 로트 ID를 가지며, 각각의 상기 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 ID 코드와 관련시키는 단계는 상기 관련 IC 디바이스의 상기 로트 ID와 함께 각각의 IC 디바이스에 대해 발생된 데이터를 저장하는 단계를 포함하는 방법.
  12. 집적 회로(IC) 디바이스 제조 공정에서, IC 디바이스의 다수의 로트를 상기 공정의 종말 재처리(back-end) 검사 단계를 통하여 트래킹하는 방법에 있어서,
    상기 방법은,
    각각의 IC 디바이스를 고유 퓨즈 식별(ID)로 프로그래밍하는 단계와,
    각각의 상기 종말 재처리 단계에 있어서, 각각의 다수 로트에서 각각의 IC 디바이스의 상기 퓨즈 ID를 판독하는 단계와,
    실질적으로 연속적인 방식으로 상기 제조 공정의 상기 종말 재처리(back-end) 검사 단계를 통하여 상기 다수의 로트내의 IC 디바이스를 진행시키는 단계와,
    상기 종말 재처리(back-end) 검사 단계를 통하여 각각의 IC 디바이스의 진행에 관련된 데이터를 발생하는 단계와,
    IC 디바이스의 다수의 로트가 상기 종말 재처리(back-end) 검사 단계를 통하여 트래킹될 수 있도록 각각의 상기 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 퓨즈 ID와 관련시키는 단계를 포함하는 방법.
  13. 반도체 웨이퍼로부터 집접 회로(IC)를 제조하는 방법에 있어서,
    상기 방법은,
    다수의 반도체 웨이퍼를 다수의 로트로 제공하는 단계와,
    각각의 웨이퍼 상에서 다수의 IC를 제조하는 단계와,
    각 웨이퍼 상의 각각의 IC가 실질적으로 유일한 식별(ID) 코드를 영구히 저장하도록 하는 단계와,
    다수의 IC 다이스 중 하나를 형성하도록 각각의 웨이퍼 상의 각각의 IC를 그 웨이퍼로부터 분리하는 단계와,
    각각의 IC 다이스를 IC 디바이스로 조립하는 단계와,
    각 IC 디바이스의 IC로부터 ID 코드를 판독하는 단계와,
    각각의 상기 IC 디바이스를 검사하는 단계를 포함하고,
    상기 IC 디바이스를 검사하는 동안,
    실질적으로 연속적인 방식으로 적어도 하나의 검사 단계를 통하여 반도체 웨이퍼의 다수의 로트로부터 IC 디바이스를 진행시키는 단계와,
    상기 검사 단계를 통하여 각각의 IC 디바이스의 진행에 관련된 데이터를 발생하는 단계와,
    상기 다수의 로트로부터의 IC 디바이스가 상기 검사 단계를 통하여 트래킹될 수 있도록, 각각의 IC 디바이스에 대해 발생된 데이터를 관련 IC 디바이스의 ID 코드와 관련시키는 단계를 포함하는 방법.
  14. 제 13항에 있어서,
    각각의 웨이퍼 상에서 다수의 IC를 제조하는 단계는 동적 랜덤 억세스 메모리(DRAM) IC, 정적 랜덤 억세스 메모리(SRAM) IC, 동기 DRAM(SDRAM) IC, 프로세서 IC, 애플리케이션 특정 IC(ASIC), 판독 전용 메모리(ROM) IC, 전기적으로 소거가능한 프로그램 가능 ROM(EEPROM) IC를 포함하는 그룹으로부터 선택된 상이한 종류의 IC를 제조하는 단계를 포함하는 방법.
  15. 제 13항에 있어서,
    상기 각 웨이퍼 상의 각각의 IC가 실질적으로 유일한 ID 코드를 영구히 저장하도록 하는 단계는 상기 각각의 웨이퍼 상의 각각의 IC가 고유의 퓨즈 ID를 영구적으로 저장하도록 프로그래밍하는 단계를 포함하는 방법.
  16. 제 15항에 있어서,
    상기 각각의 웨이퍼 상의 각각의 IC가 고유의 퓨즈 ID를 영구적으로 저장하도록 프로그래밍하는 단계는 각각의 웨이퍼 상의 각각의 IC에서 퓨즈들 및 앤티-퓨즈들 중 적어도 하나가 로트 ID, 작업 주간, 웨이퍼 ID, 다이스 위치, 제조 장비 ID를 나타내는 고유의 퓨즈 ID를 영구적으로 저장하도록 프로그래밍하는 단계를 포함하는 방법.
  17. 제 13항에 있어서,
    각각의 IC 다이스를 IC 디바이스로 조립하는 단계는, 각각의 IC 다이스를, 리드 프레임 IC 디바이스, 칩-온-보드(COB) IC 디바이스, 플립-칩 IC 디바이스를 포함하는 그룹으로부터 선택된 IC 디바이스로 조립하는 단계를 포함하는 방법.
  18. 제 13항에 있어서,
    각각의 IC 디바이스를 검사하는 단계는 속도 등급 매김 검사, 번-인(burn-in) 검사 및 최종 검사 단계를 포함하는 방법.
  19. 제 13항에 있어서,
    상기 검사 단계를 통하여 각각의 IC 디바이스의 진행에 관련된 데이터를 발생하는 단계는 상기 IC 디바이스가 진행된 검사 단계와 이들 검사 단계에 대한 통과(pass)/실패(fail) 결과를 식별하는 데이터를 발생하는 단계를 포함하고, 상기 방법은, 실질적으로 연속적인 방식으로 상기 IC 디바이스가 진행하는 적어도 하나의 검사 단계에 후속하는 적어도 하나의 검사 단계를 통해, 상기 IC 디바이스를 진행하기 전에 상기 IC 디바이스가 상기 식별된 검사 단계를 진행하여 통과했는지의 여부를 확인하는 단계를 더 포함하는 방법.
  20. 제 13항에 있어서,
    IC 디바이스의 ID 코드에 따라서 몇몇 IC 디바이스를 홀딩하는 단계를 더 포함하는 방법.
  21. 집적 회로(IC) 디바이스 제조 공정에서, 상기 공정에 대한 변수들을 IC 디바이스가 상기 공정을 진행할 때 IC 디바이스의 성능에 대한 변수들과 상관시키는 방법에 있어서,
    상기 방법은,
    영구적으로 저장된 실질적으로 유일한 식별(ID) 코드를 다수의 로트로부터의 다수의 IC 디바이스에 제공하는 단계와,
    각각의 상기 IC 디바이스로부터 ID 코드를 판독하는 단계와,
    상기 다수의 로트로부터의 IC 디바이스를 실질적으로 연속적인 방식으로 상기 제조 공정의 적어도 한 단계를 통하여 진행시키는 단계와,
    상기 제조 공정의 상기 단계를 통한 IC 디바이스 진행 동안 상기 제조 공정의 상기 단계과 관련된 처리 변수들과 관련된 데이터를 발생하는 단계와,
    상기 제조 공정의 적어도 하나의 단계를 통하여 일부 IC 디바이스가 진행할 때 적어도 이들 일부 IC 디바이스의 성능과 관련된 변수와 관련된 데이터를 발생하는 단계와,
    상기 처리 변수를 성능 변수들과 상관시키기 위하여, 상기 처리 변수 관련 데이터 및 상기 각각의 IC 디바이스에 대해 발생된 성능 변수 관련 데이터를 상기 데이터와 관련된 IC 디바이스의 ID 코드와 관련시키는 단계를 포함하는 방법.
  22. 제 21항에 있어서,
    상기 공정의 상기 단계과 관련된 처리 변수와 관련된 데이터를 발생하는 단계는 처리 장치, 처리 인원, 처리 셋업, 시간 및 날짜를 포함하는 그룹으로부터 선택된 처리 변수와 관련된 데이터를 발생하는 단계를 더 포함하는 방법.
  23. 제 21항에 있어서,
    상기 제조 공정의 적어도 한 단계를 통한 IC 디바이스 진행 동안, 적어도 일부의 IC 디바이스의 성능에 관련된 변수들과 관련된 데이터를 발생하는 단계는,양품률 및 검사 결과를 포함하는 그룹으로부터 선택된 성능 변수와 관련된 데이터를 발생하는 단계를 포함하는 방법.
  24. 제 21 항에 있어서,
    상기 영구적으로 저장된 실질적으로 유일한 식별(ID) 코드를 다수의 로트로부터의 각각의 다수의 IC 디바이스에 제공하는 단계는, 각각의 다수의 IC 디바이스가 각각 로트 ID, 작업 주간, 웨이퍼 ID, 다이스 위치, IC 디바이스를 위한 제조 장비 ID를 나타내는 고유 퓨즈 ID를 영구적으로 저장하도록 프로그래밍하는 단계를 포함하는 방법.
  25. 반도체 웨이퍼로부터의 싱글 인-라인 메모리 모듈(SIMM) 제조 방법에 있어서,
    다수의 로트에 다수의 반도체 웨이퍼를 제공하는 단계와,
    각각의 웨이퍼 상에서 다수의 IC를 제조하는 단계와,
    각각의 상기 웨이퍼 상의 각각의 IC가 실질적으로 유일한 식별(ID) 코드를 영구적으로 저장하도록 하는 단계와,
    각각의 웨이퍼 상의 각각의 IC를 웨이퍼로부터 분리하여 다수의 IC 다이스 중 하나를 형성하는 단계와,
    상기 IC 다이스로부터 다수의 SIMM을 조립하는 단계와,
    각각의 상기 SIMM의 상기 IC 다이스로부터 상기 ID 코드를 판독하는 단계와,
    각각의 SIMM의 각각의 IC 다이스를 검사하는 단계와,
    상기 IC 다이스를 검사하는 동안,
    실질적으로 연속적인 방식으로 적어도 하나의 검사 단계를 통하여 IC 다이스 및 SIMM을 진행시키는 단계와,
    상기 검사 단계를 통하여 IC 다이스의 진행과 관련된 데이터를 발생하는 단계와,
    다수의 로트로 부터의 IC 다이스가 상기 검사 단계를 통하여 트래킹될 수 있도록, 각각의 IC 다이스에 대해 발생된 데이터를 관련 IC 다이스 내의 IC 의 ID 코드와 관련시키는 단계를 포함하는 방법.
  26. 반도체 웨이퍼로부터의 듀얼 인-라인 메모리 모듈(DIMM) 제조 방법에 있어서,
    다수의 로트에 다수의 반도체 웨이퍼를 제공하는 단계와,
    각각의 웨이퍼 상에서 다수의 IC를 제조하는 단계와,
    각각의 상기 웨이퍼 상의 각각의 IC가 실질적으로 유일한 식별(ID) 코드를 영구적으로 저장하도록 하는 단계와,
    다수의 IC 다이스 중 하나를 형성하도록 각각의 웨이퍼 상의 각각의 IC를 웨이퍼로부터 분리하는 단계와,
    상기 IC 다이스로부터 다수의 DIMM을 조립하는 단계와,
    각각의 상기 DIMM의 상기 IC 다이스로부터 상기 ID 코드를 판독하는 단계와,
    각각의 DIMM의 각각의 IC 다이스를 검사하는 단계와,
    상기 IC 다이스를 검사하는 동안,
    실질적으로 연속적인 방식으로 적어도 하나의 검사 단계를 통하여 IC 다이스 및 DIMM을 진행시키는 단계와,
    상기 검사 단계를 통하여 IC 다이스의 진행과 관련된 데이터를 발생하는 단계와,
    다수의 로트로 부터의 IC 다이스가 상기 검사 단계를 통하여 트래킹될 수 있도록, 각각의 IC 다이스에 대해 발생된 데이터를 관련 IC 다이스 내의 IC 의 ID 코드와 관련시키는 단계를 포함하는 방법.
KR10-1999-7008661A 1997-03-24 1998-03-24 로트에 의거하지 않은 집적 회로 제조 방법 KR100430174B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/822,731 US5856923A (en) 1997-03-24 1997-03-24 Method for continuous, non lot-based integrated circuit manufacturing
US8/822,731 1997-03-24
US08/822,731 1997-03-24
PCT/US1998/005921 WO1998043191A1 (en) 1997-03-24 1998-03-24 Method for continuous, non lot-based integrated circuit manufacturing

Publications (2)

Publication Number Publication Date
KR20010005597A KR20010005597A (ko) 2001-01-15
KR100430174B1 true KR100430174B1 (ko) 2004-05-03

Family

ID=25236814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008661A KR100430174B1 (ko) 1997-03-24 1998-03-24 로트에 의거하지 않은 집적 회로 제조 방법

Country Status (5)

Country Link
US (6) US5856923A (ko)
EP (1) EP1027675A4 (ko)
JP (1) JP3360733B2 (ko)
KR (1) KR100430174B1 (ko)
WO (1) WO1998043191A1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US6092000A (en) * 1997-10-28 2000-07-18 Vanguard International Semiconductor Corporation Method for maximizing the throughput of a multiple-step workstation in a plant
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6238942B1 (en) 1998-04-07 2001-05-29 Micron Technology, Inc. Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module
US6314547B1 (en) * 1998-09-11 2001-11-06 International Business Machines Corporation Method for improving the assignment of circuit locations during fabrication
KR100610175B1 (ko) * 1999-03-24 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법
US6360133B1 (en) * 1999-06-17 2002-03-19 Advanced Micro Devices, Inc. Method and apparatus for automatic routing for reentrant process
US6990387B1 (en) * 2000-05-18 2006-01-24 Intel Corporation Test system for identification and sorting of integrated circuit devices
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US20020147946A1 (en) * 2001-04-05 2002-10-10 Yong Jaimsomporn Method and system for automatic test report generation from memory device reliabilty testing
MY127433A (en) * 2001-05-29 2006-12-29 Integrated Device Tech Die bonding apparatus with automatic die and lead frame image matching system.
WO2003003138A2 (en) * 2001-06-27 2003-01-09 Nokia Corporation Method and system for efficient management and transport of traffic over a network
US6961880B2 (en) * 2001-07-30 2005-11-01 Infineon Technologies Ag Recording test information to identify memory cell errors
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7046536B2 (en) * 2002-05-29 2006-05-16 Micron Technology, Inc. Programable identification circuitry
US8321048B1 (en) * 2002-06-28 2012-11-27 Advanced Micro Devices, Inc. Associating data with workpieces and correlating the data with yield data
US6952623B2 (en) * 2002-07-02 2005-10-04 Texas Instruments, Inc. Permanent chip ID using FeRAM
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
JP3736525B2 (ja) * 2002-12-25 2006-01-18 ソニー株式会社 半導体集積回路装置および回路基板
JP4449319B2 (ja) * 2003-03-25 2010-04-14 株式会社デンソー 製造管理方法
US7017429B2 (en) * 2003-04-30 2006-03-28 Infineon Technologies Richmond, Lp Continuous test flow method and apparatus
US6954711B2 (en) * 2003-05-19 2005-10-11 Applied Materials, Inc. Test substrate reclamation method and apparatus
JP4215677B2 (ja) * 2003-08-25 2009-01-28 日立ビアメカニクス株式会社 レーザ加工機及びレーザ加工方法
SG112082A1 (en) * 2003-11-10 2005-06-29 Hermes Microvision Taiwan Inc Method and system for monitoring ic process
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US7185888B2 (en) * 2004-03-29 2007-03-06 Palo Alto Research Center Incorporated Rotational jam clearance apparatus
US7512455B2 (en) * 2004-03-29 2009-03-31 Palo Alto Research Center Incorporated Method for self-synchronization of modular production systems
US7343214B2 (en) * 2004-10-15 2008-03-11 Applied Materials, Inc. Die-level traceability mechanism for semiconductor assembly and test facility
US7657390B2 (en) * 2005-11-02 2010-02-02 Applied Materials, Inc. Reclaiming substrates having defects and contaminants
US7487003B1 (en) * 2006-03-09 2009-02-03 Rockwell Automation Technologies, Inc. Automatic tracking of a lot of items through virtual sublots
DE102006039207B3 (de) * 2006-08-22 2008-04-03 Hans-Georg Zwicker System sowie Verfahren zur Organisation von zu bearbeitenden Werkstücken
WO2008147521A1 (en) * 2007-05-24 2008-12-04 Applied Materials, Inc. Use of logical lots in semiconductor substrate processing
EP2051189A1 (en) * 2007-10-18 2009-04-22 Siemens Aktiengesellschaft Device for electronic identification of items
DE102007062376A1 (de) * 2007-12-22 2009-06-25 Dietz-Automotive Gmbh & Co. Kg Verfahren zur Montage einer Baugruppe
US7908023B2 (en) * 2008-01-14 2011-03-15 International Business Machines Corporation Method of establishing a lot grade system for product lots in a semiconductor manufacturing process
JP5433290B2 (ja) * 2009-04-20 2014-03-05 東京エレクトロン株式会社 基板収納方法及び制御装置
WO2011003201A1 (en) * 2009-07-10 2011-01-13 Certicom Corp. System and method for performing serialization of devices
US8689434B2 (en) * 2009-10-14 2014-04-08 Nanya Technology Corporation Integrated circuit manufacturing system
JP2011098808A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
TWI442401B (zh) * 2009-12-30 2014-06-21 Macronix Int Co Ltd 共享輸入封裝之三維晶片選取
JP5968705B2 (ja) * 2012-07-13 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
GB2505489A (en) 2012-08-31 2014-03-05 Sony Corp A mobile communications device for use in a virtual narrowband carrier within a wideband carrier of a mobile communications system
KR102021819B1 (ko) * 2012-12-14 2019-09-17 삼성전자주식회사 반도체 모듈 검사 시스템
US9678501B2 (en) * 2013-01-08 2017-06-13 Bloom Energy Corporation Serialization of fuel cell components
US9305816B2 (en) * 2013-12-28 2016-04-05 Intel Corporation Methods and devices for securing and transporting singulated die in high volume manufacturing
US9823303B1 (en) 2014-03-14 2017-11-21 Altera Corporation Methods for selecting integrated circuit dies based on pre-determined criteria
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
RU2668395C9 (ru) * 2014-07-11 2018-10-29 Хуавей Текнолоджиз Ко., Лтд. Сетевое устройство, устройство пользователя и способы трансляции сигнала доступа
WO2016088726A1 (ja) * 2014-12-01 2016-06-09 株式会社 東芝 無線通信端末及び無線通信方法
DE102016112049B3 (de) * 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
US11112451B2 (en) 2018-07-17 2021-09-07 Samsung Electronics Co., Ltd. Test method for semiconductor devices and a test system for semiconductor devices
GB2581861B (en) * 2018-09-14 2022-10-05 Sino Ic Tech Co Ltd IC Test Information Management System Based on Industrial Internet
CN110349887A (zh) * 2019-07-16 2019-10-18 沛顿科技（深圳）有限公司 基于二维码的追溯单颗ic生产情况的系统

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032949A (en) * 1975-05-15 1977-06-28 Raytheon Company Integrated circuit fusing technique
US4027246A (en) 1976-03-26 1977-05-31 International Business Machines Corporation Automated integrated circuit manufacturing system
US4150331A (en) 1977-07-29 1979-04-17 Burroughs Corporation Signature encoding for integrated circuits
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4460999A (en) 1981-07-15 1984-07-17 Pacific Western Systems, Inc. Memory tester having memory repair analysis under pattern generator control
US4736373A (en) 1981-08-03 1988-04-05 Pacific Western Systems, Inc. Memory tester having concurrent failure data readout and memory repair analysis
JPS5850728A (ja) 1981-09-19 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS5852814A (ja) 1981-09-24 1983-03-29 Nec Corp 半導体集積回路
JPS5860529A (ja) 1981-10-06 1983-04-11 Mitsubishi Electric Corp 半導体チツプの識別方法
US4454413A (en) 1982-02-19 1984-06-12 Precision Monolithics, Inc. Apparatus for tracking integrated circuit devices
SU1151333A1 (en) 1983-04-16 1985-04-23 Ni Pi Tsvetnoj Metallurg Armni Apparatus for monitoring and sorting assembly units of mechanism and machine
US4534014A (en) * 1983-06-20 1985-08-06 Ames Oliver C Mechanically programmable read only memory
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
US4667403A (en) * 1984-05-16 1987-05-26 Siemens Aktiengesellschaft Method for manufacturing electronic card modules
JPS61120433A (ja) 1984-11-16 1986-06-07 Toshiba Corp ダイボンデイング装置
US4967381A (en) 1985-04-30 1990-10-30 Prometrix Corporation Process control interface system for managing measurement data
IT1201837B (it) * 1986-07-22 1989-02-02 Sgs Microelettronica Spa Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"
US4796194A (en) 1986-08-20 1989-01-03 Atherton Robert W Real world modeling and control process
JPH0671038B2 (ja) 1987-03-31 1994-09-07 株式会社東芝 結晶欠陥認識処理方法
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
JP2627796B2 (ja) 1988-12-19 1997-07-09 東京エレクトロン株式会社 半導体製造装置
US5014208A (en) 1989-01-23 1991-05-07 Siemens Corporate Research, Inc. Workcell controller employing entity-server model for physical objects and logical abstractions
US4954453A (en) * 1989-02-24 1990-09-04 At&T Bell Laboratories Method of producing an article comprising a multichip assembly
JPH02246312A (ja) 1989-03-20 1990-10-02 Fujitsu Ltd チップの識別方法
US5289113A (en) * 1989-08-01 1994-02-22 Analog Devices, Inc. PROM for integrated circuit identification and testing
US5003251A (en) * 1989-09-12 1991-03-26 Grumman Aerospace Corporation Bar code reader for printed circuit board
US4985988A (en) 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
JPH0425349A (ja) * 1990-05-21 1992-01-29 Mitsubishi Electric Corp 混成ロット編成方法及び装置
KR920007535B1 (ko) 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩
US5347463A (en) 1990-07-03 1994-09-13 Honda Giken Kogyo Kabushiki Kaisha System and method for line production management
US5043657A (en) 1990-07-13 1991-08-27 Analog Devices, Incorporated Marking techniques for identifying integrated circuit parts at the time of testing
JPH0480949A (ja) 1990-07-23 1992-03-13 Hitachi Ltd リードフレーム
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JP2907971B2 (ja) 1990-08-14 1999-06-21 株式会社東芝 半導体素子用パターンの形成または試験方法
US5118369A (en) 1990-08-23 1992-06-02 Colorcode Unlimited Corporation Microlabelling system and process for making microlabels
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process
JPH07123101B2 (ja) 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5197650A (en) 1990-09-18 1993-03-30 Sharp Kabushiki Kaisha Die bonding apparatus
US5175774A (en) 1990-10-16 1992-12-29 Micron Technology, Inc. Semiconductor wafer marking for identification during processing
US5570293A (en) * 1990-11-29 1996-10-29 Tokyo Seimitsu Co., Ltd. Method and device for manufacturing a semiconductor chip
JPH0574909A (ja) 1990-12-17 1993-03-26 Asia Electron Inc ウエハテスト方法
US5399531A (en) 1990-12-17 1995-03-21 United Micrpelectronics Corporation Single semiconductor wafer transfer method and plural processing station manufacturing system
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5226118A (en) 1991-01-29 1993-07-06 Prometrix Corporation Data analysis system and method for industrial process control systems
US5150331A (en) 1991-03-25 1992-09-22 Amoco Corporation Method for enhancing seismic data
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
KR970000501B1 (en) * 1991-04-12 1997-01-13 Hyundai Electronics Ind Semiconductor memory device with redundancy confirmative circuit
JP3158472B2 (ja) 1991-04-17 2001-04-23 松下電器産業株式会社 多品種製造ラインにおける加工工程の管理方法
US5235550A (en) * 1991-05-16 1993-08-10 Micron Technology, Inc. Method for maintaining optimum biasing voltage and standby current levels in a DRAM array having repaired row-to-column shorts
JP2765771B2 (ja) * 1991-08-07 1998-06-18 ローム株式会社 半導体記憶装置の試験方法
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
JP2675699B2 (ja) 1991-10-28 1997-11-12 シャープ株式会社 マーキング方法
JPH05121521A (ja) * 1991-10-29 1993-05-18 Komatsu Electron Metals Co Ltd 半導体ウエハ製造装置および製造方法
KR950000099B1 (ko) * 1991-11-12 1995-01-09 삼성전자 주식회사 바이너리 코딩(Bianry Coding)법을 이용한 반도체소자의 위치인식방법
US5326709A (en) 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
US5355320A (en) * 1992-03-06 1994-10-11 Vlsi Technology, Inc. System for controlling an integrated product process for semiconductor wafers and packages
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing
JPH05315207A (ja) 1992-05-08 1993-11-26 Nec Corp 半導体装置
US5442561A (en) * 1992-05-12 1995-08-15 Nippon Telegraph And Telephone Corporation Production management system and its application method
US5424652A (en) * 1992-06-10 1995-06-13 Micron Technology, Inc. Method and apparatus for testing an unpackaged semiconductor die
US5396614A (en) 1992-06-25 1995-03-07 Sun Microsystems, Inc. Method and apparatus for a secure protocol for virtual memory managers that use memory objects
JPH0613443A (ja) 1992-06-26 1994-01-21 Toshiba Seiki Kk 半導体装置の製造装置
KR960013508B1 (ko) * 1992-07-07 1996-10-05 현대전자산업 주식회사 반도체 기억장치 및 그 제조방법
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US5301143A (en) 1992-12-31 1994-04-05 Micron Semiconductor, Inc. Method for identifying a semiconductor die using an IC with programmable links
JP3309478B2 (ja) 1993-02-26 2002-07-29 ソニー株式会社 チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法
JPH06267809A (ja) 1993-03-17 1994-09-22 Hitachi Ltd ウェハｉｄ読み取り機能付きマルチチャンバ装置
US5352945A (en) * 1993-03-18 1994-10-04 Micron Semiconductor, Inc. Voltage compensating delay element
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
JP2880876B2 (ja) * 1993-04-15 1999-04-12 山口日本電気株式会社 搬送制御システム
JPH06349691A (ja) 1993-06-03 1994-12-22 Hitachi Ltd 半導体装置及びその製造装置と製造方法
US5360747A (en) 1993-06-10 1994-11-01 Xilinx, Inc. Method of reducing dice testing with on-chip identification
US5428311A (en) * 1993-06-30 1995-06-27 Sgs-Thomson Microelectronics, Inc. Fuse circuitry to control the propagation delay of an IC
JPH0729999A (ja) * 1993-07-15 1995-01-31 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
JPH0750233A (ja) 1993-08-06 1995-02-21 Kawasaki Steel Corp 半導体チップ
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
US5801067A (en) 1993-10-27 1998-09-01 Ronald Shaw Method for recording and identifying integrated circuit chips and the like
JPH07122099A (ja) * 1993-10-29 1995-05-12 Nec Corp 半導体メモリ
DE4338445A1 (de) * 1993-11-10 1995-05-11 Heraeus Voetsch Gmbh Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen
JP2776247B2 (ja) 1993-11-17 1998-07-16 日本電気株式会社 半導体集積回路及びその製造方法
JP2616413B2 (ja) * 1993-11-22 1997-06-04 日本電気株式会社 リペアデータの編集装置およびリペアデータの編集方法
US5420796A (en) 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
JPH07307388A (ja) * 1994-02-04 1995-11-21 Advanced Micro Devices Inc トランジスタのアレイおよびその形成方法
US5511005A (en) 1994-02-16 1996-04-23 Ade Corporation Wafer handling and processing system
US5625816A (en) * 1994-04-05 1997-04-29 Advanced Micro Devices, Inc. Method and system for generating product performance history
JPH07335510A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
JPH0817198A (ja) * 1994-06-28 1996-01-19 Mitsubishi Denki Semiconductor Software Kk フラッシュメモリのテスト方法
US6075216A (en) * 1994-06-30 2000-06-13 Advantest Corp. Device transfer and reinspection method for IC handler
US5450326A (en) * 1994-07-06 1995-09-12 Harris Corporation Graphical display discriminant factor indicator for anomaly identification in semiconductor manufacture batch process
US5654204A (en) 1994-07-20 1997-08-05 Anderson; James C. Die sorter
US5567927A (en) * 1994-07-25 1996-10-22 Texas Instruments Incorporated Apparatus for semiconductor wafer identification
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5606193A (en) * 1994-10-03 1997-02-25 Sharp Kabushiki Kaisha DRAM and MROM cells with similar structure
US5590069A (en) * 1994-10-17 1996-12-31 Qualcomm Incorporated Method and apparatus for providing ROM in an integrated circuit having update through single substance layer modification capability
JP3417098B2 (ja) 1994-12-05 2003-06-16 日産自動車株式会社 電子部品の生産管理と品質管理の方法
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
KR0144711B1 (ko) * 1994-12-13 1998-08-17 김광호 반도체 메모리장치의 테스트 제어회로 및 방법
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
KR0147194B1 (ko) * 1995-05-26 1998-11-02 문정환 반도체 메모리 소자
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5828778A (en) * 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
DE19540348B4 (de) 1995-10-28 2007-01-11 Micronas Gmbh Verfahren zum Identifizieren von Bauelementen
US5787012A (en) 1995-11-17 1998-07-28 Sun Microsystems, Inc. Integrated circuit with identification signal writing circuitry distributed on multiple metal layers
JP3226780B2 (ja) 1996-02-27 2001-11-05 東芝マイクロエレクトロニクス株式会社 半導体装置のテストハンドラ
US5950012A (en) 1996-03-08 1999-09-07 Texas Instruments Incorporated Single chip microprocessor circuits, systems, and methods for self-loading patch micro-operation codes and patch microinstruction codes
US5946497A (en) 1996-05-17 1999-08-31 Advanced Micro Devices, Inc. System and method for providing microprocessor serialization using programmable fuses
US5895962A (en) * 1996-06-13 1999-04-20 Micron Technology, Inc. Structure and a method for storing information in a semiconductor device
US6194738B1 (en) * 1996-06-13 2001-02-27 Micron Technology, Inc. Method and apparatus for storage of test results within an integrated circuit
US6080170A (en) * 1996-07-26 2000-06-27 Kensey Nash Corporation System and method of use for revascularizing stenotic bypass grafts and other occluded blood vessels
US5764650A (en) * 1996-08-02 1998-06-09 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5822218A (en) 1996-08-27 1998-10-13 Clemson University Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US5898186A (en) 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
JP2962239B2 (ja) 1996-09-27 1999-10-12 日本電気株式会社 半導体集積回路検査装置およびその検査方法
IT1290156B1 (it) 1996-12-18 1998-10-19 Texas Instruments Italia Spa Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6072574A (en) 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US6000830A (en) * 1997-04-18 1999-12-14 Tokyo Electron Limited System for applying recipe of semiconductor manufacturing apparatus
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
US5926690A (en) 1997-05-28 1999-07-20 Advanced Micro Devices, Inc. Run-to-run control process for controlling critical dimensions
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
JPH118327A (ja) 1997-06-16 1999-01-12 Sony Corp 半導体チップ識別コード付与方法及び半導体チップ管理方法
US6018686A (en) * 1997-10-31 2000-01-25 Cypress Semiconductor Corp. Electrically imprinting a semiconductor die with identifying information
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6313658B1 (en) * 1998-05-22 2001-11-06 Micron Technology, Inc. Device and method for isolating a short-circuited integrated circuit (IC) from other IC's on a semiconductor wafer
US6265232B1 (en) 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US6368975B1 (en) 1999-07-07 2002-04-09 Applied Materials, Inc. Method and apparatus for monitoring a process by employing principal component analysis
DE10034878C2 (de) 2000-07-18 2003-12-04 Infineon Technologies Ag Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher
US6725121B1 (en) 2001-05-24 2004-04-20 Advanced Micro Devices, Inc. Method and apparatus for using a dynamic control model to compensate for a process interrupt
US7169625B2 (en) 2003-07-25 2007-01-30 Applied Materials, Inc. Method for automatic determination of semiconductor plasma chamber matching and source of fault by comprehensive plasma monitoring
US7337034B1 (en) 2005-09-07 2008-02-26 Advanced Micro Devices, Inc. Method and apparatus for determining a root cause of a statistical process control failure
US7517708B2 (en) 2007-01-30 2009-04-14 Tokyo Electron Limited Real-time parameter tuning using wafer temperature

Also Published As

Publication number Publication date
KR20010005597A (ko) 2001-01-15
EP1027675A4 (en) 2007-05-09
US20020183884A1 (en) 2002-12-05
US6427092B1 (en) 2002-07-30
JP3360733B2 (ja) 2002-12-24
EP1027675A1 (en) 2000-08-16
US20070239307A1 (en) 2007-10-11
US8600540B2 (en) 2013-12-03
US20130006411A1 (en) 2013-01-03
US20100222913A1 (en) 2010-09-02
US7555358B2 (en) 2009-06-30
US7738988B2 (en) 2010-06-15
JP2001510638A (ja) 2001-07-31
US8315730B2 (en) 2012-11-20
US5856923A (en) 1999-01-05
WO1998043191A1 (en) 1998-10-01

Similar Documents

Publication Publication Date Title
KR100430174B1 (ko) 로트에 의거하지 않은 집적 회로 제조 방법
US5844803A (en) Method of sorting a group of integrated circuit devices for those devices requiring special testing
US7276672B2 (en) Method for sorting integrated circuit devices
US7682847B2 (en) Method for sorting integrated circuit devices
US6622102B2 (en) Method and system for tracking manufacturing data for integrated circuit parts
KR20010034519A (ko) 집적 회로 장치를 조립하기 위한 넌-로트식 방법, 집적 회로 장치 제조 방법 및 다이 위치 방법
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US6510443B1 (en) Processing semiconductor devices having some defective input-output pins
Paramanandam et al. Defect mapping and repair in UltraSPARC-I microprocessor memories
JPH10178072A (ja) 半導体検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee