JP2006317452A - トポロジー独立較正システム - Google Patents
トポロジー独立較正システム Download PDFInfo
- Publication number
- JP2006317452A JP2006317452A JP2006133499A JP2006133499A JP2006317452A JP 2006317452 A JP2006317452 A JP 2006317452A JP 2006133499 A JP2006133499 A JP 2006133499A JP 2006133499 A JP2006133499 A JP 2006133499A JP 2006317452 A JP2006317452 A JP 2006317452A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test system
- correction module
- topology
- path correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 109
- 238000012937 correction Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000010998 test method Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004164 analytical calibration Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】トポロジーが独立した試験システムを較正する手法。
【解決手段】試験システム100において、試験中の装置102に対して得られた測定データの調整は、トポロジー独立較正システム(TICS)110によって行われる。 トポロジー独立較正システム(TICS)110は、システム較正マネージャ120とプロセッサ122から構成される。 システム較正マネージャ120は、ATML互換のXMLデータベース、経路補正モジュールとしてのSパラメータシミュレータ、プリディストーションモジュールを含む。
【選択図】図1
【解決手段】試験システム100において、試験中の装置102に対して得られた測定データの調整は、トポロジー独立較正システム(TICS)110によって行われる。 トポロジー独立較正システム(TICS)110は、システム較正マネージャ120とプロセッサ122から構成される。 システム較正マネージャ120は、ATML互換のXMLデータベース、経路補正モジュールとしてのSパラメータシミュレータ、プリディストーションモジュールを含む。
【選択図】図1
Description
本発明は、較正システムに関し、特に、トポロジーが独立した較正システムに関する。
往々にして、いくつかのタイプの試験機器は、互いに接続させられて、電子装置の機能を検証するための試験システムが作られる。試験システム内に用られる各機器は、典型的には、ケーブル及びスイッチによって、他の試験機器及び試験中の装置(DUT)に接続させられる。試験システム内における試験機器、ケーブル、及びスイッチの各々は、その動作と、該試験システムによって得られる測定値とに影響を与える可能性のあるユニークな信号経路を有する。更に、試験システムは、多くの場合、例えば、該試験システムの結果に更に影響を与える増幅器及び信号スプリッタの、信号調整ハードウェアを用いる。
一般には、試験システム内の試験機器を、該試験機器が測定するものに関して、較正することができる。しかしながら、該試験機器内の信号接続は、行われている測定に常にある影響を与えることとなる。最も正確な測定値を得るために、典型的には、各個別の試験機器ではなく、試験システムを全体として較正することが必要である。試験システムを全体として較正するために、信号経路内における各要素の測定の影響が求められるべきであり、該影響を、生の測定データから差し引くべきである。例えば、試験システムをDUTに接続するために、ケーブルが使用される場合がある。そのケーブルが1dBの信号損失を有する場合には、そのケーブルは、1dBだけ測定データに影響を与えることとなる。ケーブルの損失が予め既知である場合には、測定されたデータに1dBを加えて、ケーブル損失を補正することができる。
試験システムの較正における従来の試みは、典型的には、その試験システムのトポロジーに依存し、固定された信号経路に基づく。その場合には、該信号経路内の各要素を補償する式を記述することができる。個々の要素を、ある方法で特徴付けることができ、固定されたセットの式を利用して、補正された測定結果を得ることができる。
この手法に関する問題は、試験システムが複数のスイッチ経路を含む時にか、又は信号経路が時間によって部分的に変化する時にか、又はシステムトポロジー全体を予め決定することができない時に、該試験システムの特徴化(又は特性化)が、不可能ではないにしても現実的ではないということである。式のセットを生成して、トポロジーが未知の試験システムの測定値を補正することは不可能であり、試験システムトポロジーが変更される場合には、それら式を再構築しなければならず、これらの変更を補償するために、試験ソフトウェアを書き換えなければならない。
従って、上述の問題及び制限を克服する、試験システムを全体として較正する手法が必要である。
試験システム内におけるトポロジー独立較正システム(「TICS(topology-independent calibration system)」)を開示した。このTICSは、ネットリストと、経路補正モジュールと、該経路補正モジュールと信号を伝達し合うプロセッサとを含むことができる。前記ネットリストは、試験システム内の構成要素の電気的特性のリストと、該試験システムのトポロジーとを含むことができる。更には、プロセッサは、前記経路補正モジュールと前記ネットリストとを利用して、該試験システムのための経路補正を決定することができる。
動作の一例として、TICSは、試験システム内の経路誤差を決定するプロセスを実行することができる。このプロセスは、プロセッサによって経路補正モジュールを実行することと、試験システムの構成要素の電気的特性と該試験システムのトポロジーとを含むネットリストにアクセスすることと、該試験システムのための経路補正を決定することを含むことができる。
本発明の他のシステム、方法、特徴、及び利点は、下記の図面と詳細な説明とを検討することによって、当業者であれば明らかであろう、或いは明らかとなるであろう。全てのこのような追加的なシステム、方法、特徴、及び利点が、本明細書内において含まれ、本発明の範囲内にあり、及び添付の特許請求の範囲によって保護されることが意図されている。
独立したトポロジーの試験システムの較正が可能となる。
図面内の構成要素は、必ずしも一定の縮尺に従うわけではなく、その代わり、本発明の原理を例示することに重点が置かれている。図面内において、同様の参照番号は、異なる図全体を通して対応する部分を示す。
Sパラメータのような線形ネットワークパラメータシミュレーションを使用することによって、試験システム内の測定誤差を補正する、試験システムを較正するための手法が説明される。Sパラメータシミュレータは、伝送線路、スイッチ、及び増幅器のような回路構成要素の埋め込み(又は挿入)を解除される(de-embed)ことが可能である。このことは、数学的には、それら回路構成要素の影響を補正することと同じことであり、試験システムのトポロジーとは独立しており、実行時(ランタイム)において用られることができる。従って、Sパラメータシミュレーションを使用することによって、式を変更することなく、DUTのより正確な測定が達成される。
一般的に、試験システムを、モジュール形式のか又は合成の試験構成要素か、試験機器システムか、「オールインワンボックス」試験機器か、又は合成機器システムと「オールインワンボックス」試験機器との組み合わせから構成することができ、本明細書内において、これらを概して「試験構成要素」と呼ぶ。多くの場合に、試験システムは、信号発生器、オシロスコープ、及びアナライザのような多くの試験構成要素を有することができる。各試験構成要素並びに関連付けられた信号経路及びスイッチは、試験信号に対する電力損失又は電力利得か、位相遅延か、時間遅延か、又は他の所望でない変更を、試験システム内における試験中の装置(「DUT」)へと挿入し、及び該装置(DUT)から挿入される。信号経路によって挿入された誤差を補償するように測定データを調整するために、前記関連付けられた信号経路及びスイッチに沿った各試験構成要素は、特徴付けられることが必要である。この調整は、線形ネットワークパラメータシミュレーションを利用して、トポロジー独立較正システム(「TICS」)によって実行される。
図1において、試験システム100の一実施形態の一例のブロック図が示されている。この試験システム100は、DUT102、スイッチ104、信号発生器106、周波数源108、及びTICS110のような試験機器を含むことができる。DUT102は、信号経路114及び112をそれぞれ介して、スイッチ104及びTICS110と信号を伝達し合うことができる。スイッチ104もまた、信号経路116及び118をそれぞれ介して、信号発生器106及び周波数源108と信号を伝達し合うことができる。TICS110は、システム較正マネージャ120とプロセッサ122とを含むことができる。
プロセッサ122を、(パーソナルコンピュータ内か、マイクロコンピュータ内か、又はワークステーション内の中央処理装置(「CPU」)のような)汎用プロセッサか、マイクロプロセッサか、コントローラか、マイクロコントローラか、ディジタル信号プロセッサ(「DSP」)か、特定用途向け集積回路(「ASIC」)か、又は他の類似のプログラム可能デバイスによって実現(又は実装)することができる。プロセッサ122を、ソフトウェアを実行するように、及び/又は、(試験システム100が自動的なコンフィギュレーションにおいて較正される場合には)TICS110の他のセクション及び試験システム100を制御するように構成(又は設定)することができる。
一実施形態の一例として、各信号経路112、114、116、及び118は、ケーブルか、同軸ケーブルか、導波管か、又は光ファイバケーブルのような伝送線路とすることができる。試験システム100内において利用される伝送線路のタイプは、一般的には、試験システム100内における装置の動作周波数によって決定されることが当業者であれば理解されよう。一般に、各信号経路と試験機器とは、TICS110によって測定される時に、DUT102の出力124に影響を与える。
一例として、多くの実現可能な構成のうちの1つにおいて、試験システム100が示される。従って、単一セットの式が、試験システム100内の全ての実現可能な経路の補正をカバーすることは非現実的であることが理解されよう。試験システム100が、より多くの試験構成要素、信号経路、及び他の追加要素又は追加装置によって拡張されると、追加的な実現可能な信号経路が作られる。試験システム100のトポロジーを、多くの場合に、予め決定することができないので、経路計算を求めるためのTICS110の本実施形態は、Sパラメータ(又は他の線形モデルパラメータ)のような測定された線形ネットワークパラメータ及びネットリスト(システムトポロジー)のリストか又はデータベースを利用する。これによって、Sパラメータシミュレータが、試験システム100の、埋め込まれた(又は挿入された)経路特性を、測定データから解除することができる。Sパラメータは、無線周波数(「RF」)デバイスと伝送線路との間のインピーダンス整合に利用される反射係数及び伝達係数であることが理解されよう。ネットリストが、電子回路を構成する各ネット内において接続される(論理ゲート、スイッチ、信号経路結合器のような)部品/デバイス及びそれらの接続点の(電子ファイルのような)リストであることも理解されよう。すなわち、ネットリストファイルは、電子回路の相互接続情報を記述する。
実施形態の他の例において、データベース(図示せず)か又はデータ構造(図示せず)は、Sパラメータを除く、電子システムを特徴付ける他のタイプのパラメータを、含むことができる。実施形態の更に他の例において、データベースか又はデータ構造は、Sパラメータと共に他のタイプのパラメータを含むことができる。
一般に、標準的なアダプタ及びコネクタのSパラメータ特性を含む、部品のライブラリの、データベースを生成することができる。該ライブラリは、標準的なアダプタに関する事前にロードされた情報と、伝送線路及びラボ製(lab-made)の試験治具のような他の要素の、入手した(すなわち、TICS110内へと入力されたか、又はTICS110によって測定された)Sパラメータの測定値との両方を含むことができる。理想的には、104、106、108、112、114、116、及び118のような試験構成要素のグループ(又は分類)についてのSパラメータを測定することができ、その結果を、Sパラメータのライブラリか又はデータベースに格納することができる。更にエンド・ツー・エンドの信号経路の損失の測定を、電力計(図示せず)のような試験構成要素を使用して行うことができる。実施形態の他の例において、ネットワークアナライザのような、いくつかの試験構成要素内において見られる誤差補正モジュール(図示せず)が、Sパラメータデータにアクセスすることができ、そのデータを利用して、その試験構成要素に関連した測定誤差を補正することができる。
動作の一例として、DUT102を測定している間に、試験プロシージャがTICS110によって実行される時には、データベース(図示せず)への接続、すなわち格納されたSパラメータ情報へのアクセスが、TICS110によって行われる。Sパラメータ情報は、TICS110内において、試験システム100のトポロジーと、所望の測定基準プレーン(measurement reference plane)に関連付けられる。試験システム100のトポロジーを、自動試験マークアップ言語「ATML」(automatic test markup language)のようなマークアップ言語に互換性のあるデータファイル(すなわち、拡張マークアップ言語「XML」)内か、又は類似のデータフォーマット内におけるネットリストとして指定することができることが理解されよう。実施形態の他の例において、コンバータを利用してXMLデータファイルをXMLからネットリストへと変換することができる。
測定データに対する経路測定補正のための基礎として、及び測定不確定データ(measurement uncertainty data)を得るために、シミュレータ(図示せず)を利用することができる。試験構成要素106、108、及び110の不確定データは、測定不確定データを得るために、データベース内か又はライブラリ内に格納される必要があるであろう。従って、測定不確定データの決定は、試験構成要素のネットリストに関連付けられたデータベース内か又はライブラリ内の値を利用して、「モンテカルロ」解析か又は他のシミュレーション技法を利用することによって、得ることができる。
TICS110によってDUT102の試験が行われる前後に、システム較正を決定することの更なる利点は、試験システム100内のあらゆる障害と変化とが特定されることである。試験システム100内の所望でない変化は、伝送線路の障害の結果か、ハードウェア試験機器の機能不良の結果か、又は更には環境による障害(すなわち、温度)の結果の可能性がある。試験システム100についての履歴較正データをある期間にわたって格納することにより、このアプローチは、オペレータが故障の箇所を迅速に調べることを可能にし、それらを予測することさえ可能にする。
いくつかの状況において、ソース/アップコンバータ(信号発生器106等)の出力電力は、(典型的には、機器較正サイクルによって)較正されていると仮定することができる。しかしながら、信号発生器106の出力とDUT102の入力との間の損失が、多くの場合に、十分に大きいので、信号発生器106の出力は、その損失を補償するために増加させられる必要がある。一例として、試験システム100が特徴付けられており、且つ、トポロジーが既知である場合には、Sパラメータシミュレータは、DUT102の入力に対して配電されることになる電力を計算することができる。これによって、広帯域信号の場合であっても、電力計を使用することなく、入力電力が、(信号発生器106が不確定である状態において)正確に決定付けられることが可能になる。しかしながら、より高い精度を得るために、電力計を依然として利用することもできる。
一例として、(カリフォルニア州パロアルトのAgilent Technologiesによって製造され且つ所有される)Touchstone(登録商標)シミュレータのようなSパラメータシミュレータを、試験システム100に関連付けられたSパラメータを処理するために利用することができる。このシミュレータを、ハードウェアか又はソフトウェアにおいて実現(又は実装)することができる。Sパラメータシミュレータを、システム較正マネージャ120の一部として実現することができる。一例として、システム較正マネージャ120は、TICS110の全ての較正機能を合わせて統合することができる。
図2において、図1のTICS110内におけるシステム較正マネージャ200の一実施形態の一例のブロック図が示されている。システム較正マネージャ200は、ATML互換のXMLデータベースのようなデータベース202、Sパラメータシミュレータのような経路補正モジュール204、及びプリディストーションモジュール206を含むことができる。ATML互換のXMLデータベース202は、オプションで、図2内に示されるように、システム較正マネージャ200の内部に配置されることが可能であるか、又はTICS110内においてシステム較正マネージャ200の外部に配置されることが可能であり、データネットワークプロトコルを介してシステム較正マネージャ200と信号を伝達し合う。他の実施形態では、データベース202は、内部記憶要素(図示せず)と外部記憶要素(図示せず)との組み合わせとして実施することができる。更に、ATML互換のXMLデータベース202を、構造化照会言語(「SQL」)としてか、又はネットリストを形成するために利用されているデータの追加的な処理と共に他のデータベースとして、実現することもできる。
一例として、データベース202は、Sパラメータデータ、他の線形ネットワークパラメータデータ、及び誤差補正計算に利用される、様々な他のタイプのデータを、含むことができる。この実施形態の例において、データベース202は、ATMLスキーマを利用するが、他のタイプのスキーマもまた、追加処理と共にSパラメータデータに利用することができることが当業者であれば理解されよう。
経路補正モジュール204は、信号経路誤差を決定するために、且つ、これに応答して、信号経路補正を生成して信号経路誤差を補償するために用られるSパラメータシミュレータとすることができる。経路補正モジュール204を、基礎となるシミュレータ技術の知識がなくても、ユーザ試験プロシージャによって直接的に呼び出す(又はコールする)ことができるか、又はアクセスすることができる。典型的には、試験プロシージャは、図1の試験システム100上において実行される試験プロシージャの開始時と終了時に、経路補正モジュール204を呼び出すこととなる。更に、プリディストーションモジュール206は、経路補正モジュール204によって生成された所与の波形上のプリディストーションの計算を実行することができる。
図3において、図1の試験システム100を試験するための試験環境と相互作用するシステム較正マネージャ200のブロック図300が示されている。複数の試験構成要素ドライバ302が、試験構成要素とユーザ試験プロシージャ304との間のインターフェースを提供する。一例として、ユーザ試験プロシージャ304は、実行されることによって、所定のイベントが、図1の試験システム100内においてDUT102を試験させる場合の、複数の試験命令とすることができる。ユーザ試験プロシージャ304は、経路補正モジュール204、プリディストーションモジュール206、及びデータベース202から、システム較正マネージャ200を介して、情報を受け取る。
動作の一例として、ユーザ較正プロシージャ306を開始して、試験システム100を較正することができる。ユーザ較正プロシージャ306は、多数の較正測定を開始することができ、該較正測定には、例えば、平坦度測定(フラットネス測定)308、高忠実度I/Q較正310、及び低忠実度I/Q較正312等が含まれる。従って、ユーザ較正プロシージャ306は、較正測定の結果をデータベース202に提供することができる。次いで、経路補正モジュール204は、データベース202に格納されたその情報と他の情報とを利用することができる。
図4に移ると、図1の試験システム100の経路誤差を決定するためのプロセスの一実施形態の一例の流れ図400が示される。この流れ図400は、ステップ402において開始することができ、次いで、ステップ404において、試験構成要素のユーザ較正プロシージャを続けて、試験システム100内における、相互接続及び他の線形デバイスについてのSパラメータを提供し、更にはいくつかの非線形デバイス(例えば、ミキサ)についてもSパラメータを提供する。Sパラメータは、試験機器内に事前にロードされることが可能であるか、又は構成要素のリストか又はデータベースから決定されることが可能である。いくつかの構成要素は、Sパラメータを決定するために、個別に試験される必要があるか、又はグループで試験される必要がある可能性がある。Sパラメータは、次いで、ステップ406において、Sパラメータのリストか又はデータベース内に格納される。
ステップ408において、アプリケーションプログラムインターフェース(API)を介して、試験プロシージャからの信号経路誤差リクエストを受信することができる。受信されない場合には、このステップが繰り返される。その代りに、信号経路誤差リクエストが受信された場合には、(Sパラメータシミュレータのような)経路補正モジュール204が、ステップ410において、信号経路誤差を決定する。信号経路誤差は、次に、ステップ412において、APIを介して呼び出し側の試験プロシージャに戻され、ステップ414において、処理が終了する。他の実施形態の例において、試験プロシージャは、測定されたデータを誤差補正モジュールに渡すことができ、誤差補正モジュールは、次いで、補正された試験結果を返すことができる。
この流れ図を、ソフトウェアか、ハードウェアか、又はソフトウェアとハードウェアとの組み合わせにおいて実施することができる。該ソフトウェアを、テープか、コンパクトディスクか、紙のパンチカードか、スマートカードか、又は他の光学的か、磁気的か、或いは電気的なディジタル記憶装置のようなマシン可読媒体上において提供することができる。
更には、当業者であれば理解されるように、図4に関連して記載された1つか又は複数のプロセスか、サブプロセスか、又はプロセスステップを、ハードウェア及び/又はソフトウェアによって実行することができる。更には、TICS110を、マイクロプロセッサ、汎用プロセッサ、プロセッサの組み合わせ、ディジタル信号プロセッサ(「DSP」)、及び/又は特定用途向け集積回路(「ASIC」)内において実行されることとなるソフトウェアにおいて完全に実現することができる。プロセスがソフトウェアによって実行される場合には、該ソフトウェアは、TICS110内のソフトウェアメモリ(図示せず)内に常駐することができる。該ソフトウェアメモリ内のソフトウェアは、論理機能(すなわち、ディジタル回路構成か又はソースコードのようなディジタル形式においてか、又はアナログ回路構成か又は(アナログ電気信号かアナログ音響信号か或いはアナログビデオ信号のような)アナログソースのようなアナログ形式においてのいずれかで実施されることが可能な「ロジック」)を実施するための実行可能命令の順序付けられたリストを含むことができる。該ソフトウェアメモリ内のソフトウェアは、命令実行システム、命令実行装置か、又は命令実行デバイスからの命令を選択的にフェッチして該命令を実行することが可能なコンピュータベースのシステムか、プロセッサを含むシステムか、又は他のシステムのような該命令実行システムか、該命令実行装置か、又は該命令実行デバイスによって使用されるためにか、又はそれらに関連して使用されるために、任意のコンピュータ可読媒体内か、マシン可読媒体内か、又は信号搬送媒体内において選択的に具現化されることが可能である。本明細書のコンテキスト内において、「コンピュータ可読媒体」及び/又は「信号搬送媒体」は、命令実行システムか、命令実行装置か、又は命令実行デバイスによって使用されるか、或いはそれらに関連して使用されるための、プログラムの格納か、伝達か、伝搬か、又は転送を含むことが可能な任意の手段である。コンピュータ可読媒体は、選択的に、例えば、電気的か、磁気的か、光学的か、電磁気的か、赤外線を利用したものか、又は半導体のシステム、装置、デバイス、或いは伝播媒体とすることができる(但し、これらに限定されない)。コンピュータ可読媒体のより具体的な例は、しかしながら、網羅的なリストではないが、次のものが含まれる。すなわち、1つか又は複数のワイヤを有する電気的な接続(電気的)、ポータブルコンピュータディスケット(磁気的)、RAM(電気的)、読み出し専用メモリ「ROM」(電気的)、消去可能プログラマブル読み出し専用メモリ(EPROMか又はフラッシュメモリ)(電気的)、光ファイバ(光学的)、及びポータブルコンパクトディスク読み出し専用メモリ「CDROM」(光学的)である。紙か又は別の媒体の例えば光学的なスキャンによって、プログラムは、電気的に取り込まれることができ、次いで、必要であれば適合可能な手法で、コンパイルされるか、インタプリタ処理されるか、又は別様に処理されて、次いで、コンピュータメモリ内に記憶されることが可能であるため、コンピュータ可読媒体は、プログラムが印刷された紙か又は別の適合可能な媒体とすることさえできることに留意されたい。
一実施形態の上記説明は、例示及び説明を目的として提示されてきた。上記説明は、網羅的ではなく、特許請求の範囲に記載された発明を、開示した正確な形態に限定しない。修正と変形形態とが、上記説明と照らし合わせて可能であるか、又は本発明を実践することによって得ることができる。例えば、記載された実施形態は、ソフトウェアを含むが、本発明を、ハードウェアとソフトウェアとの組み合わせとしてか、又はハードウェア単体として実施することもできる。実施形態はシステム間で変化する場合があることにも留意されたい。特許請求の範囲とそれらの等価物とが、本発明の範囲を画定する。
100 試験システム
110 トポロジー独立較正システム(TICS)
122 プロセッサ
202 Sパラメータのデータベース、Sパラメータ
204 経路補正モジュール
302 アプリケーションプログラムインターフェース
304 試験プロシージャ
110 トポロジー独立較正システム(TICS)
122 プロセッサ
202 Sパラメータのデータベース、Sパラメータ
204 経路補正モジュール
302 アプリケーションプログラムインターフェース
304 試験プロシージャ
Claims (10)
- 試験システム(100)内におけるトポロジー独立較正システム(「TICS」)(110)であって、
前記試験システム(100)のトポロジーを含む、ネットリストと、
経路補正モジュール(204)と、
前記経路補正モジュール(204)と信号を伝達し合う、プロセッサ(122)
とを備え、
前記プロセッサ(122)は、前記経路補正モジュール(204)と前記ネットリストとを利用して、前記試験システム(100)のための経路補正を決定することからなる、トポロジー独立較正システム。 - 前記経路補正モジュール(204)は、Sパラメータシミュレータである、請求項1に記載のトポロジー独立較正システム。
。 - 前記ネットリストは、Sパラメータのデータベース(202)を含む、請求項1に記載のトポロジー独立較正システム。
- 前記ネットリストは、
第1の構成要素の電気的特性と、
少なくとも第2の構成要素の電気的特性と、
前記第1の構成要素と前記少なくとも第2の構成要素との両方に関連付けられたSパラメータ(202)
とを含むことからなる、請求項2に記載のトポロジー独立較正システム。 - 前記TICSと信号を伝達し合うアプリケーションプログラムインターフェース(302)と、
前記経路補正モジュール(204)の実行を開始する少なくとも1つの試験プロシージャ(304)
とを更に備える、請求項1に記載のトポロジー独立較正システム。 - 前記経路補正モジュール(204)の実行を介して前記プロセッサ(122)によって決定された入力電力計算値を更に含む、請求項1に記載のトポロジー独立較正システム。
- プロセッサ(122)によって経路補正モジュール(204)を実行し、
試験システム(100)のトポロジーを含むネットリストにアクセスし、及び、
前記試験システム(100)のための経路補正を決定する
ことを含む、前記試験システム(100)内の経路誤差を決定するための方法。 - 前記経路補正モジュール(204)を実行することは、Sパラメータシミュレータを実行することを含むことからなる、請求項7に記載の方法。
- 前記ネットリストにアクセスすることは、前記試験システム(100)の構成要素に関連付けられたSパラメータのデータベース(202)にアクセスすることを含むことからなる、請求項8に記載の方法。
- 試験プロシージャ(304)を実行し、及び、
前記試験プロシージャ(304)からのアプリケーションプログラムインターフェース(302)を介した命令の受信に応答して、前記経路補正モジュール(204)を利用する
ことを更に含むことからなる、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/127,961 US7640477B2 (en) | 2005-05-12 | 2005-05-12 | Calibration system that can be utilized with a plurality of test system topologies |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006317452A true JP2006317452A (ja) | 2006-11-24 |
Family
ID=36637237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133499A Pending JP2006317452A (ja) | 2005-05-12 | 2006-05-12 | トポロジー独立較正システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7640477B2 (ja) |
JP (1) | JP2006317452A (ja) |
DE (1) | DE102006013192A1 (ja) |
GB (1) | GB2426089A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7409619B2 (en) * | 2005-08-23 | 2008-08-05 | Microsoft Corporation | System and methods for authoring domain specific rule-driven data generators |
US7171324B1 (en) * | 2005-10-14 | 2007-01-30 | Agilent Technologies, Inc. | System and method for removing measurement errors from measurement systems |
US20090063709A1 (en) * | 2007-08-27 | 2009-03-05 | Thomas Ambler Rice | Method for Loading and Maintaining Executable Code Extensions in Instruments |
US8747398B2 (en) * | 2007-09-13 | 2014-06-10 | Covidien Lp | Frequency tuning in a microwave electrosurgical system |
DE102009027546A1 (de) | 2009-07-08 | 2011-01-13 | Henkel Ag & Co. Kgaa | Verfahren zur Umesterung mit Hilfe eines induktiv erwärmten Heizmediums |
CN103645988B (zh) * | 2013-12-24 | 2016-01-20 | 哈尔滨工业大学 | 通用化分布式测试系统架构 |
US10429437B2 (en) * | 2015-05-28 | 2019-10-01 | Keysight Technologies, Inc. | Automatically generated test diagram |
CN106951363A (zh) * | 2016-12-29 | 2017-07-14 | 中国科学院空间应用工程与技术中心 | 一种基于atml的有效载荷自动测试方法 |
CN108153671B (zh) * | 2017-12-22 | 2020-06-16 | 北京航天测控技术有限公司 | 一种面向atml信号的运行时服务的测试系统及方法 |
CN111929558B (zh) * | 2020-09-28 | 2021-01-15 | 浙江铖昌科技股份有限公司 | 一种基于自校准的去嵌方法、系统、存储介质及终端 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757820A (en) * | 1997-01-17 | 1998-05-26 | International Business Machines Corporation | Method for testing interconnections between integrated circuits using a dynamically generated interconnect topology model |
US6300775B1 (en) * | 1999-02-02 | 2001-10-09 | Com Dev Limited | Scattering parameter calibration system and method |
US20040076139A1 (en) | 2000-07-03 | 2004-04-22 | Kenneth Kang-Yeh | Wireless name service registry and flexible call routing and scheduling |
US20040142822A1 (en) * | 2001-03-09 | 2004-07-22 | Tadayuki Suzuki | Method of improving crop |
US6952816B2 (en) * | 2002-10-07 | 2005-10-04 | Hewlett-Packard Development Company, L.P. | Methods and apparatus for digital circuit design generation |
JP2004319828A (ja) * | 2003-04-17 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および半導体集積回路装置 |
-
2005
- 2005-05-12 US US11/127,961 patent/US7640477B2/en active Active
-
2006
- 2006-03-22 DE DE102006013192A patent/DE102006013192A1/de not_active Withdrawn
- 2006-05-10 GB GB0609262A patent/GB2426089A/en not_active Withdrawn
- 2006-05-12 JP JP2006133499A patent/JP2006317452A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB0609262D0 (en) | 2006-06-21 |
DE102006013192A1 (de) | 2006-11-16 |
US20060282723A1 (en) | 2006-12-14 |
US7640477B2 (en) | 2009-12-29 |
GB2426089A (en) | 2006-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006317452A (ja) | トポロジー独立較正システム | |
KR102054874B1 (ko) | 시험 장치를 교정하기 위한 방법 | |
US20140343883A1 (en) | User Interface for Signal Integrity Network Analyzer | |
US20110286506A1 (en) | User Interface for Signal Integrity Network Analyzer | |
US7777497B2 (en) | Method and system for tracking scattering parameter test system calibration | |
US9606212B1 (en) | Systems and methods for time/frequency indexed pulse calibrations for vector network analyzers | |
US20070073499A1 (en) | Method and apparatus for determining one or more s-parameters associated with a device under test (DUT) | |
JP2004317506A (ja) | テスト・システム校正を含む平衡デバイスの特性解明 | |
CN102749604B (zh) | 测试设备自动校准仪、校准系统及校准方法 | |
US20110238383A1 (en) | One-Port De-embedding Using Time Domain Substitution | |
US7171324B1 (en) | System and method for removing measurement errors from measurement systems | |
JP2007519892A (ja) | 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換 | |
KR102090014B1 (ko) | 주파수 영역에서의 교정을 이용한 시간 영역 측정 방법 | |
US10371733B2 (en) | Cold source based noise figure measurement using S-parameters and a vector signal transceiver/vector signal analyzer/spectrum analyzer | |
US5734268A (en) | Calibration and measurment technique and apparatus for same | |
US6802046B2 (en) | Time domain measurement systems and methods | |
CN112821885A (zh) | 一种ate设备各通道芯片相对延时测量校准方法及装置 | |
EP3242143B1 (en) | Measurement apparatus | |
US20050256658A1 (en) | Multi-port scattering parameter calibration system and method | |
US20050138577A1 (en) | Method, apparatus, and article of manufacture for manufacturing high frequency balanced circuits | |
US20110234239A1 (en) | Two-Port De-Embedding Using Time Domain Substitution | |
US20180048535A1 (en) | Network analyzer systems and methods for operating a network analyzer | |
US20050190875A1 (en) | Automatic delays for alignment of signals | |
JP6389354B2 (ja) | トータル・ネットワークの特性測定方法及び装置 | |
WO2010069349A1 (en) | Apparatus for determining a compensation parameter for compensating a signal level change of a test signal |