JP5496940B2 - エンファシス付加装置及びエンファシス付加方法 - Google Patents

エンファシス付加装置及びエンファシス付加方法 Download PDF

Info

Publication number
JP5496940B2
JP5496940B2 JP2011059458A JP2011059458A JP5496940B2 JP 5496940 B2 JP5496940 B2 JP 5496940B2 JP 2011059458 A JP2011059458 A JP 2011059458A JP 2011059458 A JP2011059458 A JP 2011059458A JP 5496940 B2 JP5496940 B2 JP 5496940B2
Authority
JP
Japan
Prior art keywords
emphasis
waveform
cursor
emphasis waveform
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011059458A
Other languages
English (en)
Other versions
JP2012060630A (ja
Inventor
岳人 齋藤
智行 井貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2011059458A priority Critical patent/JP5496940B2/ja
Publication of JP2012060630A publication Critical patent/JP2012060630A/ja
Application granted granted Critical
Publication of JP5496940B2 publication Critical patent/JP5496940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]

Description

本発明は、例えば高速バスを有するコネクタ付き回路実装基板等の試験対象物に同軸ケーブル等の伝送路を介して入力される試験用信号の波形歪みを克服するべく、元信号となる試験用信号にエンファシスを付加するエンファシス付加装置及びエンファシス付加方法に関する。
例えば安価かつ高速化を図った高速バスを有するコネクタ付き回路実装基板を試験対象物(DUT)とした場合、この試験対象物に同軸ケーブルを介して電気信号や光信号を用いたデジタル信号を入力すると、試験対象物の特性によってデジタル信号の波形品質が劣化する。そして、この波形品質の劣化によりビット誤り率の増加、ジッタの増加、波形の振幅変動、アイパターンの形状変化等が生じる。
ここで、上記試験対象物の波形品質の劣化を試験する場合には、図9に示すような測定系100が一般的に用いられる。図9の測定系100では、試験対象物(DUT)Wの入力側に信号発生装置101を接続し、試験対象物Wの出力側に誤り率測定装置102を接続した状態で、信号発生装置101から所定パターンの試験用信号を試験対象物Wに入力し、この試験用信号の入力に伴って試験対象物Wから出力される信号を誤り率測定装置102で受信する。そして、誤り率測定装置102において、受信信号と試験対象物Wに入力した試験用信号とを比較し、ビット誤り率を測定したり、アイパターンを測定して試験対象物Wの各種試験を行っている。
しかしながら、図9の測定系100において、プリエンファシスされていない試験用信号をそのまま同軸ケーブルを介して試験対象物Wに入力すると、周波数の高い方に向うに連れて信号に歪みが生じて減衰し、これによりビット誤り率が悪化し、正常なビット誤り率測定を行うことができなかった。
そこで、上述した信号の歪みを克服するべく信号の減衰する部分を補って試験用信号を忠実に生成するための有効な解決策として、元信号となる試験用信号にプリエンファシスをかけることが考えられる。このプリエンファシスされた信号を生成する装置及び方法としては、例えば下記特許文献1に開示されるものが知られている。
特許文献1に開示される装置及び方法では、デジタル・データ・パターン波形を表すデジタル・データを含む入力ファイルを受けて、Fs/Fdのレートでアップ・サンプルし、アップ・サンプルされたデジタル・データを用いてステップ応答を生成し、生成したステップ応答を微分し、プリエンファシス・フィルタの係数を生成し、この係数をデジタル・データ・パターン波形入力信号と畳み込み積分し、プリエンファスされたデジタル・データ・パターンを生成している。これにより、種々のデータ発生装置によるプリエンファシスされた信号の生成を実現している。
ところで、上述した試験対象物に入力する所望のパルスパターンを発生する装置として、例えば下記特許文献2に開示されるパルスパターン発生装置が知られている。この特許文献2のパルスパターン発生装置では、所望のパルスパターンの試験用信号を発生させるべく、図10に示すように、テキストボックス110への直接入力による数値の増減や予め決められた設定範囲内でのスクロールバー111の移動により振幅やクロスポイントを設定していた。
特開2008−271552号公報 特開2005−094172号公報
ここで、試験対象物に入力される試験用信号にプリエンファシスをかける際、事前にプリエンファシスに関するパラメータの設定が必要になる。このプリエンファシスに関するパラメータの設定に関して、例えば特許文献2に開示される設定方法を採用した場合には、図10に示すテキストボックス110への直接入力による数値の増減や予め決められた設定範囲内でのスクロールバー111の移動によって各パラメータ毎に設定を行う必要がある。このため、各パラメータ毎の設定操作に手間を要するという問題が生じる。また、特許文献2に開示される設定方法では、生成されるプリエンファシス波形をイメージすることができず、プリエンファシス波形のどの部分を操作しているかも判らないため、各パラメータをユーザが直感的に設定することができないという課題がある。
そこで、本発明は上記問題点に鑑みてなされたものであって、ユーザの直感的な操作によって設定を行うことができるエンファシス付加装置及びエンファシス付加方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載されたエンファシス付加装置は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21が配置された表示部5と、
前記カーソルを移動させる操作部2と、
前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部8と
前記操作部によるカーソルの位置情報を検出する位置情報検出部3と、
予め規定された複数種類の基準波形パターンの波形情報、前記基準波形パターンのタップに配置されるカーソル毎の可変可能範囲、前記表示画面の1ドット当たりの前記振幅量、前記表示画面の1ドット当たりの時間を記憶する情報記憶部4と、
前記位置情報検出部が検出した前記カーソルの位置情報と前記情報記憶部の情報とに基づき、前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成するための設定値を算出する設定値算出部7とを備え、
前記エンファシス波形付加部は、前記設定値算出部が算出した前記設定値に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加することを特徴とする。
請求項2に記載されたエンファシス付加装置は、請求項1のエンファシス付加装置において、
同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示部5の前記表示画面上に表示し、
前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを、前記操作部2の操作により時間軸方向に相対的に移動させてスキュー設定することを特徴とする。
請求項3に記載されたエンファシス付加装置は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21が配置された表示部5と、
前記カーソルを移動させる操作部2と、
前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部8とを備え、
同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示部5の前記表示画面上に表示し、
前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを、前記操作部2の操作により時間軸方向に相対的に移動させてスキュー設定することを特徴とする。
請求項4に記載されたエンファシス付加装置は、請求項1〜3の何れかのエンファシス付加装置において、
前記表示部5は、前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示することを特徴とする。
請求項5に記載されたエンファシス付加方法は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21を配置するプリエンファシス波形イメージ表示ステップS1と、
前記カーソルを移動させるカーソル移動ステップS2と、
該カーソルの移動に応じて可変される前記振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップS5と、
前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップS6と
予め規定された複数種類の基準波形パターンの波形情報、前記基準波形パターンに配置されるカーソル毎の可変可能範囲、前記表示画面の1ドット当たりの前記振幅量、前記表示画面の1ドット当たりの時間を記憶する情報記憶ステップS7と、
移動された前記カーソルの位置情報を検出する位置情報検出ステップS3と、
前記位置情報検出ステップで検出した前記カーソルの位置情報と前記情報記憶ステップにて記憶した情報とに基づき、前記プリエンファシス波形イメージに対応するエンファシス波形を生成するための設定値算出ステップS4とを含み、
前記エンファシス波形生成ステップは、前記設定値算出ステップが算出した前記設定値に基づいて前記プリエンファシス波形イメージに対応するエンファシス波形を生成することを特徴とする。
請求項6に記載されたエンファシス付加方法は、請求項5のエンファシス付加方法において、
前記プリエンファシス波形イメージ表示ステップは、同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示画面上に表示し、
前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを時間軸方向に相対的に移動させてスキュー設定するスキュー設定モードS10をさらに含むことを特徴とする。
請求項7に記載されたエンファシス付加方法は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21を配置し、同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示画面上に表示するプリエンファシス波形イメージ表示ステップS1と、
前記カーソルを移動させるカーソル移動ステップS2と、
該カーソルの移動に応じて可変される前記振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップS5と、
前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップS6と、
前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを時間軸方向に相対的に移動させてスキュー設定するスキュー設定モードS10とを含むことを特徴とする。
請求項8に記載されたエンファシス付加方法は、請求項5〜7の何れかのエンファシス付加方法において、
前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示するステップをさらに含むことを特徴とする。
請求項9に記載されたエンファシス付加装置は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21が配置され、該カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示する表示部5と、
前記カーソルを移動させる操作部2と、
前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部8とを備えたことを特徴とする。
請求項10に記載されたエンファシス付加方法は、試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル21を配置するプリエンファシス波形イメージ表示ステップS1と、
前記カーソルを移動させるカーソル移動ステップS2と、
該カーソルの移動に応じて可変される前記振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップS5と、
前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップS6と、
前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示するステップとを含むことを特徴とする。
本発明によれば、横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、操作部の操作で波形の各強調ビットに対応したカーソルを移動させ、各強調ビット単位で振幅を変えることができる。これにより、元信号(試験用信号)にエンファシス波形を付加する際の設定に要する操作の手間を省くことができる。しかも、生成されるエンファシス波形を設定画面上でイメージできるだけでなく、エンファシス波形のどの部分を操作しているかも表示画面上で把握でき、エンファシスに関する各パラメータをユーザが直感的に設定することができる。
また、同一波形からなる2チャンネル分のプリエンファシス波形イメージを表示画面上に表示させ、操作部の操作により一方のプリエンファシス波形イメージを時間軸方向に移動可能範囲内の所望の位置まで移動させれば、2つのプリエンファシス波形イメージ間の位相を可変してスキュー設定を容易に行うことができる。
本発明に係るエンファシス付加装置のブロック構成図である。 (a)波形編集設定モードの表示例を示す図であって、プリエンファシス波形イメージの全体を表示した例である。 (b)プリエンファシス波形イメージの一部を表示した例である。 (c)プリエンファシス波形イメージの一部の表示であって、正のビットの一部だけでなく、負のビットの一部を表示した例である。 スキュー設定モードの表示例を示す図である。 オフセット設定モードの表示例を示す図である。 本発明に係るエンファシス付加装置のエンファシス波形付加部の具体的な回路構成の一例を示す図である。 図5の回路構成における各セレクタの極性、各セレクタに対応して振り分けられる振幅電圧、振幅電圧に対応する増幅器の制御電圧の関係を示す図である。 (a)〜(c) 本発明に係るエンファシス付加装置による設定変更前後の具体例を示す図である。 本発明に係るエンファシス付加装置のソフトウェア動作を説明するためのフローチャートである。 試験対象物の波形品質の劣化を試験する場合の一般的な測定系の概略図である。 特許文献2に開示されるパラメータの設定を行う画面の表示例を示す図である。
以下、本発明を実施するための形態について図面を参照しながら具体的に説明する。図1は本発明に係るエンファシス付加装置のブロック構成図、図2(a)〜(c)は波形編集設定モードのプリエンファシス波形イメージの表示例を示す図、図3はスキュー設定モードの表示例を示す図、図4はオフセット設定モードの表示例を示す図、図5は同装置のエンファシス波形付加部の具体的な回路構成の一例を示す図、図6は図5の回路構成における各セレクタの極性、各セレクタに対応して振り分けられる振幅電圧、振幅電圧に対応する増幅器の制御電圧の関係を示す図、図7(a)〜(c)は同装置における設定変更前後の具体例を示す図、図8は本発明に係るエンファシス付加装置のソフトウェア動作を説明するためのフローチャートである。
本発明に係るエンファシス付加装置及びエンファシス付加方法は、例えば高速バスを有するコネクタ付き回路実装基板等を試験対象物(DUT)とし、この試験対象物に同軸ケーブル等の伝送路を介して入力される試験用信号の波形歪みを克服するべく、試験用信号(元信号)にエンファシス波形を付加するものである。
図1に示すように、エンファシス付加装置1は、予め決められた所定パターンの試験用信号(元信号)にエンファシス波形を付加するにあたって、エンファシスに関するパラメータをユーザが直感的に設定することができるように、操作部2、位置情報検出部3、情報記憶部4、表示部5、表示制御部6、設定値算出部7、エンファシス波形付加部8を備えて概略構成される。
操作部2は、例えばマウスなどのユーザが操作するポインティングデバイスで構成され、各種操作・設定を行っている。各種操作・設定としては、追って詳述するが、図2(a)の「波形編集設定モード」、図3の「スキュー設定モード」、図4の「オフセット設定モード」などの各種設定モードの選択、各種設定モードにおける設定画面の切り替え、「波形編集設定モード」で表示部5の表示画面上に表示されるプリエンファシス波形イメージの各タップのカーソルの上下移動、「スキュー設定モード」で表示部5の表示画面上に表示される2チャンネルのプリエンファシス波形イメージの時間軸方向の相対移動、「オフセット設定モード」でのオフセット線の上下移動、各設定モード時のテキストボックスの数値入力エリアへのパラメータの数値入力などがある。
尚、本例では、プリエンファシス波形イメージにおいて、振幅量の増減によりビットを強調させることができる箇所をタップと称し、波形の繰り返し周期内の4箇所のタップに操作部2により移動可能なカーソルを配置している。しかし、カーソルの数は4つに限定されるものではなく、さらにカーソルの数を増加すれば、更に細かい振幅量の設定を行うことが可能である。
また、表示画面上におけるカーソルの形状は、操作部2により表示画面上を移動されるポインタがプリエンファシス波形イメージのカーソル移動可能位置に来たときに、たとえば両矢印の形状となるようにしてもよい。
位置情報検出部3は、操作部2のマウスで操作される表示部5の表示画面上に表示されるカーソルの位置情報を常時検出しており、この検出によって得られる位置情報を表示制御部6に逐次出力している。
情報記憶部4は、元信号となる試験用信号にエンファシス波形を付加するために必要な各種情報を記憶している。各種情報としては、例えばOIF208.029.06で規定されている「1pre−1post−Cursor」のプリエンファシス波形を含む予め決められた複数種類の基準波形パターンの波形情報(波形形状を特定する各パラメータ値)、基準波形パターンのタップに配置されるカーソル毎の可変可能範囲(上限値、下限値)の情報、表示部5の表示画面の1ドット当たりの振幅量や1ドット当たりの時間などがある。
表示部5は、例えば液晶表示器で構成され、操作部2の操作により選択された設定モードで所望の設定を行うべく、操作部2の操作に基づく表示制御部6の制御により、各種設定画面(例えば追って説明する図2(a)、図3、図4の設定画面など)の表示を行っている。
表示制御部6は、操作部2の操作に基づく位置情報検出部3からの位置情報や情報記憶部4に記憶された各種情報に基づいて表示部5の表示を制御している。また、表示制御部6は、「波形編集設定モード」で操作部2のマウスによりドラッグされたカーソル、「スキュー設定モード」で操作部2のマウスによりドラッグされたプリエンファシス波形イメージを予め設定された色で識別表示している。
尚、図1の例では、操作部2、表示部5、表示制御部6を機能分けして別々のブロックで示したが、これらをコンピュータグラフィックスとマウスなどのポインティングデバイスを用いた直感的な操作により各種の操作・設定が行える機能を有するGUI(graphical user interface)で構成することができる。
ここで、操作部2の操作に基づいて表示部5に表示される各種設定モードの設定画面の表示内容について図2(a)、図3、図4を参照しながら説明する。
図2(a)は、プリエンファシス波形イメージを編集設定する「波形編集設定モード」が操作部2により選択された場合の設定画面を示している。この設定画面には、デフォルト設定されたプリエンファシス波形イメージ、「波形編集設定モード」で操作部2により複数の中から選択されたプリエンファシス波形イメージ、前回設定されたプリエンファシス波形イメージの何れかが横軸を時間、縦軸を変調量として表示される。表示画面上のプリエンファシス波形イメージは、波形の繰り返し周期内で予め決められた箇所のタップにカーソル21が配置されており、操作部2のマウスで何れかのカーソル21をドラッグして上下方向に移動すれば、そのカーソル21のタップの振幅量を予め決められた可変可能範囲で可変することができる。
なお、変調量は、基準波形の振幅電圧値に対し、プリエンファシスをかける量に対応して増減される振幅量(変動量)である。
また、図2(a)の表示画面において、プリエンファシス波形イメージの近傍には、カーソル21の移動に連動して変化する振幅量と振幅電圧値の数値入力エリアを有するテキストボックス22が表示される。このテキストボックスは、操作部2のマウスで選択されたカーソル21に対応して表示され、操作部2の操作により数値入力エリアの振幅量の数値と振幅電圧値の数値を予め決められた可変可能範囲でそれぞれ増減して可変することもできる。
なお、プリエンファシス波形イメージは図2(a)に示すように波形の全体を表示してもよく、また図2(b)に示すようにプリエンファシス波形イメージの一部を表示してもよい。さらに、図2(c)に示すように正のビットの一部だけでなく、負のビットの一部を表示するようにしてもよい。
図3は、同一波形からなる2チャンネルのプリエンファシス波形イメージを表示してスキュー設定を行う「スキュー設定モード」が操作部2により選択された場合の設定画面を示している。この設定画面には、横軸を時間、縦軸を変調量として、同一波形からなる2チャンネルのプリエンファシス波形イメージが上下に並んで表示される。この「スキュー設定モード」の設定画面では、操作部2のマウスにより一方のプリエンファシス波形イメージの立ち上がりエッジをドラッグし、時間軸方向に移動可能範囲内の所望の位置まで移動させてドロップすることにより、2つのプリエンファシス波形イメージ間の位相を可変することもできる。
また、図3の表示画面において、2チャンネルのプリエンファシス波形イメージの近傍には、両波形イメージの時間軸方向の移動に連動して変化する遅延量の数値入力エリアを有するテキストボックス23が表示される。このテキストボックス23は、操作部2の操作により数値入力エリアの遅延量の数値を予め決められた可変可能範囲で増減して可変することもできる。
図4は、オフセットを設定する「オフセット設定モード」が操作部2により選択された場合の設定画面を示している。この設定画面には、横軸を時間、縦軸を変調量としてプリエンファス波形イメージが表示されるとともに、時間軸と平行にオフセット線24が表示される。この「オフセット設定モード」の設定画面では、図4の一点鎖線や二点鎖線で示すように、操作部2のマウスによりオフセット線24をドラッグし、上下方向に移動可能範囲内の所望の位置まで移動させてドロップすることにより、オフセット値を可変することができる。
また、図4の表示画面において、プリエンファシス波形イメージの近傍には、オフセット線24の移動に連動して変化するオフセット量の数値入力エリアを有するテキストボックス25が表示される。このテキストボックス25は、操作部2の操作により数値入力エリアのオフセット量の数値を予め決められた可変可能範囲で増減して可変することもできる。
設定値算出部7は、「波形編集設定モード」において、操作部2のマウスでカーソル21をドラッグして上下方向に移動させてドロップしたときの位置情報検出部3からの位置情報と、情報記憶部4の各種情報とに基づき、振幅電圧値に対して増減される振幅量(変動量)を算出している。そして、表示画面上のプリエンファシス波形イメージと同一のエンファシス波形がエンファシス波形付加部8で試験用信号に付加されるべく、算出された振幅量(変動量)を、後述する切替回路13の各セレクタP1,P2,P3,P4に対応して4つの振幅電圧(VEE1,VEE2,VEE3,VEE4)に振り分け、この振り分けた4つの振幅電圧(VEE1,VEE2,VEE3,VEE4)を設定値として出力している。
また、設定値算出部7は、「スキュー設定モード」において、操作部2のマウスで何れか一方のプリエンファシス波形イメージの立ち上がりエッジをドラッグして時間軸方向に移動させてドロップしたときの位置情報検出部3からの位置情報と、情報記憶部4の各種情報とから2チャンネルのプリエンファシス波形イメージ間の位相差を示す遅延量を設定値として算出している。
さらに、設定値算出部7は、「オフセット設定モード」において、操作部2のマウスでオフセット線24をドラッグして上下方向に移動させてドロップしたときの位置情報検出部3からの位置情報と、情報記憶部4の各種情報とからオフセット量を設定値として算出している。
尚、設定値算出部7は、操作部2のマウスによるプリエンファシス波形イメージのタップ(カーソル21)やエッジのドラッグ操作中において、この操作部2の操作に連動して、位置情報検出部3の位置情報と情報記憶部4の各種情報から設定値を常に算出しており、操作部2のマウスをドロップした時点で設定値を確定している。この設定値算出部7で常時算出された設定値は、表示制御部6の制御により、表示部5の表示画面上に例えば図2(a)、図3、図4に示すテキストボックスの数値入力エリアに更新して表示される。
エンファシス波形付加部8は、試験対象物に入力される所定パターンの試験用信号(エンファシス付加前の元信号)に対し、「波形編集設定モード」で設定されたプリエンファシス波形イメージと同じエンファシス波形を付加して出力している。
さらに説明すると、エンファシス波形付加部8は、例えば図5に示すような制御回路11、データ保持回路12、切替回路13、増幅回路14、加算回路15を備えた周知の回路によって構成することができる。
制御回路11は、D/Aコンバータを含む回路であり、図6の制御条件に示すように、設定値算出部7からの設定値(振幅電圧:VEE1,VEE2,VEE3,VEE4)を、増幅回路14の後述する各増幅器14a,14b,14c,14dを個別に制御するためのアナログ値からなる制御信号(4つの制御電圧)に変換して出力している。図6の制御条件では、振幅電圧VEE1=150mVに対応する制御電圧が500mV、振幅電圧VEE2=500mVに対応する制御電圧が200mV、振幅電圧VEE3=150mVに対応する制御電圧が200mV、振幅電圧VEE4=0mVに対応する制御電圧が500mVに変換された例を示している。
データ保持回路12は、C(クロック)端子の立ち上がりのエッジでD端子の入力の値がQ出力として保持される4つのD型フリップフロップ回路(以下、D−FFと略称する)12a,12b,12c,12dを直列接続して構成される。データ保持回路12は、初段のD−FF12aのD端子にエンファシス波形を付加する前の元信号(試験用信号)が入力され、位相が1ビットずれとなる4つのデータ信号に分岐して各D−FF12a,12b,12c,12dのQ端子から出力している。
切替回路13は、データ保持回路12の4つのD−FF12a,12b,12c,12dのQ端子と1対1に対応して接続される4つのセレクタP1,P2,P3,P4で構成される。切替回路13の各セレクタP1,P2,P3,P4は、切替信号の入力により、極性が「POS(ポジティブ)」又は「NEG(ネガティブ)」の何れかの状態に予め設定されている。図6の制御条件では、セレクタP2の極性が「POS」に設定され、他のセレクタP1,P3,P4の極性が「NEG」に設定された例を示している。
増幅回路14は、切替回路13の4つのセレクタP1,P2,P3,P4の出力と1対1に対応して接続される4つの増幅器14a,14b,14c,14dで構成される。これら4つの増幅器14a,14b,14c,14dは、制御回路11からの制御信号(4つの制御電圧)によって個別に電圧が制御される。
加算回路15は、増幅回路14の4つの増幅器14a,14b,14c,14dの出力を加算し、元信号である試験用信号にエンファシス波形を付加した信号を出力している。
ここで、上述したエンファシス波形付加部8による設定変更前後の動作について図7(a)〜(c)を参照しながら説明する。
操作部2の操作により「波形編集設定モード」を選択すると、現在設定されているプリエンファシス波形イメージ(図7(a))が表示部5の表示画面に表示される。この状態において、エンファシス波形付加部8は、図6の制御条件を元に、増幅回路14の各増幅器14a,14b,14c,14dの電圧を制御している。
すなわち、図6の設定条件では、セレクタP1に対応する振幅電圧VEE1=150mV、セレクタP2に対応する振幅電圧VEE2=500mV、セレクタP3に対応する振幅電圧VEE3=150mV、セレクタP4に対応する振幅電圧VEE4=0mVである。
この状態で、図5のエンファシス波形付加部8の増幅回路14は、上記図6の設定条件により、振幅電圧VEE1=150mVに対応する制御電圧500mVを増幅器14aに印加し、振幅電圧VEE2=500mVに対応する制御電圧200mVを増幅器14bに印加し、振幅電圧VEE3=150mVに対応する制御電圧200mVを増幅器14cに印加し、振幅電圧VEE4=0mVに対応する制御電圧500mVを増幅器14dに印加する。
そして、エンファシス波形付加部8は、設定変更前において、図7(a)のプリエンファシス波形イメージと同一のエンファシス波形を試験用信号に付加して出力している。
今、「波形編集設定モード」において、図7(a)のプリエンファシス波形イメージの左端のタップに配置されたカーソル21を操作部2のマウスでドラッグ&ドロップし、プリエンファシス波形イメージを図7(a)の状態から図7(b)の状態に変更する。この状態変更により、エンファシス波形付加部8は、図7(c)の制御条件を元に、増幅回路14の各増幅器14a,14b,14c,14dの電圧を制御する。
すなわち、図7(c)の制御条件では、セレクタP1に対応する振幅電圧VEE1=150mV、セレクタP2に対応する振幅電圧VEE2=700mV、セレクタP3に対応する振幅電圧VEE3=350mV、セレクタP4に対応する振幅電圧VEE4=0mVである。
そして、図5のエンファシス波形付加部8の増幅回路14は、上記図7(c)の設定条件により、振幅電圧VEE1=150mVに対応する制御電圧900mVを増幅器14aに印加し、振幅電圧VEE2=700mVに対応する制御電圧200mVを増幅器14bに印加し、振幅電圧VEE3=350mVに対応する制御電圧200mVを増幅器14cに印加し、振幅電圧VEE4=0mVに対応する制御電圧500mVを増幅器14dに印加する。
これにより、設定変更後において、エンファシス波形付加部8は、図7(b)のプリエンファシス波形イメージと同一のエンファシス波形を試験用信号に付加して出力する。
尚、エンファシス波形付加部8は、位置情報検出部3の位置情報、情報記憶部4の各種情報、及び設定値算出部7で算出された設定値に基づいて「波形編集設定モード」で設定されたプリエンファシス波形イメージと同じエンファシス波形を試験用信号に付加できる構成であれば、図5の回路構成に限定されるものではない。
このように、本例のエンファシス付加装置及び方法では、横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示部5の表示画面上に表示し、操作部2のマウスによるドラッグ&ドロップ操作で波形の各強調ビットに対応したカーソルを移動させ、各強調ビット単位で振幅を変えることができる。これにより、元信号となる試験用信号にエンファシス波形を付加する際の設定に要する操作の手間を省くことができる。しかも、生成されるエンファシス波形を設定画面上でイメージできるだけでなく、エンファシス波形のどの部分を操作しているかも表示画面上で把握でき、エンファシスに関する各パラメータをユーザが直感的に設定することができる。
ここで、図8を用いて、本発明のソフトウェア動作を説明する。
はじめに、予め規定された複数種類の基準波形パターンの波形情報、基準波形パターンに配置されるカーソル毎の可変可能範囲、表示画面の1ドット当たりの振幅量、表示画面の1ドット当たりの時間を記憶しておく(S7)。
次に、波形編集設定モード(S9)、スキュー設定モード(S10)、オフセット設定モード(S11)のいずれかのモードを選択する(S8)。
次に、さらなる設定の有無を確認し、さらなる設定が有る場合は、S8のモード選択に戻り、さらなる設定が無い場合には、次に記載するステップへと進む(S12)。
次に、横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいてプリエンファシスの強弱を可変することができる箇所にカーソルを配置する(S1)
次に、カーソルが移動される(S2)。
次に、移動されたカーソルの位置情報を検出する(S3)。
次に、検出したカーソルの位置情報とS7にて記憶した情報とに基づき、プリエンファシス波形イメージに対応するエンファシス波形を生成するための設定値を算出する(S4)。
次に、算出した設定値に基づいてプリエンファシス波形イメージに対応するエンファシス波形を生成する(S5)。
次に、生成したエンファシス波形を試験用信号に付加する(S6)。
ここで、前述したいずれかのモードを選択するステップ(S8)において、スキュー設定モード(S10)が選択された場合について図8を用いて説明する。
スキュー設定モード(S10)が選択された場合、横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいてプリエンファシスの強弱を可変することができる箇所にカーソルを配置している(S1)が、さらに同一波形からなる2チャンネル分の試験用信号に対応するプリエンファシス波形イメージを表示画面上に表示する。
そして、2チャンネル分の試験用信号に対応するプリエンファシス波形イメージを時間軸方向に相対的に移動させてスキュー設定することができるように構成されている。
また、図3に示す「スキュー設定モード」の設定画面では、操作部2のマウスで一方のプリエンファシス波形イメージの立ち上がりエッジをドラッグし、時間軸方向に移動可能範囲内の所望の位置まで移動させてドロップすれば、2つのプリエンファシス波形イメージ間の位相を可変してスキュー設定を容易に行うことができる。
さらに、図4に示す「オフセット設定モード」の設定画面では、操作部2のマウスでオフセット線をドラッグし、上下方向に移動可能範囲内の所望の位置まで移動させてドロップするだけで容易にオフセット設定することができる。
また、操作部2のマウスによるドラッグ操作中は、位置情報検出部3の位置情報と情報記憶部4の各種情報に基づいて設定値算出部7が設定値を操作部2の操作に連動して算出し、設定値を自動的に更新表示することができる。
1 エンファシス付加装置
2 操作部
3 位置情報検出部
4 情報記憶部
5 表示部
6 表示制御部
7 設定値算出部
8 エンファシス波形付加部
11 制御回路
12 データ保持回路
13 切替回路
14 増幅回路
15 加算回路
21 カーソル
22 テキストボックス
23 テキストボックス
24 オフセット線
25 テキストボックス

Claims (10)

  1. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)が配置された表示部(5)と、
    前記カーソルを移動させる操作部(2)と、
    前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部(8)と
    前記操作部によるカーソルの位置情報を検出する位置情報検出部(3)と、
    予め規定された複数種類の基準波形パターンの波形情報、前記基準波形パターンのタップに配置されるカーソル毎の可変可能範囲、前記表示画面の1ドット当たりの前記振幅量、前記表示画面の1ドット当たりの時間を記憶する情報記憶部(4)と、
    前記位置情報検出部が検出した前記カーソルの位置情報と前記情報記憶部の情報とに基づき、前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成するための設定値を算出する設定値算出部(7)とを備え、
    前記エンファシス波形付加部は、前記設定値算出部が算出した前記設定値に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加することを特徴とするエンファシス付加装置。
  2. 同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示部(5)の前記表示画面上に表示し、
    前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを、前記操作部(2)の操作により時間軸方向に相対的に移動させてスキュー設定することを特徴とする請求項1記載のエンファシス付加装置。
  3. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)が配置された表示部(5)と、
    前記カーソルを移動させる操作部(2)と、
    前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部(8)とを備え、
    同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示部(5)の前記表示画面上に表示し、
    前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを、前記操作部(2)の操作により時間軸方向に相対的に移動させてスキュー設定することを特徴とするエンファシス付加装置。
  4. 前記表示部(5)は、前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示することを特徴とする請求項1〜3の何れかに記載のエンファシス付加装置。
  5. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)を配置するプリエンファシス波形イメージ表示ステップ(S1)と、
    前記カーソルを移動させるカーソル移動ステップ(S2)と、
    該カーソルの移動に応じて可変される振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップ(S5)と、
    前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップ(S6)と、
    予め規定された複数種類の基準波形パターンの波形情報、前記基準波形パターンに配置されるカーソル毎の可変可能範囲、前記表示画面の1ドット当たりの前記振幅量、前記表示画面の1ドット当たりの時間を記憶する情報記憶ステップ(S7)と、
    移動された前記カーソルの位置情報を検出する位置情報検出ステップ(S3)と、
    前記位置情報検出ステップで検出した前記カーソルの位置情報と前記情報記憶ステップにて記憶した情報とに基づき、前記プリエンファシス波形イメージに対応するエンファシス波形を生成するための設定値算出ステップ(S4)とを含み、
    前記エンファシス波形生成ステップは、前記設定値算出ステップが算出した前記設定値に基づいて前記プリエンファシス波形イメージに対応するエンファシス波形を生成することを特徴とするエンファシス付加方法。
  6. 前記プリエンファシス波形イメージ表示ステップは、同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示画面上に表示し、
    前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを時間軸方向に相対的に移動させてスキュー設定するスキュー設定モード(S10)をさらに含むことを特徴とする請求項5記載のエンファシス付加方法。
  7. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)を配置し、同一波形からなる2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを前記表示画面上に表示するプリエンファシス波形イメージ表示ステップ(S1)と、
    前記カーソルを移動させるカーソル移動ステップ(S2)と、
    該カーソルの移動に応じて可変される前記振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップ(S5)と、
    前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップ(S6)と、
    前記2チャンネル分の前記試験用信号に対応する前記プリエンファシス波形イメージを時間軸方向に相対的に移動させてスキュー設定するスキュー設定モード(S10)とを含むことを特徴とするエンファシス付加方法。
  8. 前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示するステップをさらに含むことを特徴とする請求項5〜7の何れかに記載のエンファシス付加方法。
  9. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加装置であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)が配置され、該カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示する表示部(5)と、
    前記カーソルを移動させる操作部(2)と、
    前記カーソルの移動に応じて可変される振幅量に基づいて前記表示画面上の前記プリエンファシス波形イメージに対応するエンファシス波形を生成して前記試験用信号に付加するエンファシス波形付加部(8)とを備えたことを特徴とするエンファシス付加装置。
  10. 試験対象物に入力するデジタルの試験用信号にプリエンファシスをかけるためのエンファシス付加方法であって、
    横軸を時間、縦軸を変調量としてプリエンファシス波形イメージを表示画面上に表示し、該プリエンファシス波形イメージにおいて前記プリエンファシスの強弱を可変することができる箇所にカーソル(21)を配置するプリエンファシス波形イメージ表示ステップ(S1)と、
    前記カーソルを移動させるカーソル移動ステップ(S2)と、
    該カーソルの移動に応じて可変される前記振幅量に基づいて前記プリエンファシス波形イメージに対応する波形のエンファシス波形を生成するエンファシス波形生成ステップ(S5)と、
    前記生成した前記エンファシス波形を前記試験用信号に付加するエンファシス波形付加ステップ(S6)と
    前記カーソルに対応したdB表示の振幅量とVp−p表示の振幅電圧値とを表示するステップとを含むことを特徴とするエンファシス付加方法。
JP2011059458A 2010-08-11 2011-03-17 エンファシス付加装置及びエンファシス付加方法 Active JP5496940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011059458A JP5496940B2 (ja) 2010-08-11 2011-03-17 エンファシス付加装置及びエンファシス付加方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010180415 2010-08-11
JP2010180415 2010-08-11
JP2011059458A JP5496940B2 (ja) 2010-08-11 2011-03-17 エンファシス付加装置及びエンファシス付加方法

Publications (2)

Publication Number Publication Date
JP2012060630A JP2012060630A (ja) 2012-03-22
JP5496940B2 true JP5496940B2 (ja) 2014-05-21

Family

ID=45565707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059458A Active JP5496940B2 (ja) 2010-08-11 2011-03-17 エンファシス付加装置及びエンファシス付加方法

Country Status (2)

Country Link
US (1) US8832603B2 (ja)
JP (1) JP5496940B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016004230A1 (en) * 2014-07-03 2016-01-07 Boston Scientific Neuromodulation Corporation Neurostimulation system with flexible patterning and waveforms
KR102221788B1 (ko) 2014-07-14 2021-03-02 삼성전자주식회사 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법
JP6124927B2 (ja) * 2015-01-19 2017-05-10 アンリツ株式会社 エンファシス付加装置及びエンファシス付加方法
JP6483201B2 (ja) * 2017-06-22 2019-03-13 アンリツ株式会社 エンファシス発生器およびエンファシス発生方法
JP6893963B2 (ja) * 2019-09-30 2021-06-23 アンリツ株式会社 エンファシス付加装置、エンファシス付加方法及び誤り率測定装置
CN111429552B (zh) * 2020-03-20 2023-08-08 上海御渡半导体科技有限公司 一种基于鼠标的快速波形编辑方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357504B2 (ja) * 1995-04-20 2002-12-16 日置電機株式会社 ディジタル波形のパターン変更方法
JPH11195053A (ja) * 1997-12-26 1999-07-21 Nec Eng Ltd テストパタン発生装置
US20050229053A1 (en) * 2003-07-25 2005-10-13 Logicvision, Inc., 101 Metro Drive, 3Rd Floor, San Jose, Ca, 95110 Circuit and method for low frequency testing of high frequency signal waveforms
JP4110573B2 (ja) * 2003-09-16 2008-07-02 横河電機株式会社 パルスパターン発生装置
KR100670494B1 (ko) * 2005-04-26 2007-01-16 매그나칩 반도체 유한회사 액정표시장치의 구동회로 및 구동방법
DE112006003065T5 (de) * 2005-10-28 2008-09-25 Advantest Corporation Prüfvorrichtung, Befestigungsplatte und Stiftelektronikkarte
JP5289736B2 (ja) * 2006-09-29 2013-09-11 富士通セミコンダクター株式会社 送受信装置
JP4910118B2 (ja) 2007-04-16 2012-04-04 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー デジタル・プリエンファシス波形データ生成方法及び装置
JP5148690B2 (ja) * 2008-04-14 2013-02-20 株式会社アドバンテスト 半導体試験装置および試験方法
US8055464B2 (en) * 2008-09-08 2011-11-08 Tektronix, Inc. Method of processing waveform data from one or more channels using a test and measurement instrument
US9699446B2 (en) * 2010-04-05 2017-07-04 Tektronix, Inc. Test and measurement device, system, and method for providing synchronized measurement views

Also Published As

Publication number Publication date
US8832603B2 (en) 2014-09-09
JP2012060630A (ja) 2012-03-22
US20120042287A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5496940B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP4955303B2 (ja) デジタル信号分析プログラム及び波形表示装置
US20030179155A1 (en) Apparatus, method and program for causing a plurality of display units to display images
JP2012050069A (ja) 信号発生装置及び発生方法
US10353917B2 (en) Method and apparatus for analyzing a transmission signal
US8325867B2 (en) Waveform signal generator with jitter or noise on a desired bit
JP6124927B2 (ja) エンファシス付加装置及びエンファシス付加方法
CN110752835B (zh) 信号发生装置及使用了该装置的频率特性显示方法
JP2008267994A (ja) デジタル信号分析装置及び方法
JP6625169B1 (ja) 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法
JP6483201B2 (ja) エンファシス発生器およびエンファシス発生方法
JP5475484B2 (ja) 波形観測装置及び方法
JP4188119B2 (ja) 伝送波形解析装置
JP5838817B2 (ja) 送受信システム及びプログラム
JP5864519B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP5844791B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP2017022537A (ja) フィルタ特性決定装置およびフィルタ特性決定プログラム
JP4787470B2 (ja) 画像表示装置の動作方法および画像表示装置
JP6660437B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP4747861B2 (ja) 波形測定装置
JP5115786B2 (ja) 波形表示装置
JP6651568B2 (ja) 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法
CN102466764B (zh) 一种频谱超限测量模板的生成方法和装置
JPH08130564A (ja) アイパターン表示方法、通信装置および表示装置
JP6164680B2 (ja) ジッタ関連データを生成する方法および装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250