JP5289736B2 - 送受信装置 - Google Patents
送受信装置 Download PDFInfo
- Publication number
- JP5289736B2 JP5289736B2 JP2007209467A JP2007209467A JP5289736B2 JP 5289736 B2 JP5289736 B2 JP 5289736B2 JP 2007209467 A JP2007209467 A JP 2007209467A JP 2007209467 A JP2007209467 A JP 2007209467A JP 5289736 B2 JP5289736 B2 JP 5289736B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- circuit
- unit
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
また、本発明に関連する技術では、送受信装置は、送信部および受信部を備えて構成される。送信部は、パラレル/シリアル変換回路、波形劣化回路および送信回路を備えて構成される。パラレル/シリアル変換回路は、送信側パラレル信号を送信側シリアル信号に変換する。波形劣化回路は、送信側シリアル信号の信号波形を劣化させる。送信回路は、波形劣化された信号を受信部に送信する。受信部は、受信回路、シリアル/パラレル変換回路およびエラー検出回路を備えて構成される。受信回路は、送信回路から送信された信号を受信側シリアル信号として受信する。シリアル/パラレル変換回路は、受信側シリアル信号を受信側パラレル信号に変換する。エラー検出回路は、信号伝送に関する試験の際に受信側パラレル信号のビット誤り率を検出する。
(付記1)
送信部および受信部を有する送受信装置であって、
前記送信部は、
送信側パラレル信号を送信側シリアル信号に変換するパラレル/シリアル変換回路と、
前記送信側シリアル信号の信号波形を劣化させる波形劣化回路と、
波形劣化された信号を前記受信部に送信する送信回路とを備え、
前記受信部は、
前記送信回路から送信された信号を受信側シリアル信号として受信する受信回路と、
前記受信側シリアル信号を受信側パラレル信号に変換するシリアル/パラレル変換回路と、
信号伝送に関する試験の際に前記受信側パラレル信号のビット誤り率を検出するエラー検出回路とを備えることを特徴とする送受信装置。
(付記2)
付記1に記載の送受信装置において、
信号伝送に関する試験の際に伝送媒体の損失特性に合わせて設定された周波数特性で前記送信側シリアル信号をフィルタリングする可変フィルタを備えることを特徴とする送受信装置。
(付記3)
付記1または付記2に記載の送受信装置において、
信号伝送に関する試験の際にデューティサイクル歪みを前記送信側シリアル信号に発生させるデューティサイクル歪み発生回路を備えることを特徴とする送受信装置。
(付記4)
付記1〜付記3のいずれかに記載の送受信装置において、
前記パラレル/シリアル変換回路の変換動作に使用されるクロックを基準クロックに基づいて発生させるクロック発生回路と、
信号伝送に関する試験の際に正弦波ジッタを前記基準クロックに発生させる正弦波ジッタ発生回路とを備えることを特徴とする送受信装置。
(付記5)
付記1〜付記3のいずれかに記載の送受信装置において、
前記パラレル/シリアル変換回路の変換動作に使用されるクロックを基準クロックに基づいて発生させるクロック発生回路と、
信号伝送に関する試験の際にホワイトノイズを前記基準クロックに発生させるホワイトノイズ発生回路とを備えることを特徴とする送受信装置。
(付記6)
付記1〜付記3のいずれかに記載の送受信装置において、
前記パラレル/シリアル変換回路の変換動作に使用されるクロックを基準クロックに基づいて発生させるクロック発生回路と、
信号伝送に関する試験の際に正弦波ジッタまたはホワイトノイズのいずれかを選択して前記基準クロックに発生させるジッタ発生回路を備えることを特徴とする送受信装置。
(付記7)
付記1〜付記6のいずれかに記載の送受信装置において、
信号伝送に関する試験の際にイコライズ機能を利用して前記受信側シリアル信号の信号波形を劣化させるイコライズ回路を備えることを特徴とする送受信装置。
(付記8)
付記7に記載の送受信装置において、
前記受信側シリアル信号を前記送信側シリアル信号として外部に出力するためのループバック経路を備えることを特徴とする送受信装置。
(付記9)
送信部および受信部を有する送受信装置であって、
前記送信部は、
送信側パラレル信号を送信側シリアル信号に変換するパラレル/シリアル変換回路と、
前記送信側シリアル信号を前記受信部に送信する送信回路とを備え、
前記受信部は、
前記送信回路から送信された信号を受信側シリアル信号として受信する受信回路と、
前記受信側シリアル信号の信号波形を劣化させる波形劣化回路と、
波形劣化された信号を受信側パラレル信号に変換するシリアル/パラレル変換回路と、
信号伝送に関する試験の際に前記受信側パラレル信号のビット誤り率を検出するエラー検出回路とを備えることを特徴とする送受信装置。
(付記10)
付記9に記載の送受信装置において、
信号伝送に関する試験の際にデューティサイクル歪みを前記受信側シリアル信号に発生させるデューティサイクル歪み発生回路を備えることを特徴とする送受信装置。
(付記11)
付記9または付記10に記載の送受信装置において、
信号伝送に関する試験の際に正弦波ジッタを前記受信側シリアル信号に発生させる正弦波ジッタ発生回路を備えることを特徴とする送受信装置。
(付記12)
付記9または付記10に記載の送受信装置において、
信号伝送に関する試験の際にホワイトノイズを前記受信側シリアル信号に発生させるホワイトノイズ発生回路を備えることを特徴とする送受信装置。
(付記13)
付記9または付記10に記載の送受信装置において、
信号伝送に関する試験の際に正弦波ジッタまたはホワイトノイズのいずれかを選択して前記受信側シリアル信号に発生させるジッタ発生回路を備えることを特徴とする送受信装置。
(付記14)
送信部および受信部を有する送受信装置の試験方法であって、
前記送信部にて、
送信側パラレル信号を送信側シリアル信号に変換する工程と、
前記送信側シリアル信号の信号波形を劣化させる工程と、
波形劣化された信号を送信する工程とを実施し、
前記受信部にて、
前記波形劣化された信号を受信側シリアル信号として受信する工程と、
前記受信側シリアル信号を受信側パラレル信号に変換する工程と、
前記受信側パラレル信号のビット誤り率を検出して信号伝送に関するマージンを測定する工程とを実施することを特徴とする送受信装置の試験方法。
(付記15)
付記14に記載の送受信装置の試験方法において、
伝送媒体の損失特性に合わせて設定された周波数特性で前記送信側シリアル信号をフィルタリングする工程を実施することを特徴とする送受信装置の試験方法。
(付記16)
付記14または付記15に記載の送受信装置の試験方法において、
デューティサイクル歪みを前記送信側シリアル信号に発生させる工程を実施することを特徴とする送受信装置の試験方法。
(付記17)
付記14〜付記16のいずれかに記載の送受信装置の試験方法において、
前記送信側パラレル信号から前記送信側シリアル信号への変換に使用されるクロックを基準クロックに基づいて発生させる工程と、
正弦波ジッタを前記基準クロックに発生させる工程とを実施することを特徴とする送受信装置の試験方法。
(付記18)
付記14〜付記16のいずれかに記載の送受信装置の試験方法において、
前記送信側パラレル信号から前記送信側シリアル信号への変換に使用されるクロックを基準クロックに基づいて発生させる工程と、
ホワイトノイズを前記基準クロックに発生させる工程とを実施することを特徴とする送受信装置の試験方法。
(付記19)
付記14〜付記16のいずれかに記載の送受信装置の試験方法において、
前記送信側パラレル信号から前記送信側シリアル信号への変換に使用されるクロックを基準クロックに基づいて発生させる工程と、
正弦波ジッタまたはホワイトノイズのいずれかを選択して前記基準クロックに発生させる工程とを実施することを特徴とする送受信装置の試験方法。
(付記20)
付記14に記載の送受信装置の試験方法において、
前記送信側シリアル信号の信号波形を劣化させる工程で、前記送信側シリアル信号のアイ開口幅を所定規格で規定されるアイ開口幅に調整することを特徴とする送受信装置の試験方法。
(付記21)
送信部および受信部を有する送受信装置の試験方法であって、
前記送信部にて、
送信側パラレル信号を送信側シリアル信号に変換する工程と、
前記送信側シリアル信号を送信する工程とを実施し、
前記受信部にて、
送信された信号を受信側シリアル信号として受信する工程と、
前記受信側シリアル信号の信号波形を劣化させる工程と、
波形劣化された信号を受信側パラレル信号に変換する工程と、
前記受信側パラレル信号のビット誤り率を検出して信号伝送に関するマージンを測定する工程とを実施することを特徴とする送受信装置の試験方法。
(付記22)
付記21に記載の送受信装置の試験方法において、
デューティサイクル歪みを前記受信側シリアル信号に発生させる工程を実施することを特徴とする送受信装置の試験方法。
(付記23)
付記21または付記22に記載の送受信装置の試験方法において、
正弦波ジッタを前記受信側シリアル信号に発生させる工程を実施することを特徴とする送受信装置の試験方法。
(付記24)
付記21または付記22に記載の送受信装置の試験方法において、
ホワイトノイズを前記受信側シリアル信号に発生させる工程を実施することを特徴とする送受信装置の試験方法。
(付記25)
付記21または付記22に記載の送受信装置の試験方法において、
正弦波ジッタまたはホワイトノイズのいずれかを選択して前記受信側シリアル信号に発生させる工程を実施することを特徴とする送受信装置の試験方法。
(付記26)
付記21に記載の送受信装置の試験方法において、
前記受信側シリアル信号の信号波形を劣化させる工程で、前記受信側シリアル信号のアイ開口幅を所定規格で規定されるアイ開口幅に調整することを特徴とする送受信装置の試験方法。
Claims (7)
- 送信部および受信部を有する送受信装置であって、
前記送信部は、
送信側パラレル信号を送信側シリアル信号に変換するパラレル/シリアル変換回路と、
前記送信側シリアル信号を遅延させた複数の信号の振幅を加算して高周波成分を強調した第1信号を出力するプリエンファシス回路と、
前記第1信号を前記受信部に送信する送信回路とを備え、
前記受信部は、
前記送信回路から送信された信号を受信し、第2信号を出力する受信回路と、
前記第2信号を受信側パラレル信号に変換するシリアル/パラレル変換回路と、
前記受信側パラレル信号のビット誤り率を検出するエラー検出回路とを備え、
信号伝送に関する試験の際に、前記プリエンファシス回路は、前記第1信号の電位の変化点で前記第1信号の波形を劣化させ、前記受信回路は、前記プリエンファシス回路により波形劣化されて前記送信回路から送信された前記第1信号を受信することを特徴とする送受信装置。 - 請求項1に記載の送受信装置において、
前記送信部と前記受信部との間に設けられた伝送媒体の損失特性に合わせて設定された周波数特性で前記第1信号をフィルタリングするフィルタを備えることを特徴とする送受信装置。 - 請求項1または請求項2に記載の送受信装置において、
前記送信側シリアル信号に前記送信側シリアル信号のオンオフ時間を示すデューティサイクルの歪みを発生させるデューティサイクル歪み発生回路を備えることを特徴とする送受信装置。 - 請求項1〜請求項3のいずれかに記載の送受信装置において、
前記パラレル/シリアル変換回路の変換動作に使用されるクロックを基準クロックに基づいて発生させるクロック発生回路と、
前記基準クロックに時間軸方向での信号のゆらぎを発生させるジッタ発生回路とを備えることを特徴とする送受信装置。 - 請求項4に記載の送受信装置において、
前記信号のゆらぎは、周期的なジッタまたはランダムなジッタのいずれかであることを特徴とする送受信装置。 - 請求項1〜請求項5のいずれかに記載の送受信装置において、
前記受信部は、前記第2信号の低周波成分を抽出した信号と前記第2信号の高周波成分を増幅した信号とを合成して高周波成分を強調した第3信号を出力するイコライズ回路を備え、
信号伝送に関する試験の際に、前記イコライズ回路は、前記第2信号の高周波成分を増幅した信号を生成するときに周波数特性を制御して前記第3信号の波形を劣化させることを特徴とする送受信装置。 - 請求項6に記載の送受信装置において、
前記第3信号を前記受信部から前記送信回路に供給するための信号経路を備えることを特徴とする送受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007209467A JP5289736B2 (ja) | 2006-09-29 | 2007-08-10 | 送受信装置 |
US11/902,840 US8040940B2 (en) | 2006-09-29 | 2007-09-26 | Transmitter/receiver device that converts serial and parallel signals and method of testing thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006268208 | 2006-09-29 | ||
JP2006268208 | 2006-09-29 | ||
JP2007209467A JP5289736B2 (ja) | 2006-09-29 | 2007-08-10 | 送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109634A JP2008109634A (ja) | 2008-05-08 |
JP5289736B2 true JP5289736B2 (ja) | 2013-09-11 |
Family
ID=39442579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007209467A Expired - Fee Related JP5289736B2 (ja) | 2006-09-29 | 2007-08-10 | 送受信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8040940B2 (ja) |
JP (1) | JP5289736B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8688400B2 (en) * | 2008-01-31 | 2014-04-01 | Tektronix International Sales Gmbh | Signal generator producing intersymbol interference effects on serial data |
US8194721B2 (en) * | 2008-05-23 | 2012-06-05 | Integrated Device Technology, Inc | Signal amplitude distortion within an integrated circuit |
US20090290624A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Programmable jitter generation circuit |
US8179952B2 (en) * | 2008-05-23 | 2012-05-15 | Integrated Device Technology Inc. | Programmable duty cycle distortion generation circuit |
US8259888B2 (en) * | 2008-05-23 | 2012-09-04 | Integrated Device Technology, Inc. | Method of processing signal data with corrected clock phase offset |
US8037377B1 (en) * | 2008-05-27 | 2011-10-11 | Altera Corporation | Techniques for performing built-in self-test of receiver channel having a serializer |
JP5407226B2 (ja) * | 2008-09-01 | 2014-02-05 | 富士通株式会社 | 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法 |
US8514955B2 (en) | 2009-03-24 | 2013-08-20 | Megachips Corporation | Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data |
US8467436B1 (en) * | 2009-04-29 | 2013-06-18 | Pmc-Sierra Us, Inc. | DSP-based diagnostics for monitoring a SerDes link |
JP2011053098A (ja) * | 2009-09-02 | 2011-03-17 | Nec Computertechno Ltd | プリント回路基板の検査システム及びプリント回路基板の検査方法 |
JP5549855B2 (ja) * | 2010-02-12 | 2014-07-16 | 日本電気株式会社 | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム |
JP5496940B2 (ja) * | 2010-08-11 | 2014-05-21 | アンリツ株式会社 | エンファシス付加装置及びエンファシス付加方法 |
US9025652B2 (en) * | 2011-02-04 | 2015-05-05 | Tektronix, Inc. | Variable inter symbol interference generator |
US8416001B2 (en) * | 2011-04-08 | 2013-04-09 | Altera Corporation | Techniques for reducing duty cycle distortion in periodic signals |
US8559885B2 (en) * | 2011-04-14 | 2013-10-15 | Accel Telecom Ltd. | System and method for measurement of parameters of radio-frequency transmission devices |
JP6022808B2 (ja) * | 2012-05-08 | 2016-11-09 | ヤマハ発動機株式会社 | 通信装置、表面実装機、印刷機、ディスペンサ、印刷検査装置、実装検査装置および実装システム |
JP6291815B2 (ja) * | 2013-11-29 | 2018-03-14 | オムロン株式会社 | 信号伝送装置、信号伝送方法、回転式表示装置および遊技機 |
JP6185898B2 (ja) * | 2014-10-24 | 2017-08-23 | 京セラドキュメントソリューションズ株式会社 | データ通信装置およびそれを備えた画像形成装置 |
US10693589B2 (en) * | 2018-06-18 | 2020-06-23 | Huawei Technologies Co., Ltd. | Serdes with jitter injection self stress mechanism |
US10924310B2 (en) * | 2018-09-10 | 2021-02-16 | International Business Machines Corporation | Transmitter with fully re-assignable segments for reconfigurable FFE taps |
JP6953374B2 (ja) * | 2018-09-10 | 2021-10-27 | ダイキン工業株式会社 | アドレス設定装置および空調システム |
JP7418388B2 (ja) * | 2021-12-16 | 2024-01-19 | 株式会社日立製作所 | 演算装置、マージン測定方法 |
US11979263B2 (en) * | 2022-03-03 | 2024-05-07 | Samsung Electronics Co., Ltd. | Method and wire-line transceiver for performing serial loop back test |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0777384B2 (ja) * | 1988-06-07 | 1995-08-16 | 山武ハネウエル株式会社 | 回線シミュレータ |
EP2528264A3 (en) * | 2003-02-28 | 2013-03-06 | NTT DoCoMo, Inc. | Radio communication system and radio communication method |
EP1464970A1 (en) | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
JP2005221379A (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp | 半導体装置 |
JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
US8169225B2 (en) * | 2004-11-15 | 2012-05-01 | Nxp B.V. | System and method for on-chip jitter injection |
JP2006148672A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | レシーバ評価回路およびそれを用いた半導体装置 |
US20060280239A1 (en) * | 2005-06-09 | 2006-12-14 | Joachim Moll | Signal shaping circuit |
US7809052B2 (en) * | 2006-07-27 | 2010-10-05 | Cypress Semiconductor Corporation | Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board |
-
2007
- 2007-08-10 JP JP2007209467A patent/JP5289736B2/ja not_active Expired - Fee Related
- 2007-09-26 US US11/902,840 patent/US8040940B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080240212A1 (en) | 2008-10-02 |
US8040940B2 (en) | 2011-10-18 |
JP2008109634A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289736B2 (ja) | 送受信装置 | |
JP5148690B2 (ja) | 半導体試験装置および試験方法 | |
US20040268190A1 (en) | Adjusting parameters of a serial link | |
JP2021527807A (ja) | 統合通信リンク試験 | |
JP4718933B2 (ja) | 並列信号のスキュー調整回路及びスキュー調整方法 | |
US8125259B2 (en) | Duty cycle distortion (DCD) jitter modeling, calibration and generation methods | |
US8437973B2 (en) | Boosted cable for carrying high speed channels and methods for calibrating the same | |
US20090030635A1 (en) | Self calibrating cable for a high definition digital video interface | |
US7173993B2 (en) | Method for sampling phase control | |
US20050156586A1 (en) | Combination test method and test device | |
US9641286B2 (en) | Transmitter noise injection | |
US8599909B2 (en) | Serial link voltage margin determination in mission mode | |
JP2006345532A (ja) | 信号整形回路 | |
JP2006250586A (ja) | 半導体集積回路、およびその試験方法 | |
CN103140768B (zh) | 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统 | |
US7668239B2 (en) | System and method for transmit timing precompensation for a serial transmission communication channel | |
JP5274551B2 (ja) | デジタル変調信号の試験装置および試験方法 | |
US8401135B2 (en) | Post-equalization amplitude latch-based channel characteristic measurement | |
JP5274550B2 (ja) | デジタル変調信号の試験装置、ならびにデジタル変調器、変調方法およびそれを用いた半導体装置 | |
EP2237472A1 (en) | Receiver with an isolated pulse detector | |
JP7068443B2 (ja) | 受信デバイス、伝送システム、自動車 | |
EP2924937B1 (en) | Improvements in test circuits | |
CN116961869A (zh) | 测试系统以及测试方法 | |
JP4849016B2 (ja) | デバイス試験装置 | |
JP2009192320A (ja) | シリアル信号生成装置及びデバイス試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5289736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |