JP5549855B2 - SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム - Google Patents
SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム Download PDFInfo
- Publication number
- JP5549855B2 JP5549855B2 JP2010028841A JP2010028841A JP5549855B2 JP 5549855 B2 JP5549855 B2 JP 5549855B2 JP 2010028841 A JP2010028841 A JP 2010028841A JP 2010028841 A JP2010028841 A JP 2010028841A JP 5549855 B2 JP5549855 B2 JP 5549855B2
- Authority
- JP
- Japan
- Prior art keywords
- adjustment
- processor
- emphasis
- adjusted
- adjusted data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
また、本発明の第2の観点によれば、Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているプリエンファシス調整の自動化システムにおいて、前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、を備えており、前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化システムであって、前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、を更に備え、前記プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化システムが提供される。
また、本発明の第4の観点によれば、Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムが行うプリエンファシス調整の自動化において、前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御ステップと、前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整ステップと、前記診断プロセッサが、前記プリエンファシス調整ステップにおける前記調整結果を調整済みデータとして調整済みデータ格納部に保持させる調整済みデータ格納ステップと、前記診断プロセッサが、前記調整済みデータ格納部が保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理ステップと、を備えており、前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化方法であって、前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納ステップと、前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験ステップと、前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウントステップと、前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断ステップと、を更に備え、前記交換装置判断ステップにより交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化方法が提供される。
また、本発明の第6の観点によれば、Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムに組み込まれるプリエンファシス調整の自動化プログラムにおいて、前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、を備えており、前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うシステムとしてコンピュータを機能させるプリエンファシス調整自動化プログラムであって、前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、を更に備え、前記プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化プログラムが提供される。
次に、図7のフローチャートを参照して本発明の第1の実施形態の動作について詳細に説明する。
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御ステップと、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整ステップと、
前記診断プロセッサが、前記プリエンファシス調整ステップにおける前記調整結果を調整済みデータとして調整済みデータ格納部に保持させる調整済みデータ格納ステップと、
前記診断プロセッサが、前記調整済みデータ格納部が保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理ステップと、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化方法。
前記診断プロセッサが、前記調整済みデータ格納部が保持する前記調整済みデータを前記保守用プロセッサに送付するステップと、
前記診断プロセッサが、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記保守用プロセッサに前記調整済みデータの読み出しを要求するステップと、
前記保守用プロセッサが、前記診断プロセッサから送付された前記調整済みデータを自らが備えている前記記憶装置に保持する記憶ステップと、
前記保守用プロセッサが、前記診断プロセッサからの前記読み出し要求に応じて、前記保持している調整済みデータを前記診断プロセッサに送付するステップと、
を更に備え、
前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記要求に応じて前記保守用プロセッサから送付されてきた前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定することを特徴とするプリエンファシス調整自動化方法。
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納ステップと、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験ステップと、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウントステップと、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断ステップと、
を更に備え、
前記交換装置判断ステップにより交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化方法。
前記保守用プロセッサが、調整対象装置に対する訂正可能障害の統計情報を保持するログ記憶ステップと、
前記診断プロセッサが、前記交換装置判断ステップにより交換されたと判断された調整対象装置を前記保守用プロセッサに通知するステップと、
前記保守用プロセッサが、診断プロセッサからの交換された調整対象装置の通知に従い、当該調整対象装置に対する前記統計情報を消去するログクリアステップと、
を更に備え、
プリエンファシス調整の自動化に伴う訂正可能障害履歴管理も行うことを特徴とするプリエンファシス調整自動化方法。
前記調整対象装置が、演算装置、主記憶装置及び入出力制御装置の何れか或いはその組合せであることを特徴とするプリエンファシス調整自動化方法。
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、
前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、
前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うシステムとしてコンピュータを機能させることを特徴とするプリエンファシス調整自動化プログラム。
前記診断プロセッサと接続され記憶装置を備えた保守用プロセッサと、
前記診断プロセッサが、前記調整済みデータ格納部に保持する前記調整済みデータを前記保守用プロセッサに送付する手段と、
前記診断プロセッサが、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記保守用プロセッサに前記調整済みデータの読み出しを要求する手段と、
前記保守用プロセッサが、前記診断プロセッサから送付された前記調整済みデータを自らが備えている前記記憶装置に保持する記憶手段と、
前記保守用プロセッサが、前記診断プロセッサからの前記読み出し要求に応じて、前記保持している調整済みデータを前記診断プロセッサに送付する手段と、
を更に備え、
前記初期化処理手段は、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記要求に応じて前記保守用プロセッサから送付されてきた前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定することを特徴とするプリエンファシス調整自動化プログラム。
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、
を更に備え、
プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化プログラム。
前記保守用プロセッサが、調整対象装置に対する訂正可能障害の統計情報を保持するログ記憶手段と、
前記診断プロセッサが、前記交換装置判断手段により交換されたと判断された調整対象装置を前記保守用プロセッサに通知する手段と、
前記保守用プロセッサが、診断プロセッサからの交換された調整対象装置の通知に従い、当該調整対象装置に対する前記統計情報を消去するログクリア手段と、
を更に備え、
プリエンファシス調整の自動化に伴う訂正可能障害履歴管理も行うことを特徴とするプリエンファシス調整自動化プログラム。
前記調整対象装置が、演算装置、主記憶装置及び入出力制御装置の何れか或いはその組合せであることを特徴とするプリエンファシス調整自動化プログラム。
20−1、20−2、20−m MMU
30−1、30−s IOP
40 診断プロセッサ
41 フラッシュメモリ
41a 調整済みデータ格納部
41b 閾値テーブル
41c エラーカウントテーブル
42 HW制御部
43 プリエンファシス調整部
44 交換装置判断部
45 電源制御部
46 初期化処理部
47 伝送試験部
48 保守用プロセッサ通信部
49 HW制御群
50 保守用プロセッサ
51 診断プロセッサ通信部
52 HW操作部
53 構成制御部
54 ログクリア部
55 ユーザインタフェース
56 保守操作群
60 外部記憶装置
60a ECCログ記録部
60b 調整済みデータ保存部
70 伝送線路
80 内部診断バス
90 外部診断用バス
100 ホストコンピュータ
Claims (9)
- Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているプリエンファシス調整の自動化システムにおいて、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、
前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、
前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化システムであって、
前記診断プロセッサと接続され記憶装置を備えた保守用プロセッサと、
前記診断プロセッサが、前記調整済みデータ格納部に保持する前記調整済みデータを前記保守用プロセッサに送付する手段と、
前記診断プロセッサが、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記保守用プロセッサに前記調整済みデータの読み出しを要求する手段と、
前記保守用プロセッサが、前記診断プロセッサから送付された前記調整済みデータを自らが備えている前記記憶装置に保持する記憶手段と、
前記保守用プロセッサが、前記診断プロセッサからの前記読み出し要求に応じて、前記保持している調整済みデータを前記診断プロセッサに送付する手段と、
を更に備え、
前記初期化処理手段は、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記要求に応じて前記保守用プロセッサから送付されてきた前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定することを特徴とするプリエンファシス調整自動化システム。 - Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているプリエンファシス調整の自動化システムにおいて、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、
前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、
前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化システムであって、
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、
を更に備え、
前記プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化システム。 - 請求項1に記載のプリエンファシス調整自動化システムにおいて、
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、
を備え、
前記プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うプリエンファシス調整自動化システムであって、
前記保守用プロセッサが、調整対象装置に対する訂正可能障害の統計情報を保持するログ記憶手段と、
前記診断プロセッサが、前記交換装置判断手段により交換されたと判断された調整対象装置を前記保守用プロセッサに通知する手段と、
前記保守用プロセッサが、診断プロセッサからの交換された調整対象装置の通知に従い、当該調整対象装置に対する前記統計情報を消去するログクリア手段と、
を更に備え、
プリエンファシス調整の自動化に伴う訂正可能障害履歴管理も行うことを特徴とするプリエンファシス調整自動化システム。 - 請求項1乃至3の何れか1項に記載のプリエンファシス調整自動化システムにおいて、
前記調整対象装置が、演算装置、主記憶装置及び入出力制御装置の何れか或いはその組合せであることを特徴とするプリエンファシス調整自動化システム。 - Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムが行うプリエンファシス調整の自動化において、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御ステップと、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整ステップと、
前記診断プロセッサが、前記プリエンファシス調整ステップにおける前記調整結果を調整済みデータとして調整済みデータ格納部に保持させる調整済みデータ格納ステップと、
前記診断プロセッサが、前記調整済みデータ格納部が保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理ステップと、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化方法であって、
前記システムは前記診断プロセッサと接続され記憶装置を備えた保守用プロセッサを更に有しており、
前記診断プロセッサが、前記調整済みデータ格納部が保持する前記調整済みデータを前記保守用プロセッサに送付するステップと、
前記診断プロセッサが、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記保守用プロセッサに前記調整済みデータの読み出しを要求するステップと、
前記保守用プロセッサが、前記診断プロセッサから送付された前記調整済みデータを自らが備えている前記記憶装置に保持する記憶ステップと、
前記保守用プロセッサが、前記診断プロセッサからの前記読み出し要求に応じて、前記保持している調整済みデータを前記診断プロセッサに送付するステップと、
を更に備え、
前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記要求に応じて前記保守用プロセッサから送付されてきた前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定することを特徴とするプリエンファシス調整自動化方法。 - Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムが行うプリエンファシス調整の自動化において、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御ステップと、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整ステップと、
前記診断プロセッサが、前記プリエンファシス調整ステップにおける前記調整結果を調整済みデータとして調整済みデータ格納部に保持させる調整済みデータ格納ステップと、
前記診断プロセッサが、前記調整済みデータ格納部が保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理ステップと、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うプリエンファシス調整自動化方法であって、
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納ステップと、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験ステップと、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウントステップと、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断ステップと、
を更に備え、
前記交換装置判断ステップにより交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化方法。 - 請求項5に記載のプリエンファシス調整自動化方法において、
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納ステップと、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験ステップと、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウントステップと、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断ステップと、
を備え、
前記交換装置判断ステップにより交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うプリエンファシス調整自動化方法であって、
前記保守用プロセッサが、調整対象装置に対する訂正可能障害の統計情報を保持するログ記憶ステップと、
前記診断プロセッサが、前記交換装置判断ステップにより交換されたと判断された調整対象装置を前記保守用プロセッサに通知するステップと、
前記保守用プロセッサが、診断プロセッサからの交換された調整対象装置の通知に従い、当該調整対象装置に対する前記統計情報を消去するログクリアステップと、
を更に備え、
前記プリエンファシス調整の自動化に伴う訂正可能障害履歴管理も行うことを特徴とするプリエンファシス調整自動化方法。 - Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムに組み込まれるプリエンファシス調整の自動化プログラムにおいて、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、
前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、
前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うシステムとしてコンピュータを機能させるプリエンファシス調整自動化プログラムであって、
前記診断プロセッサと接続され記憶装置を備えた保守用プロセッサと、
前記診断プロセッサが、前記調整済みデータ格納部に保持する前記調整済みデータを前記保守用プロセッサに送付する手段と、
前記診断プロセッサが、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記保守用プロセッサに前記調整済みデータの読み出しを要求する手段と、
前記保守用プロセッサが、前記診断プロセッサから送付された前記調整済みデータを自らが備えている前記記憶装置に保持する記憶手段と、
前記保守用プロセッサが、前記診断プロセッサからの前記読み出し要求に応じて、前記保持している調整済みデータを前記診断プロセッサに送付する手段と、
を更に備え、
前記初期化処理手段は、前記診断プロセッサ起動時に調整済みデータ格納部に有意な前記調整済みデータが保存されていない場合は、前記要求に応じて前記保守用プロセッサから送付されてきた前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定することを特徴とするプリエンファシス調整自動化プログラム。 - Serializer/Deserializer方式のシリアル伝送線路で接続されている複数の調整対象装置と、当該調整対象装置のそれぞれと診断用のバスで接続されている診断プロセッサと、を有しているシステムに組み込まれるプリエンファシス調整の自動化プログラムにおいて、
前記診断プロセッサが、前記調整対象装置の電源を投入する電源制御手段と、
前記診断プロセッサが、電源の投入された前記調整対象装置の全portについてSerializer/Deserializerのプリエンファシス調整を行うプリエンファシス調整手段と、
前記診断プロセッサが、前記プリエンファシス調整手段における前記調整結果を調整済みデータとして保持する調整済みデータ格納手段と、
前記診断プロセッサが、前記調整済みデータ格納部に保持している前記調整済みデータを前記調整対象装置がそれぞれ持つ調整データ記憶領域に設定する初期化処理手段と、
を備えており、
前記記憶領域の調整データに従って各装置の全portに対するプリエンファシス調整を行うシステムとしてコンピュータを機能させるプリエンファシス調整自動化プログラムであって、
前記診断プロセッサが、前記調整対象装置の種類毎にエラー回数の閾値を保持する閾値格納手段と、
前記診断プロセッサが、各調整対象装置間に試験データを流し、Serializer/Deserializer方式のシリアル伝送線路におけるデータ伝送の試験を行う伝送試験手段と、
前記診断プロセッサが、前記伝送試験でエラーが発生した場合はport毎のエラー回数をカウントするエラーカウント手段と、
前記エラー回数と前記閾値を比較し、前記閾値以上のエラーが発生したportの接続関係に基づいて前記調整対象装置が交換されたかどうかを判断する交換装置判断手段と、
を更に備え、
前記プリエンファシス調整手段が、前記交換装置判断手段により交換されたと判断された前記調整対象装置のみを対象に再度前記プリエンファシス調整を行うことを特徴とするプリエンファシス調整自動化プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028841A JP5549855B2 (ja) | 2010-02-12 | 2010-02-12 | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028841A JP5549855B2 (ja) | 2010-02-12 | 2010-02-12 | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166579A JP2011166579A (ja) | 2011-08-25 |
JP5549855B2 true JP5549855B2 (ja) | 2014-07-16 |
Family
ID=44596710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010028841A Expired - Fee Related JP5549855B2 (ja) | 2010-02-12 | 2010-02-12 | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549855B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113922890B (zh) * | 2021-09-16 | 2023-09-29 | 烽火通信科技股份有限公司 | 预加重参数调整方法、装置、设备及可读存储介质 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04286249A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | モデム設定方式 |
JP2003143113A (ja) * | 2001-10-30 | 2003-05-16 | Fujitsu Ltd | 波長多重光伝送システム及び同システムに使用される集中管理装置並びに同システムにおけるプリエンファシス制御方法 |
JP4489522B2 (ja) * | 2004-07-20 | 2010-06-23 | 富士通株式会社 | 波長多重光伝送システム |
JP4741991B2 (ja) * | 2006-07-14 | 2011-08-10 | 株式会社日立製作所 | シリアアライザ/デシリアライザ方式の転送装置 |
JP5289736B2 (ja) * | 2006-09-29 | 2013-09-11 | 富士通セミコンダクター株式会社 | 送受信装置 |
JP5470884B2 (ja) * | 2009-02-12 | 2014-04-16 | 日本電気株式会社 | マルチノードシステム、異常処理方法、スイッチ、ノード及びプログラム |
JP5453838B2 (ja) * | 2009-02-24 | 2014-03-26 | 日本電気株式会社 | Cpu負荷分散システムおよびcpu負荷分散方法 |
-
2010
- 2010-02-12 JP JP2010028841A patent/JP5549855B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011166579A (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940967B2 (ja) | ストレージシステム、ストレージ装置、ファームウェアの活性交換方法、ファームウェアの活性交換プログラム | |
US7979613B2 (en) | Performance of a storage system | |
US7383472B2 (en) | Disk array subsystem | |
US20060010351A1 (en) | Controller capable of self-monitoring, redundant storage system having the same, and method thereof | |
US20100076728A1 (en) | A failure diagnosis system for cooling fans, a failure diagnosis device for cooling fans, a failure diagnosis method for cooling fans, a computer readable medium therefor and a cooling device | |
US20120136502A1 (en) | Fan speed control system and fan speed reading method thereof | |
US7650532B2 (en) | Storage system | |
US8671296B2 (en) | Storage control apparatus and method | |
US20240103961A1 (en) | PCIe Fault Auto-Repair Method, Apparatus and Device, and Readable Storage Medium | |
TW201417536A (zh) | 伺服器自動管理方法及系統 | |
TW201730764A (zh) | 用來於一儲存系統中進行資料擦洗管理之方法與裝置 | |
US8145952B2 (en) | Storage system and a control method for a storage system | |
US20110185226A1 (en) | Storage system and control methods for the same | |
US20200272593A1 (en) | Server and method of identifying unsupported drives in a server | |
US20090300433A1 (en) | Information processing apparatus, medium recording error notification program, and error notification method | |
CN115617550A (zh) | 处理设备、控制单元、电子设备、方法和计算机程序 | |
JP5549855B2 (ja) | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム | |
US20070174667A1 (en) | Apparatus, system, and method for accessing redundant data | |
US20130091380A1 (en) | Dynamically Reconfiguring A Primary Processor Identity Within A Multi-Processor Socket Server | |
JP2016167213A (ja) | ブレード装置およびブレード装置管理方法 | |
GB2491439A (en) | Ordering of requests using offset fields in a fibre channel input/output data routing system and method. | |
JP5689783B2 (ja) | コンピュータ、コンピュータシステム、および障害情報管理方法 | |
US8429462B2 (en) | Storage system and method for automatic restoration upon loop anomaly | |
CN108959026A (zh) | 一种精确监控raid卡的方法 | |
JP4354492B2 (ja) | ディスクドライブ診断装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |