CN103140768B - 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统 - Google Patents

用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统 Download PDF

Info

Publication number
CN103140768B
CN103140768B CN201180046719.3A CN201180046719A CN103140768B CN 103140768 B CN103140768 B CN 103140768B CN 201180046719 A CN201180046719 A CN 201180046719A CN 103140768 B CN103140768 B CN 103140768B
Authority
CN
China
Prior art keywords
serial data
circuits system
data signal
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180046719.3A
Other languages
English (en)
Other versions
CN103140768A (zh
Inventor
李鹏
岛内正司
S·舒马拉耶夫
丁玮琦
S·纳拉扬
D·T·L·周
潘明德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/884,305 external-priority patent/US8504882B2/en
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN103140768A publication Critical patent/CN103140768A/zh
Application granted granted Critical
Publication of CN103140768B publication Critical patent/CN103140768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种集成电路(“IC”)可以包括用于在测试串行数据信号时使用的电路系统。IC可以包括用于发射具有可选抖动、可选噪声和/或可控地可变驱动强度的串行数据信号的电路系统。IC也可以包括用于接收串行数据信号并且在这样的信号中执行误比特率(“BER”)分析的电路系统。IC可以提供指示它的操作的结果的输出信号。IC可以在各种模式中进行操作以执行或者至少模拟示波器、误比特率测试器等的功能以用于关于抖动容差、噪声容差等测试信号和电路系统。

Description

用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
技术领域
本公开涉及电子电路系统，诸如集成电路(“IC”)并且更具体地涉及在IC上包括用于使IC能够执行(或者至少有助于执行)对IC和/或连接到IC的其它电路系统的测试的电路系统。
背景技术
越来越高的IC复杂性增加了用IC外部的测试装置来测试IC的性能的难度和开销。例如，并非可能希望测试的IC中的所有点都可以充分连接到IC的输入/输出焊盘或者其它相似方便的外部可访问电连接附着点。这可能导致需要昂贵、精密和难于使用的探测器以用于访问IC中的所需部位。就该点而言，特别关注的领域是在许多IC上提供的用于发射和/或接收高速串行数据信号(例如，具有约1吉比特每秒(“1Gbps”)或者更高的串行数据比特速率的串行数据信号)的电路系统。这样的电路系统通常需要若干紧密耦合的电路部件，这些电路部件中的一些电路部件可以是可控地可调的，并且这些电路部件中的任何电路部件(例如，除非被恰当调节或者校准了)可能是整个传输或者通信链路或者系统的性能不足的来源。如将在本公开的后续章节中证实的那样，向IC给予执行或者至少支持某些电路测试功能的“板上”、“片上”或者“裸片上”能力，尤其在高速串行数据信号传输区域中提供这些能力，可以是非常有利的。
发明内容
根据公开的某些可能方面，一种集成电路(“IC”)可以包括用于在测试串行数据信号时中使用的电路系统。该IC可以包括用于以可选抖动、可选噪声和/或可控地可变驱动强度发射串行数据信号的电路系统。这种发射可以是针对IC外部的电路系统(但是它也可以包括针对IC上的其它电路系统，诸如下文提到的接收器电路系统的部分的环回(loop-back))。这里提到的外部电路可以是所谓的被测试设备(“DUT”)。IC也可以包括用于接收串行数据信号并且用于对这样的信号执行误比特率(“BER”)分析的电路系统。这种接收可以来自上文提到的外部电路系统(但是它也可以包括对上文提到的环回信号的处理)。IC可以提供指示它的操作结果的输出信号。可以向IC外部的其它电路系统(例如，显示电路系统)施加这样的输出信号，从而用户可以更方便地(例如，以图形的方式)利用那些结果。IC可以能够在各种模式中进行操作以执行或者至少模拟示波器、误比特率测试器、具有抖动和/或噪声的图案生成器和/或其它相似测试装置的功能(或者至少一些功能)。例如，这样的测试可以是关于信号、抖动、噪声测量、抖动容差、噪声容差以及其它信号和电路变量而进行的对串行数据信号和电路系统的测试。
根据附图和下文的详细描述，本公开的其他特征、其性质和各种优点将变得更为清楚。
附图说明
图1是根据本公开的某些可能方面的可能希望测试的一种电路系统的一个示例性实施例的简化示意框图。也可以根据本公开的某些方面构造图1的电路系统的部分。
图2是根据本公开的某些可能方面的电路系统的一个示例性实施例的简化示意框图。
图3是根据本公开的某些可能方面的图2的电路系统中的部分的一个示例性实施例的更详细、但是仍然简化的示意框图。
图4是根据本公开的某些可能方面的图2的电路系统中的其它部分的一个示例性实施例的更详细、但是仍然简化的示意框图。
图5是示出根据本公开的某些可能方面的可以在图3中所示类型的电路系统中包括的附加电路元件的简化示意框图。
图6是根据本公开的某些可能方面的可以作为除了图3中所示电路系统之外的电路系统的一个示例性实施例的简化框图。
图7是根据本公开的某些可能方面的可以作为除了图3中所示电路系统之外的其它电路系统的一个示例性实施例的简化框图。
具体实施方式
高速串行数据信号传输(signalling)是一种用于在系统中的各种部件之间(例如，在印刷电路板(“PCB”)上的各种集成电路(“IC”)之间)传递数据的广泛使用的技术。例如，这种信号传输很广泛地用于超过1吉比特每秒(“1Gbps”)的数据速率。在这种信号传输中，接收器(“RX”)电路系统从数据信号中恢复时钟(即，串行数据比特定时)信息，而不是从发射器(“TX”)电路系统直接(分离地)发送该时钟(即，串行数据比特定时)信息。
图1示出采用高速串行数据信号传输的系统10的示例。系统10包括发射器(“TX”)IC20、接收器(“RX”)IC50和在这些IC之间的串行数据信号通信(传输)信道40a、40b、40c等。IC20包括并行输入/串行输出(“PISO”)转换器电路30，其通常(例如，从IC20上的其它电路系统(未示出))接受并行数据比特(二进制数字)的相继“字”，并且然后一个比特接一比特(即，串行)地一次一个比特地输出每个字的每个比特。
向线性均衡器(“LEQ”)电路系统32施加PISO30的串行数据输出信号。例如，LEQ32可以是有限冲激响应(“FIR”)滤波器电路系统，该电路系统经由预加重和/或去加重向施加于其的信号给予均衡。这样的均衡通常被设计用于紧接在串行数据信号的数字数据值的每次改变(例如，从二进制1到二进制0或者从二进制0到二进制1)之后向该信号给予附加能量。这可以(预先)帮助补偿信号在其经过传输信道40传播时产生的预期劣化。
时钟(“CLK”)和锁相环(“PLL”)电路系统36提供一个或者多个时钟或者定时信号，以例如用于电路元件30和32中的定时串行数据比特序列的生成和处理。驱动器电路系统34提供为了驱动向传输信道，例如40a上输出的串行数据信号所需要的电压电平。
图1示出在IC20与50之间可以存在多个传输信道40。然而，图1示出在TX驱动器34与RX缓冲器60之间仅使用这些信道中的一个信道(即，信道40a)。IC20和50上的TX和RX电路系统的其它实例(未示出)可以使用信道40中的其它信道。例如，IC20可以并非仅为针对IC50的发射器(并且IC50可以并非仅为从IC20进行接收的接收器)。实际上，IC20也可以包括用于(经由信道40中的其它信道)从IC50中的发射器电路系统的一个或者多个实例(这样的IC50发射器电路系统与针对图1中的IC20所示的发射器电路系统相似)接收串行数据信号的接收器电路系统的一个或者多个实例(如针对图1中的IC50所示的接收器电路系统)。以该方式，在IC20与50之间的通信可以是双向的。
每个信道40可以是用于所谓的单端(single-ended)通信的单个电路径(例如，包括印刷电路板(“PCB”)信号迹线(trace))。替代地，每个信道40可以是用于所谓差分信号传输的一对电路径(例如，包括一对平行PCB信号迹线)。差分信号传输采用两个并行信号组分，这些信号组分是彼此的逻辑互补。虽然因此采用两个信号组分，但是(为了简化)可以使用单数形式的字，如信号，来指示这样的差分信号传输。换而言之，在差分信号传输中采用的两个互补信号组分可以通称为“差分信号”。至少出于本公开的多数目的，在TX与RX电路系统之间是采用单端还是差分信号传输将无关紧要。因此，一般将不必指定在这里示出和描述的任何具体实施例中使用哪种信号传输类型。
无论采用哪种电路系统用于传输信道40，都将由于信道的频率依赖的损耗特性而使得这样的信道中的高速串行数据信号在信道输出处失真。对于任何给定的信道40实现方式，数据速率越高，信号失真往往越严重。例如，这样的失真的常见表现是所谓的符号间干扰(“ISI”)，该ISI使接收的信号中的至少一些比特具有(例如，由于该比特电平受来自先前和/或后继比特的干扰成分污染而)更难以可靠地确定的数据值(或者逻辑)电平。因此，在(例如，IC50中的)接收器输入处，失真的衰减信号可能需要在它被馈送到接收器IC中的时钟和数据恢复(“CDR”)电路系统之前首先被“均衡”。各种均衡技术中的任何一种或者多种均衡技术可以用于该目的。示例包括线性(例如，连续-时间-线性)均衡(“CTLE”)、前馈均衡(“FFE”)和/或自适应(例如，判决反馈)均衡(“DFE”)。
现在回顾图1中所示的示例性电路，示出IC50为包括用于接收和缓冲(例如，放大)来自传输信道40a的串行数据信号的接收器缓冲器电路系统60。向(例如，具有在紧接的前段中提到的类型的并且用于在该段中提到的目的的)线性均衡器(“LEQ”)电路系统62施加缓冲器60的输出信号。向(例如，同样是具有在紧接的前段中提到的类型的并且用于在该段中提到的目的的)其他判决反馈均衡器(“DFE”)电路系统64施加LEQ62的输出信号。
向数据采样触发器电路68的数据(“D”)输入端子以及向时钟恢复(“CR”)和锁相环(“PLL”)电路系统66二者施加DFE64的失真补偿的数据流输出信号。CR/PLL66(例如，通过产生与在DFE输出信号中检测到的逻辑/数据电平转变同步的PLL输出信号)从DFE64输出信号恢复时钟信息。该恢复的时钟信息可以用来提供由DFE64使用并且用于钟控数据采样触发器68的时钟信号。具体而言，对该恢复的时钟信号的同步优选地使得触发器68在对于捕获DFE64输出的串行数据信号中的每个相继比特而言最佳(最优)的时间取得DFE输出信号的相继采样。例如，这样的最优采样时间可以是在相继数据值转变可以在DFE输出信号中出现时的时间之间的中间。
触发器68恢复的数据比特(理想地都是正确的)由该触发器一个接一个(即，串行)地输出。触发器68的这种输出有时可以被称为重定时的串行数据信号。向串行输入/并行输出(“SIPO”)电路系统70施加该重定时的串行数据信号，该电路系统将串行比特的相继组组合成并行比特的相继“字”以向IC50上的其它电路系统(未示出)输出。
用于测量高速输入/输出(“HSIO”)链路系统的性能的重要度量是误比特率(“BER”)。链路系统BER依赖于来自所有相关子系统以及TX、RX、信道和链路架构的抖动和噪声。为了保证这样的系统的各种部件的互操作性，许多高速链路标准(例如，由制定这些标准的工业团体发布)指定在TX的输出处和RX的输入处的信号传输和电气属性，而不指定发射器或者接收器架构的细节(总电路组织和/或实施该电路组织的具体电路部件)。验证链路子系统(例如，TX、RX、信道、参考时钟等)满足特定HSIO标准是用于设计、构建和部署可互操作和高质量HSIO链路系统的重要和必要步骤。这可以适用于设计确认和规模制造二者。
朝着更高数据速率的当前趋势意味着更小时钟周期值，这也意味着更小单位间隔(“UI”)值。(UI是串行数据信号中的每个相继比特的持续时间。)目前，许多高速收发器被设计用于在5-6Gbps范围中进行操作。但是已经开发了许多其它通信标准，这些通信标准支持收发器在8-11Gbps范围中进行操作；因此该范围有望变得越来越重要。为了维持可接受的小BER(例如，10-12或者10-15)，需要随着数据速率增加而减少抖动值时间单位(现在通常在皮秒(“ps”)范围中)。换而言之，准确性要求对于链路部件和子系统以及用来确认它们的测试和测量装置而言变得更严格。例如，关于用于HSIO的测试器准确性的2009“InternationalTechnologyRoadmapforSemiconductors”推荐建议少于2ps的确定抖动(“DJ”)和少于100毫微微秒(“fs”)随机抖动(“RJ”)(rms(均方根))是针对10Gbps下的抖动测试的预期准确性。(1ps等于1000fs。)
为了实现外部测试和测量装置(例如，示波器、误比特率测试器(“BERT”)或者时间间隔分析器(“TIA”))的更高数据速率和更佳抖动性能，更佳和更准确的部件普遍与更复杂的仪器装置(instrumentation)架构一起使用。使用更准确部件和更复杂架构以便使外部仪器能够满足更高数据速率的这些方法不可避免地导致更高成本。
在更高数据速率下的测试装置挑战的示例是接收器(“RX”)均衡，尤其是自适应均衡，诸如DFE(例如，如图1中的64)。由于DFE位于接收器处并且仅可由外部装置观测的值经常是BER(这是许多可能故障机制的表现)，所以用外部仪器来测试DFE可能并不有效或者准确。为了测试定时收敛，特定DFE抽头系数和适配电路，被认为(根据本公开)可优选用于提供裸片上仪器装置(电路系统)，因为所有内部信号节点都可容易地访问或者容易地变得可访问。(“裸片上”意味着与IC上的所有其它集成电路系统集成的电路系统。用于“裸片上”的替代术语包括“片上”和“板上”。)
在更高数据速率下的与测试有关的挑战的另一示例是探测(即，暂时连接到IC的电连接，使得外部电路可以用来测试IC)。高速、高性能探测器制作起来困难和昂贵。此外，它们本身引入附加抖动和不准确性。相反，根据本公开的嵌入式测试无需外部探测和测试/套接固定接口并消除了关联测量误差和不准确性，并且提供成本和性能优势。
与本公开的某些可能方面结合，指出如果收发器的发射器具有足够功能性、灵活性、编程/配置能力、性能和准确性，则该发射器可以用来帮助测试(收发器的)接收器。类似地，收发器的接收器可以用来帮助测试(收发器的)发射器，其中同样假设接收器具有(例如，如在紧接的前句中针对发射器提到的)足够的特征能力。因此，利用根据本公开的一些附加功能和电路块，高级收发器、诸如在现代现场可编程门阵列(“FPGA”)等中的收发器可以变成具有比未与收发器电路系统集成的测试装置显著更低的成本和较这些测试装置而言的其它优点的通用、高性能HSIO测试器。
本公开在它的可能方面中的某些方面中提供一种用于克服片外仪器装置不能解决的、与高速输入/输出(“I/O”)关联的测试挑战的裸片上仪器装置架构。该架构可以具有误比特率测试器(“BERT”)电路系统、示波器电路系统、图案生成/检测电路系统、抖动生成电路系统和噪声生成电路系统的能力。具有这些能力的产品(IC)可以称为“裸片上ScopeJBERT”产品，其中“裸片上”是指在IC上的测试电路系统与其它电路系统的集成，“Scope”是指产品的示波器类型的能力，“J”是指产品的抖动生成能力，并且“BERT”是指产品的误比特率测试器能力。
裸片上ScopeJBERT产品可以提供(1)抖动、信号传输和BER测量；(2)数据图案、抖动和噪声生成；以及(3)在实时流量和应力条件之下的通信链路测试。可以部分地通过利用收发器(诸如现代FPGA收发器)中的现有电路块中的一些电路块以低成本来实现裸片上ScopeJBERT结构。采用所谓的深亚微米工艺技术(例如，40纳米(“nm”)、28nm等、半导体制造工艺技术)也可以是有帮助的。通过将高级振荡器技术(例如，集成电感器-电容器(“LC”)振荡器)与数字辅助校准一起使用可以有助于高测量速度(例如，大于10Gbps)和准确性(少于1ps)。概括而言，根据本公开的裸片上ScopeJBERT结构可以以相当或者更佳功能性以及测试覆盖和准确性并且以可以比原本需要的外部实验室仪器汇集的成本低若干数量级的成本来解决用于高速串行数据链路系统和部件(例如，TX、信道、RX、参考时钟等)的高速抖动、噪声和BER测试问题。
在图2中示出根据本公开的某些可能方面的裸片上ScopeJBERT电路系统82的一个示例性实施例。如这里的更早讨论提示的那样，ScopeJBERT82优选地是在集成电路，诸如在FPGA80上构建(集成)的自包含的测量系统。将理解FPGA实施例仅为示例性的并且IC80可以替代地是可编程逻辑器件(“PLD”)、可编程微控制器或者任何其它适当类型的集成电路。用于作为整体的IC80的典型特性是它具有至少一些通用或者多用途能力并且它在至少一些方面可编程或者可配置。如图2中所示，ScopeJBERT电路系统82包括三个主要子块100、200和300。
块100是具有示波(scope)和误比特(串行)测量能力二者的测量子系统。将来自被测试设备(“DUT”)90(通常为另一IC)的发射器(“TX”)电路系统的高速串行数据信号拆分成三个相同信号。使用这些信号中的第一信号作为用于数据采样器电路系统110的输入，该电路系统可以测量作为时间函数的波形和边沿(转变)信息二者。使用接收的信号的上文提到的拆分中的第二拆分作为用于时钟恢复电路120的输入。可以通过向误差检测器电路系统130施加上文提到的接收的信号拆分中的第三拆分而将它用于BER测量。
用于示波(110)和BER(130)测量功能二者的定时可以来自恢复的时钟(来自120)或者来自(下文描述的)图案生成块200的“干净”时钟。
误差检测器电路系统130具有附加输入。这些附加输入之一来自数据采样器电路系统110的输出。这些附加输入中的另一输入来自块200中的图案生成器电路系统。这可以称为从块200到电路系统130的环回连接202，因为它优选地不离开IC80并且不经过DUT90。(对电路系统130的第三输入是来自DUT90的上文提到的接收信号。)在下一段中描述电路系统130如何可以使用它的输入中的多个输入的示例。
以(从DUT90)接收的数据和数据采样电路系统110的输出作为相关输入，电路系统130可以测量BER而不必预先知道进入的数据比特序列(或者数据图案)(即，所谓的无矢量BER测量)。这通过使电路系统130将电路系统110输出的每个相继数据比特与电路系统130在电路系统130从DUTTX直接接收到的信号中检测到的对应数据比特进行比较来完成。(这样的BER测量然后可以用来修改(控制)电路系统110中的一个或者多个可变电路元件和/或电路架构参数直至BER减少至可接受水平，例如与在数据具有诸如来自块200中的图案生成器240的已知图案时的BER相当。)
可以通过使用块200中的图案生成电路系统以生成已知(预定、特定)数据图案来完成块100的校准。一个示例是经由内部环回连接202向电路系统130施加该数据信号。(在这样的校准期间未使用DUT90。)电路系统130将它在它从连接202接收的信号中检测到的比特与(例如，从存储器310向电路系统130供应的)已知图案进行比较以便产生目标误差计数器和BER值。然后，可以控制(修改)电路系统130中的一个或者多个可变电路元件和/或电路架构参数直至该BER减少至可接受水平。可以替代地或者附加地在块200中完成这种可变电路元件和/或架构修改作为电路系统的校准的一部分。例如，可以对块200中的低通滤波器(“LPF”)元件进行电路元件和/或架构修改。替代地，参考图案或者信号可以来自(例如放置于块90的Tx端口的)外部参考图案或者生成器而不是来自块200。相似校准过程可以用于块110和/或块120。
块200是图案、抖动和噪声生成子系统。块200包括时钟信号生成电路系统210、抖动生成电路系统220、调制器电路系统230(用于根据电路系统220产生的抖动来调制电路系统210产生的时钟信号的频率)、数据信号图案生成电路系统240、噪声生成电路系统250、调制器电路系统260(用于根据电路系统250产生的噪声来调制电路系统240产生的数据信号的幅度)和低通滤波器(“LPF”)电路系统270。电路系统220可以用来产生可以被称为不相关抖动(例如，随机抖动(“RJ”))的抖动。电路系统270可以用来产生可以被称为相关抖动(例如，符号间干扰(“ISI”)，这是对确定抖动(“DJ”)的主要贡献者)的抖动。
在可以被称为正常数据图案生成模式的模式中，不启用电路系统220、电路系统250和电路系统270。这允许块200输出(例如，来自电路系统240的)数据信号，该数据信号无任何添加的来自电路系统220的不相关抖动、来自电路系统270的相关抖动或者来自电路系统250的噪声。在该“正常”模式中，电路系统210提供(向电路系统240直接施加的)时钟信号作为用于数据图案的定时。数据图案的序列可以来自块300中的存储器电路系统310。(注意，该存储器电路系统也可以向块110中的电路系统130供应数据图案。这使电路系统130能够确定用于在本说明书中更早提到的校准操作模式中的环回202信号的BER。)块200的输出信号的电压电平优选地是可控地可变。例如，这可以通过控制电路系统270的通带的驱动强度来完成(即使电路系统270的更高频率截止功能被另外禁用，因为它通常用于在该段中描述的正常数据图案生成模式)。
在抖动注入模式中，启用相关(270)和不相关(220)抖动中的一个或者两个抖动。例如，调制器230可以用来在使用(电路系统240中的)所得到的抖动修改的时钟信号以对电路系统240生成的数据图案中的相继比特的输出进行定时之前用来自电路系统220的不相关抖动来直接调制来自电路系统210的时钟信号。替代地或者附加地，可以通过启用电路系统270的低通滤波器功能来向块200的数据输出信号添加相关抖动。LPF270然后截止(强衰减)数据信号中的、在LPF270实施的低通滤波器功能的截止频率以上的频率这样的事实向块200的数据输出信号赋予相关抖动。
在噪声注入模式(噪声源250被启用)中，经由从图案生成(240)下游的幅度调制(260)引入噪声。换而言之，调制器260根据(至少部分地基于)电路系统250输出的噪声信号来调制电路系统240的数据输出信号的幅度。
可以经由内部环回202、测量块100和控制/处理块300完成信号(例如，电压电平)、抖动和噪声校准。例如，对于块200的数据输出电压电平、抖动和/或噪声设置(值)的给定集合，电路系统110可以测量可变电路元件和/或可变电路架构方面。建立编程或者预期的电压、抖动或者噪声值相对对应测量值的关系。然后，可以进行回归分析，并且可以创建并且在存储器中存储非线性校准查找表以用来去除电路块200的非线性。替代地，外部参考采样示波器可以用作校准器(例如，放置于块90的Rx端口)而不使用块100。
块300是控制和处理子系统。块300的元件包括存储器电路系统310、中央处理单元(“CPU”)电路系统320和校准控制电路系统330。例如，存储器310可以存储用于由电路系统的各种其它元件使用(或者产生和输出)的数据和其它信息。CPU320可以提供用于其它个别部件和/或用于作为整体的电路系统的一般计算和操作序列控制。CPU320也可以用适合于用户在显示器400上进行观察的形式向显示器400输出电路系统的操作结果。例如，该输出可以向显示器400给予信号分析器或者示波器显示器的呈现。(可以由来自存储器310和/或CPU320的信号控制的)校准电路系统330可以用来提供用于控制IC的其它部分中的某些可变电路元件和/或某些可变电路架构方面的信号。作为该点的仅一些可能示例，电路系统330的输出信号可以控制以下各项中的一项或者多项：(1)是否启用抖动电路系统220并且如果启用它，则控制它产生的抖动的一个或者多个参数(例如，频率、幅度等)；(2)是否启用噪声电路系统250并且如果启用它，则控制它产生的噪声的一个或者多个参数(例如频率、幅度等)；(3)是否启用电路系统270的低通滤波器功能并且如果启用它，则控制它产生的滤波器功能的一个或者多个参数(例如，LPF的截止频率、LPF的滚降(截止)陡峭度等)；(4)块200的数据输出信号的电压电平；(5)误差检测器电路系统130中的电路参数；以及(6)数据采样电路系统110中的电路参数。因此，可以存在从电路系统330到各种其它元件，诸如220、250、270、130和110的一个或者多个控制连接。在图2中未绘制这些连接以免不适当地使附图变复杂。也可以存在出于相同原因而在图2中未示出的其它控制连接。因此，CPU320可以向其它元件提供各种模式控制和/或操作序列控制信号。示例是(1)用于向电路系统240告知是否使用直接来自电路系统210的时钟信号或者来自调制器230的抖动修改的时钟信号的信号；以及(2)用于向电路系统130告知对它的输入信号中的哪个信号进行操作的信号。同样，在图2中未示出这些控制连接中的所有控制连接以免使附图过于复杂。
根据前文将清楚的是，块300的功能可以包括(1)对其它电路元件和操作进行控制、配置和/或编程；(2)校准和设置诸如数据图案、抖动和/或噪声生成这样的可变参数；(3)波形、抖动和/或BER测量；和/或(4)数据收集、分析和/或显示功能性。
在图3中更具体示出块100电路系统的一个示例性实施例。向均衡器(“EQ”)电路系统510施加(例如，来自图2中的DUT90的)输入信号。该元件可以执行这样的功能，如针对图1中的如62、64这样的元件在较早描述的那些功能。
向相位检测器(“PD”)电路系统520、采样器电路系统530和采样器电路系统544施加均衡器510的输出信号。仅为了有助于与图2相关，相位检测器520可以被视为图2中的时钟恢复电路系统120的初始部件，采样器530可以被视为图2中的数据采样电路系统110的部件，并且采样器544可以被视为图2中的误差检测器130的部件。注意，图3中的“BBPD”具有常规含义的“开关式(bang-bang)相位检测器”。
PD520将来自EQ510的信号(中的转变定时)的相位与压控振荡器(“VCO”)电路系统524的输出信号(中的转变定时)的相位进行比较。PD520产生一个或者多个输出信号，该输出信号指示在它比较的两个信号相位之间的任何差。向电荷泵(“CP”)电路系统522施加PD520的输出，该电路系统的输出控制VCO524的振荡频率，使得VCO输出相位与EQ输出相位尽可能接近地匹配。因此，元件520、522和524共同形成所谓的锁相环(“PLL”)电路525。
VCO524可以实际上产生若干输出信号，所有输出信号具有相同频率、但是各自具有与VCO的任何其它输出的相位不同的相位。例如，可以跨越若干VCO输出信号中的任何一个VCO输出信号的一个时段或者周期均匀分布那些信号的相位。换而言之，可以在这些VCO输出信号中的任何两个相位相邻的VCO输出信号之间存在相等相位差。因此，PLL525可以(例如，向下文描述的相位插值器(“PI”)电路526和528中的每个电路)输出这些VCO524输出信号中的所有输出信号。
如刚才提到的那样，向PI526和528施加PLL525的输出信号(这些输出信号借助上文描述的PLL的操作而具有如下频率和相位：该频率和相位承载与EQ510的输出信号的频率(串行数据比特速率)和相位(比特间转变定时)的已知关系)。这些PI中的每个PI生成如下信号：该信号可以用来控制与该PI关联的采样器544或者530何时对施加于该采样器的数据信号进行采样以捕获(或者至少尝试捕获)(恢复)采样的信号中的每个相继比特。例如，每个PI可以通过在PLL525的输出信号中的两个相位相邻的输出信号之间进行相位插值以产生如下采样时钟信号来生成它的采样时钟输出信号：该采样时钟信号具有用于数据信号采样的最佳相位或者替代地，具有对于作为根据本公开的测试操作的一部分的数据信号采样而言希望尝试的相位。
具体地，参照PI526，逻辑电路系统540可以用来控制该PI的相位插值操作的某些方面。例如，逻辑540可以使PI526在随着电路系统经过特定校准或者测试序列进展的不同时间进行不同相位插值相位选择。逻辑540也可以控制如下电压电平：采样器544使用该电压电平以确定它已经取得的采样是二进制1还是二进制0。这可以通过使逻辑540的输出信号控制电路系统542生成并且向采样器544施加的参考电压的值来完成。同样，逻辑540可以使电路系统542在电路系统经过特定校准或者测试序列进展的不同时间生成不同参考电压电平。
根据前文可知采样器544如何可以产生EQ510的输出信号的一连串采样。向(1)异或(“XOR”)逻辑门562的一个输入、(2)向复用器(“mux”)570的可选输入之一和(3)向mux710的可选输入之一施加这些采样(图6)。根据前文也将可知这些采样可以基于(例如，如PI526至少部分地在来自逻辑540的控制之下执行的)可控地可变相位插值和/或(例如，如电路系统542至少部分地在来自逻辑540的控制之下产生的)可控地可变采样器544参考电压。
也可以向mux550的可选输入之一施加PLL525的去往PI526的输出信号之一。向mux550的其它可选输入施加PI526的输出信号。Mux550可由选择控制输入信号(未示出)控制以选择它的可选输入信号中的任一输入信号来作为它的输出信号(在图3中标注为“恢复的时钟”)。向mux570的可选输入中的另一输入施加该恢复的时钟信号。
PI528可以与PI526相似。虽然PI528如PI526一样对PLL525的输出信号的相同集合进行操作，但是PI528可以与PI526执行的相位插值独立地执行它自己的相位插值。(图5示出可以存在与PI528和采样器530关联的逻辑和参考电压生成元件(如520和542)的其它实例。元件540和542的这些其它实例在图5中分别编号为540’和542’。它们可以按上文针对元件540和542相对于元件526和544的操作而描述的相同方式而相对于元件528和530进行操作。)PI528的相位插值的输出信号是采样时钟信号，该采样时钟信号可以用来控制采样器530何时取得它的对EQ510的输出信号的相继采样中的每个采样。所得采样是采样器530的“恢复的数据”输出。可以向(1)mux560的可选输入之一、(2)mux570的可选输入之一和(3)mux710的可选输入之一施加该恢复的数据信号(图6)。
作为使用PI526的输出信号作为采样器544中的采样-定时控制信号的可控地可选替代，图3示出采样器544可以替代地从如图2中的时钟生成器电路系统210这样的源获得它的采样-定时控制信号。类似地，作为使用PI528的输出信号作为采样器530中的采样-定时控制信号的可控地可选替代，图3示出采样器530可以替代地从如图2中的时钟生成器电路系统210这样的源获得它的采样-定时控制信号。
图3示出mux560的其它可选输入可以来自存储器(例如，图2中的存储器310)或者来自算法数据图案生成器电路系统(例如，伪随机比特序列(“PRBS”)生成器电路系统)。例如，图2中的CPU320可以包括这样的数据图案生成器能力并且因此可以是以该方式(即，通过执行算法而不是通过简单地从存储器310再调用预定数据比特序列)生成的数据图案信号的源。虽然图3示出用于存储器数据图案和算法数据图案二者的mux560的仅一个输入，但是将理解如果这样的数据图案类型二者都可能是有用的，则可以从mux560上游提供附加mux用于在这些图案类型之间进行可控选择或者mux560可以具有用于可能希望的图案类型中的每个图案类型的分离可选输入。在该段中讨论的路径也可以是如图3中所示的环回连接202通过其进入电路系统100的路线。
一般而言，mux560能够选择它的可选输入之一作为对XOR门562的第二输入。(图7示出如果希望，则可以在从mux560到XOR门562的电路路径中包括可编程延迟电路系统561用于在向XOR门562施加mux560的输出信号之前向mux560的输出信号给予可编程地可控延迟量。这有助于改善对XOR门562的两个输入之间的同步。)XOR门562出于BER的目的而比较向它施加的两个信号。具体而言，XOR门562无论它的两个输入何时不相互匹配都输出二进制(逻辑)1。否则，XOR门562输出二进制(逻辑)0。从XOR门562输出的二进制1因此指示在向该门施加的信号之间出现数据的不匹配。每个这样的二进制1通知在处理(解译)数据时出现误差。向mux570的另一可选输入施加XOR门562的输出信号。
虽然为了简化而在图3中描绘为mux，但是电路系统570可以实际上是用于向适合于它的可选输入中的每个输入的各种目的地传送这些输入中的任何输入的有些更一般的可控路由电路。(电路系统570实施的特定路由可以由向该电路系统施加的选择或者路由控制信号(未示出)确定。)例如，这些目的地可以包括存储器电路系统(例如，图2中的存储器310)、(例如，在图2中的CPU320中实施的)误差计数器电路系统、误差仓(errorbin)电路系统(例如，CPU320中的寄存器)等。仅作为一个有些更具体的示例，如果在CPU320中实施误差计数器，则mux570可以向CPU320传送XOR门562的输出和来自mux550的恢复的时钟信号二者。XOR562的输出是向误差计数器输入的数据，并且恢复的时钟信号可以是用于钟控计数器的信号。
重温图3的电路系统的某些方面，将可知具有双PI的差分-定时信号传输架构用来提供用于采样A(530)和采样B(544)路径二者的传播延迟和相位的更佳匹配。(这样称为“双”的两个PI是526和528。这样指代的传播延迟是PI中的延迟。)该架构有助于提供可以被称为“共模”抖动消除的抖动消除(例如，因为两个PI526和528具有匹配的抖动传输特性)。该架构也提供更佳定时、抖动和BER测量准确性。如已经指出的那样，用PI526完成采样时钟相位控制，并且用可控电压参考生成器542完成电压电平控制。Mux560允许使用矢量(具有可用的数据图案)或者无矢量地(不使用参考数据图案)实现串行BER测量。在任一情况下，用于BER的比较由XOR门562执行。
在图4中更具体示出块200电路系统(图2)的一个示例性实施例。在该实施例中，在数据路径上，数字图案序列可以来自IC80上的“核心”电路系统(例如，在IC80是FPGA的情况下为FPGA核心电路系统，诸如通用可编程逻辑、存储器等)或者IC80的物理编码子层(“PCS”)电路系统。(PCS电路系统通常是“专用于”(例如，基本上是硬接线的)执行特定功能以便例如有助于将IC80的主要或者核心部分与外部电路系统对接的电路系统。例如，PCS电路系统可以包括用于执行码转换功能，诸如8B：10B或者64B：66B转换的电路系统。)源610(核心或者PCS)可以在多个平行低速比特路线上供应数据图案。(在该情况下，“数据图案”不必意味着来自存储器的预定数据图案或者有意地确定的图案，诸如PRBS、而是可以替代地是任何数据。)时钟管理(或者乘法器)单元(“CMU”)电路系统630可以供应低速时钟信号以用于将从源610输出的每个相继并行数据图案字钟控到串行化器(serializer)620中。CMU630也可以向串行化器620的串行输出侧供应高速时钟信号以便使串行化器能够将每个输入并行数据图案字转换成串行数据图案输出信号。
也可以向(例如，如图2中的)调制器230施加CMU630输出的高速时钟信号。对调制器230的其它输入是选择(复用器，mux)电路系统222的输出信号。电路系统222具有两个可选输入：(1)(例如，如图2中的)抖动源电路系统220的输出信号和(2)来自端口的信号，该端口允许IC80连接到外部抖动源。如同贯穿本公开的其它mux或者选择电路系统，电路系统222可由所施加的选择控制信号控制以选择它的可选输入信号中的任一输入信号来作为它的输出信号。因此，mux222允许如下抖动来自内部抖动源220或者IC80外部的抖动源，该抖动由调制器230用来调制从CMU630向调制器施加的高速时钟信号的频率。
向触发器(“FF”)电路系统640的时钟输入端子施加调制器230输出的可能抖动调制的时钟信号。向FF640输入的数据是串行化器620的串行数据输出信号。因而，虽然串行数据图案信号来自基本上无抖动的串行化器620，但是如果启用抖动电路系统(例如，220/222/230)，则该信号可以由具有抖动(即，数据信号中的比特间转变定时无规律)的FF640输出。
有限冲激响应(“FIR”)滤波器电路系统650可以是用于向待发射的信号给予所谓的预加重或者去加重的(本身已知的)发射器均衡器电路系统。
驱动器(“DR”)电路系统660可以是用于向待发射的信号给予为了从IC80驱动输出它并且向传输信道40(图1)中驱动它而需要的电压的(本身已知的)发射器输出驱动器电路系统。例如，驱动器660可以是用于在目标电压电平下生成输出数字信号的可控数模转换器(“DAC”)或者驱动器电路系统。
(例如，如图2中的)调制器260可以根据来自(例如，如图2中的)内部噪声源电路系统250或者来自IC80外部的噪声源的噪声来调制驱动器660的输出信号的幅度。一般地，选择电路系统252可以如同电路系统222一样用于在来自内部源250或者上文提到的外部噪声源的噪声之间进行可控选择。
(例如，如图2中的)LPF270对调制器260的输出信号进行操作，然后输出来自块200的所得信号，这都如在本说明书中(例如，结合图2)更早描述的那样。具体而言，再次提到LPF270实施的滤波器功能(如果被启用)优选地是可控地可变，使得可以用可控方式来生成ISI以模仿信道(例如，40)损耗特性。
暂时返回抖动电路系统(例如，220/222/230)，特别注意(无论是内部(220)还是外部的)抖动可以是周期抖动(“PJ”)或者随机抖动(“RJ”)。
图6示出mux710可以用来向(与图1中的SIPO对应的)去串行化器720施加图3中的采样器A530或者采样器B544的串行数据输出信号。可以向在ScopeJBERT电路系统82以外的、IC80(图2)上的其它电路系统施加去串行化器720的并行数据输出信号。在电路系统82以外的这样的电路系统可以通称为IC核心电路系统。在IC80的一个FPGA实施例中的IC核心电路系统的示例性示例是FPGA的相对通用的现场可编程逻辑电路系统。用于经过mux710的数据的路径与ScopeJBERT电路系统82平行。因而，ScopeJBERT电路系统82可以与向IC核心电路系统的正常数据流并行(并且因此与IC核心电路系统的正常数据处理并行)地进行操作。通常，该“正常”数据流来自采样器A530。替代地，如果希望取代使用ScopeJBERT82或者除了使用ScopeJBERT82之外还使IC核心电路系统执行一些测试功能，则包括mux710允许向IC核心电路系统施加来自采样器B544(出于如ScopeJBERT82执行的功能一样的功能的目的而添加的(例如，如与图1中所示实施例比较的)电路元件)的数据。
将理解前文仅举例说明了本公开的原理并且本领域技术人员可以进行各种修改而不脱离本公开的范围和精神实质。例如，如果在一个具体实施例中期望少于上文描述的特征和能力中的所有特征和能力，则可以从电路系统中省略提供那些不需要的特征和能力的元件。

Claims (27)

1.一种在集成电路上的用于在测试串行数据信号传输中使用的测试电路系统，包括：
在所述集成电路上的发射器电路系统，用于发射所述串行数据信号；
在所述集成电路上的接收器电路系统，用于接收由所述发射器电路系统发送的所述串行数据信号；
在所述集成电路上的用于从所述接收的串行数据信号中恢复数据信息的电路系统；
在所述集成电路上的用于从所述接收的串行数据信号中恢复时钟信息的电路系统；以及
在所述集成电路上的用于对所述数据信息执行误比特率分析的电路系统。
2.根据权利要求1所述的测试电路系统，其中所述用于执行误比特率分析的电路系统包括：
用于选择性地将所述数据信息与预期数据图案进行比较的电路系统。
3.根据权利要求1所述的测试电路系统，其中所述用于执行误比特率分析的电路系统包括：
用于对所述接收的串行数据信号进行采样以从所述接收的串行数据信号中恢复数据流的电路系统；以及
用于将所述数据流与所述数据信息进行比较的电路系统。
4.根据权利要求3所述的测试电路系统，其中在所述用于对所述接收的串行数据信号进行采样的电路系统对所述接收的串行数据信号进行采样时，所述用于对所述接收的串行数据信号进行采样的电路系统在所述接收的串行数据信号的单位间隔内关于定时可控。
5.根据权利要求3所述的测试电路系统，其中所述用于对所述接收的串行数据信号进行采样的电路系统关于在对所述接收的串行数据信号进行采样时使用的参考电压可控。
6.根据权利要求1所述的测试电路系统，其中在所述用于恢复数据信息的电路系统对所述接收的串行数据信号进行采样以恢复所述数据信息时，所述用于从所述接收的串行数据信号中恢复数据信息的电路系统在所述接收的串行数据信号的单位间隔内关于定时可控。
7.根据权利要求1所述的测试电路系统，其中所述用于从所述接收的串行数据信号中恢复数据信息的电路系统关于在对所述接收的串行数据信号进行采样以恢复所述数据信息时使用的参考电压可控。
8.根据权利要求1所述的测试电路系统，其中所述用于恢复数据信息的电路系统可以使用来自所述用于恢复时钟信息的电路系统的所述时钟信息作为用于恢复所述数据信息的至少一部分基础。
9.根据权利要求3所述的测试电路系统，其中所述用于对所述接收的串行数据信号进行采样的电路系统可以使用来自所述用于恢复时钟信息的电路系统的所述时钟信息作为用于恢复所述数据流的至少一部分基础。
10.根据权利要求1所述的测试电路系统，其中：
在所述集成电路上的所述发射器电路系统向所述集成电路以外发射所述串行数据信号；以及
在所述集成电路上的所述接收器电路系统在由所述发射器电路系统发射的所述串行数据信号已经经过所述集成电路外部的电路系统之后将它接收回到所述集成电路上。
11.根据权利要求10所述的测试电路系统，其中所述用于恢复数据信息的电路系统和所述用于恢复时钟信息的电路系统对来自所述接收器电路系统的所述接收的串行数据信号进行操作，并且
所述用于执行误比特率分析的电路系统能够选择性地对来自所述接收器电路系统的所述接收的串行数据信号进行操作。
12.根据权利要求10所述的测试电路系统，还包括：
在所述集成电路上的从所述发射器电路系统的输出到所述用于执行误比特率分析的电路系统的环回连接。
13.根据权利要求10所述的测试电路系统，其中所述发射器电路系统包括：
用于选择性地向用来对发射器电路系统输出的所述串行数据信号中相继数据比特何时出现进行定时的时钟信号给予抖动的电路系统。
14.根据权利要求10所述的测试电路系统，其中所述发射器电路系统包括：
用于选择性地向所述发射器电路系统输出的所述串行数据信号添加噪声的电路系统。
15.根据权利要求10所述的测试电路系统，其中所述发射器电路系统包括：
用于选择性地使所述发射器电路系统输出的所述串行数据信号经受低通滤波器功能的电路系统。
16.根据权利要求15所述的测试电路系统，其中所述低通滤波器功能的通带可控。
17.根据权利要求10所述的测试电路系统，其中所述发射器电路系统包括：
驱动器电路系统，用于向所述发射器电路系统输出的所述串行数据信号给予可控地可变驱动强度。
18.根据权利要求10所述的测试电路系统，其中所述发射器电路系统包括：
图案生成电路系统，用于建立用于所述串行数据信号中的数据比特的图案。
19.根据权利要求1所述的测试电路系统，还包括：
中央处理单元电路系统，用于控制所述测试电路系统的至少一些操作。
20.根据权利要求1所述的测试电路系统，还包括：
校准电路系统，用于控制所述测试电路系统利用其进行操作的至少一些参数。
21.根据权利要求1所述的测试电路系统，还包括：
存储器电路系统，用于存储所述测试电路系统的操作的至少一些结果。
22.根据权利要求19所述的测试电路系统，其中所述中央处理单元电路系统提供用于将所述测试电路系统的至少一些操作的结果向所述集成电路外部的电路系统显示的信号。
23.根据权利要求22所述的测试电路系统，其中所述集成电路外部的电路系统包括显示器电路系统。
24.根据权利要求9所述的测试电路系统，其中：
所述用于对所述接收的串行数据信号进行采样的电路系统包括第一相位插值器电路系统，用于对来自所述用于恢复时钟信息的电路系统的所述时钟信息进行操作以提供下述信号：所述信号用于对所述用于对所述接收的串行数据信号进行采样的电路系统对所述接收的串行数据信号的采样进行定时，并且
所述用于恢复数据信息的电路系统包括第二相位插值器电路系统，用于对来自所述用于恢复时钟信息的电路系统的所述时钟信息进行操作以提供下述信号：所述信号用于所述用于恢复数据信息的电路系统对所述接收的串行数据信号进行采样。
25.一种在集成电路上的用于在测试串行数据信号传输时使用的测试电路系统，包括：
在所述集成电路上的发射器电路系统，用于输出所述串行数据信号；
在所述集成电路上的误差检测器电路系统；
在所述集成电路上的环回电路系统，用于向所述误差检测器电路系统选择性地施加所述发射器电路系统输出的所述串行数据信号，从而来自所述环回电路系统的所述串行数据信号对所述误差检测器电路系统可用以便对从所述环回电路系统的接收的所述串行数据信号执行误比特率操作；以及
在所述集成电路上的校准电路系统，用于控制所述发射器电路系统和所述误差检测器电路系统中的至少一个电路系统的至少一个操作参数以影响所述误比特率操作的结果。
26.一种在集成电路上的用于在测试串行数据信号传输时使用的测试电路系统，包括：
在所述集成电路上的发射器电路系统，用于输出所述串行数据信号，在所述串行数据信号中的相继比特的定时至少部分地基于时钟生成器电路系统所产生的时钟信号；
在所述集成电路上的用于从所述串行数据信号中恢复数据信息的电路系统；
在所述集成电路上的用于从所述串行数据信号中恢复时钟信息的电路系统；以及
在所述集成电路上的用于对所述数据信息执行误比特率分析的电路系统，其中所述时钟信号和所述时钟信息被选择性地提供至所述用于执行误比特率分析的电路系统以便使用所述时钟信号和所述时钟信息中的可选的一项作为用于对所述用于执行误比特率分析的电路系统的操作进行定时的基础的至少一部分。
27.根据权利要求26所述的测试电路系统，其中所述时钟信号和所述时钟信息被选择性地提供至所述用于恢复数据信息的电路系统以便使用所述时钟信号和所述时钟信息中的可选的一项作为用于对所述用于恢复数据信息的电路系统的操作进行定时的基础的至少一部分。
CN201180046719.3A 2010-08-13 2011-08-02 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统 Active CN103140768B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US85622610A 2010-08-13 2010-08-13
US12/856,226 2010-08-13
US12/884,305 2010-09-17
US12/884,305 US8504882B2 (en) 2010-09-17 2010-09-17 Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations
PCT/US2011/046239 WO2012021332A2 (en) 2010-08-13 2011-08-02 Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations

Publications (2)

Publication Number Publication Date
CN103140768A CN103140768A (zh) 2013-06-05
CN103140768B true CN103140768B (zh) 2016-01-27

Family

ID=45568125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180046719.3A Active CN103140768B (zh) 2010-08-13 2011-08-02 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统

Country Status (3)

Country Link
EP (1) EP2603805A4 (zh)
CN (1) CN103140768B (zh)
WO (1) WO2012021332A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837571B1 (en) * 2013-08-02 2014-09-16 Altera Corporation Apparatus and methods for on-die instrumentation
CN105162543B (zh) * 2015-08-17 2017-12-08 华北水利水电大学 一种用于sdh时钟抖动测试的装置及方法
CN106656229B (zh) * 2016-11-25 2019-02-26 硅谷数模半导体（北京）有限公司 抖动数据的注入方法和电路，及眼图监测器
US10641823B2 (en) * 2017-03-17 2020-05-05 Photonic Technologies (Shanghai) Co., Ltd. Method and apparatus for built-in self-test of CDR and non-CDR components with an on substrate test signal generator
KR102264159B1 (ko) * 2017-06-08 2021-06-11 삼성전자주식회사 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
CN109217979B (zh) * 2017-06-30 2021-06-15 华为技术有限公司 一种通信方法、装置及存储介质
TWI806539B (zh) 2022-04-08 2023-06-21 瑞昱半導體股份有限公司 測試系統以及測試方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6874107B2 (en) * 2001-07-24 2005-03-29 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
EP1421395A2 (en) * 2001-08-22 2004-05-26 Wavecrest Corporation Method and apparatus for measuring a waveform
US7251764B2 (en) * 2003-05-27 2007-07-31 International Business Machines Corporation Serializer/deserializer circuit for jitter sensitivity characterization
US7743288B1 (en) * 2005-06-01 2010-06-22 Altera Corporation Built-in at-speed bit error ratio tester
US7869544B2 (en) * 2008-01-03 2011-01-11 International Business Machines Corporation System for measuring an eyewidth of a data signal in an asynchronous system
US8228972B2 (en) 2008-06-04 2012-07-24 Stmicroelectronics, Inc. SERDES with jitter-based built-in self test (BIST) for adapting FIR filter coefficients
US20100097087A1 (en) * 2008-10-20 2010-04-22 Stmicroelectronics, Inc. Eye mapping built-in self test (bist) method and apparatus

Also Published As

Publication number Publication date
CN103140768A (zh) 2013-06-05
EP2603805A4 (en) 2016-10-19
EP2603805A2 (en) 2013-06-19
WO2012021332A2 (en) 2012-02-16
WO2012021332A3 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
US8504882B2 (en) Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations
CN103140768B (zh) 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US8125259B2 (en) Duty cycle distortion (DCD) jitter modeling, calibration and generation methods
US8570881B2 (en) Transmitter voltage and receiver time margining
US7596175B2 (en) Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US8384406B2 (en) Semiconductor test apparatus and test method
CN112534282A (zh) 集成通信链路测试
US20050172181A1 (en) System and method for production testing of high speed communications receivers
US7756197B1 (en) Built in self test (BIST) for high-speed serial transceivers
EP1730539A2 (en) Built-in self test method and apparatus for jitter transfer, jitter tolerance, and fifo data buffer
KR101265915B1 (ko) 데이터 수신 회로와 이를 이용한 시험장치 및 스트로브 신호의 타이밍 조절 회로와 그 방법
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
Müller Digital centric multi-gigabit SerDes design and verification
Song et al. A 24-Gb/s MIPI C-/D-PHY Receiver Bridge Chip With Phase Error Calibration Supporting FPGA-Based Frame Grabber
Moon et al. Multi-channel testing architecture for high-speed eye-diagram using pin electronics and subsampling monobit reconstruction algorithms
Hong Efficient test methodologies for high-speed serial links
Fan et al. A versatile scheme for the validation, testing and debugging of high speed serial interfaces
Lee et al. A quick jitter tolerance estimation technique for bang-bang CDRs
WO2010018544A1 (en) Testing of a transmission and reception system
CN111886837B (zh) 接收设备、传输系统、汽车
Tsimpos et al. Jitter tolerance calibration for high-speed serial interfaces
Chandrasekaran et al. Self-calibrating equalizer for optimal jitter performance using on-chip eye monitoring
Sastry et al. HDL design architecture for compatible multichannel multi-frequency rate serial bit error rate tester (BERT) ASIC IP core for testing of high speed wireless system products/applications
Hsieh et al. Accurate prediction of jitter tolerance in high-speed serial links

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant