CN105162543B - 一种用于sdh时钟抖动测试的装置及方法 - Google Patents

Abstract

本发明公开了一种用于SDH时钟抖动测试的装置及方法，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；首先，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；其次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减小了测试电路的面积和复杂性，也减少了PLL电路的使用；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，使SDH时钟抖动的测试结果更加的可靠。

Description

一种用于SDH时钟抖动测试的装置及方法

技术领域

本发明涉及SDH时钟抖动领域，尤其涉及一种用于SDH时钟抖动测试的装置及方法。

背景技术

抖动测试是在SDH(同步数字体系)中对数字时钟信号完整性测试的核心内容之一，是SDH信号质量测试最重要测量参数之一；在数字同步通信网络中, 传输时钟的抖动影响系统的同步, 过大的抖动还可能直接导致误码,或减低信号的信噪比，所以对SDH信号的时钟进行抖动测试就显得非常重要，但是，传统上进行SDH时钟抖动测量时，一方面往往需要昂贵的仪器来产生带有抖动成分的数据流，极大的增大了SDH时钟抖动测量的成本；另一方面，为了要加载抖动，新增了许多电路，增加了很多额外的面积；同时，加载抖动的电路大多由模拟电路来达成，然而，模拟电路往往会随着电压、温度和制程的变化而变化，无法准确的测量时钟抖信号的幅度及频率。

发明内容

本发明的目的是提供一种用于SDH时钟抖动测试的装置及方法，不仅可以节省SDH时钟抖动测试的成本，还可以减少SDH时钟抖动测试的装置的硬件规模，同时，还能够准确的测量时钟抖信号的幅度及频率。

为了实现上述目的，本发明采用以下技术方案：

一种用于SDH时钟抖动测试的装置，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；

所述的电源模块用于给信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块供电；

所述的信号输入模块用于接收待检测的不同速率的SDH光信号；

所述的光电转换模块用于将SDH光信号转换为SDH电信号；

所述的差分放大模块用于对SDH电信号进行差分放大；

所述的时钟恢复模块用于对SDH电信号进行时钟恢复；

所述的时钟恢复模块用于根据参考时钟，将带抖动的时钟信号从SDH电信号中恢复出来；

所述的抖动恢复模块用于将时钟恢复产生的带抖动的时钟信号和跟踪时钟恢复模块产生的无抖动的时钟信号恢复为低频时钟抖动信号；

所述的信号调理模块用于对低频时钟抖动信号进行滤波、差分放大和偏移；

所述的A/D转换模块用于将低频时钟抖动信号转换为数字信号；

所述的FPGA抖动测试模块用于测试低频时钟抖动信号的幅度和频率；

所述的PXI总线控制模块用于实现PXI总线的译码工作；

所述的上位机模块用于通过PXI总线控制模块控制FPGA抖动测试模块动作；

所述的信号输入模块的输出端连接光电转换模块的输入端，光电转换模块的输出端连接差分放大模块的输入端，差分放大模块的输出端连接时钟恢复模块的输入端，时钟恢复模块的输出端连接跟踪时钟恢复模块的输入端，跟踪时钟恢复模块的输出端连接抖动恢复模块的输入端，抖动恢复模块的输出端连接信号调理模块的输入端，信号调理模块的输出端连接A/D转换模块的输入端，A/D转换模块的输出端连接FPGA抖动测试模块的输入端，FPGA抖动测试模块的输出端连接PXI总线控制模块的输入端，PXI总线控制模块的输出端连接上位机模块的输入端。

所述的跟踪时钟恢复模块由可编程分频器和PLL构成，所述的PLL包括集成鉴相器、电荷泵、滤波器和压控振荡器构成，所述的可编程分频器的输出端连接集成鉴相器的输入端，集成鉴相器的输出端连接滤波器的输入端，滤波器的输出端连接电荷泵的输入端，电荷泵的输出端连接压控振荡器的输入端，压控振荡器的第一输出端连接抖动恢复模块的输入端，压控振荡器的第二输出端连接集成鉴相器的输入端。

所述的抖动恢复模块采用开环PLL，所述的开环PLL由鉴相器和低通环路滤波器构成，所述的低通环路滤波器采用二阶低通环路滤波器。

所述的时钟恢复模块采用ADN2812时钟恢复芯片。

所述的FPGA抖动测试模块用于测试SDH时钟抖动信号的幅度和频率；FPGA抖动测试模块由抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置、抖动频率测试装置和同步双口RAM构成；

所述的抽样滤波器装置用于选择低频时钟抖动信号；

所述的抖动测试滤波器装置用于对低频时钟抖动信号滤波；

所述的抖动幅度测试装置用于对低频时钟抖动信号进行幅度测试；

所述的抖动频率测试装置用于对低频时钟抖动信号进行频率测试；

所述的同步双口RAM用来与上位机模块交换数据信息；

所述的抽样滤波器装置的输出端连接抖动测试滤波器装置的输入端，抖动测试滤波器装置的输出端与抖动幅度测试装置和抖动频率测试装置的输入端连接，所述的抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置和抖动频率测试装置均与同步双口RAM通信连接。

根据上述的一种用于SDH时钟抖动测试的装置进行的抖动测试的方法，包括以下步骤：

A：由信号输入模块输入SDH光信号，信号输入模块将SDH光信号发送到光电转换模块,然后进入B；

B：光电转换模块接收到SDH光信号之后将SDH光信号转换为SDH时钟抖动测试的装置可以处理的SDH时钟抖动电信号，然后光电转换模块将SDH时钟抖动电信号发送给差分放大模块，然后进入C；

C：差分放大模块接收到SDH时钟抖动电信号之后采用差分放大器将SDH时钟抖动电信号进行放大，然后差分放大模块将放大后的SDH时钟抖动电信号发送给时钟恢复模块，然后进入D；

D：时钟恢复模块利用时钟恢复芯片ADN2812将SDH时钟抖动电信号恢复为带抖动的时钟信号，然后时钟恢复模块将带抖动的时钟信号发送给跟踪时钟恢复模块，然后进入E；

E：跟踪时钟恢复模块接收到带抖动的时钟信号之后将带抖动的时钟信号恢复为无抖动的跟踪时钟信号；

F：抖动恢复模块将D产生的带抖动的时钟信号和E产生的无抖动的跟踪时钟信号恢复为时钟抖动信号，然后进入G；

G：信号调理模块将时钟抖动信号进行滤波、放大、共模电平偏移调理，并将调理后的时钟抖动信号发送给A/D转换模块，然后进入H；

H：A/D转换模块将接收到的抖动信号转换为FPGA抖动测试模块能够处理的数字抖动信号，然后进入I；

I：FPGA抖动测试模块对接收到的数字抖动信号进行变换测试，抽样滤波器装置先根据抖动测试滤波器装置的需要，选择低频数字抖动信号，然后抖动测试滤波器装置对低频数字抖动信号进行滤波处理，然后抖动测试滤波器装置将滤波后的低频数字抖动信号发送给抖动幅度测试装置和抖动频率测试装置分别进行幅度及频率的测试，然后进入J；

J：FPGA抖动测试模块将测试出的幅度及频率发送给上位机模块。

所述的步骤F包括以下步骤：

F1：时钟恢复模块将D产生的带抖动的时钟信号发送给抖动恢复模块中鉴相器的第一端，跟踪时钟恢复模块将E产生的无抖动的跟踪时钟信号发送给抖动恢复模块中鉴相器的第二端，鉴相器对带抖动的时钟信号和无抖动的跟踪时钟信号进行鉴相后生成相差脉冲信号,然后进入F2；

F2：相差脉冲信号经过抖动恢复模块中的差分滤波器滤除高频噪声，然后进入F3；

F3：滤除高频噪声的相差脉冲信号经过抖动恢复模块中的低通环路滤波器滤波后恢复为抖动信号，抖动恢复模块将抖动信号发送给信号调理模块，然后进入G。

所述的步骤G包括以下步骤：

G1：信号调理模块中的差分滤波器将接收到时钟抖动信号进行平衡差分滤波，然后进入G2；

G2：信号调理模块中的差分放大器，信号调理模块中的差分放大器将抖动信号进行共模电平偏移以适应A/D转换模块所需动态范围，然后进入H。

本发明的有益效果：

首先，本发明采用了模块化电路，结构简单；其次，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；再次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减少了PLL电路的使用，也大大的减小了测试的电路的面积和复杂性；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，也就减少了由于温度等测试环境原因而造成的SDH时钟抖动测试误差，使SDH时钟抖动的测试结果更加的可靠。

附图说明

图1为本发明的原理框图；

图2为本发明所述的跟踪时钟恢复模块的原理框图；

图3为本发明所述的FPGA抖动测试模块的结构示意图。

具体实施方式

如图1所示，本发明所述的一种用于SDH（同步数字体系）时钟抖动测试的装置，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；

所述的电源模块用于给信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块供电；

所述的信号输入模块用于接收待检测的不同速率的SDH光信号；

所述的光电转换模块用于将SDH光信号转换为SDH电信号；

所述的差分放大模块用于对SDH电信号进行差分放大；

所述的时钟恢复模块用于根据参考时钟，将时钟信号从SDH电信号中恢复出来，且所述的时钟恢复模块采用ADN2812时钟恢复芯片，ADN2812时钟恢复芯片能够适用于从12.3Mb/s到2.7 Gb/s的连续数据速率，通过设置ADN2812时钟恢复芯片内部的寄存器，ADN2812时钟恢复芯片可以有效的实现对不同传输速率时钟信号的恢复，避免了传统时钟恢复电路中采用PLL电路而导致的电路结构复杂的问题，还解决了调试和生产一致性差的问题；

所述的跟踪时钟恢复模块用于将经过时钟恢复后的SDH电信号恢复为无抖动的时钟信号；跟踪时钟恢复模块由可编程分频器和闭环PLL构成，所述的闭环PLL包括集成鉴相器、电荷泵、滤波器和压控振荡器（VCXO）构成，所述的可编程分频器的输出端连接集成鉴相器的输入端，集成鉴相器的输出端连接滤波器的输入端，滤波器的输出端连接电荷泵的输入端，电荷泵的输出端连接压控振荡器（VCXO）的输入端，压控振荡器（VCXO）的第一输出端连接抖动恢复模块的输入端，压控振荡器（VCXO）的第二输出端连接集成鉴相器的输入端；所述的集成鉴相器采用了PFD鉴相器，PFD鉴相器可以使环路具有更好的非线性跟踪特性和较快的建立时间，同时还可以使鉴相器具有较宽的鉴相范围和较小的零点漂移；所述的滤波器采用二阶无源RC环路滤波器，该滤波器结构简单，可以有效的减小电路的面积；所述的压控振荡器（VCXO）具有良好的相位噪声特性，可以有效的降低误码率；

所述的抖动恢复模块用于将时钟恢复模块产生的带抖动的时钟信号和跟踪时钟恢复模块产生的无抖动的时钟信号恢复为低频时钟抖动信号，抖动恢复模块采用开环的PLL电路构成，开环的PLL电路包括鉴相器和低通环路滤波器，所述的低通环路滤波器采用二阶低通环路滤波器；

所述的信号调理模块用于对低频时钟抖动信号进行滤波和差分放大；信号调理模块包括带通滤波器和差分放大器，带通滤波器用来选择低频时钟抖动信号，差分放大器采用ADL5565，ADL5565不仅可以对低频时钟抖动信号进行放大、电平偏移以适应A/D转换器所需的动态范围，同时 ADL5565在宽频率范围内还可以提供低噪声和良好的失真性能，ADL5565还可以作为8位到16位数模转换器理想的驱动器；

所述的A/D转换模块用于将低频时钟抖动信号转换为低频时钟抖动数字信号，A/D转换模块采用14 BITS的A/D转换器，保证低频时钟抖动信号具有较低的A/D转换损失，同时还采用了高精度的104M时钟作为AD的采样时钟；

所述的FPGA抖动测试模块用于测试低频时钟抖动数字信号的幅度和频率；FPGA抖动测试模块由抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置、抖动频率测试装置和同步双口RAM构成；

所述的抽样滤波器装置用于选择低频时钟抖动信号；

所述的抖动测试滤波器装置用于对低频时钟抖动信号滤波，抖动测试滤波器装置在本发明中采用数字滤波器的方式实现，通过动态加载不同的滤波器器系数实现不同SDH标准速率下对抖动测试滤波器装置的要求，可以方便的实现如ITU标准所要求的不同速率下F1，F3，F4频段下高通、带通滤波器的指标要求，这种方式即保证了滤波器的选择性，又减少了常用模拟方式下多种滤波器测试电路的使用，在很大的程度上减小了电路的面积，同时，减少模拟电路的使用，也可以是测试结果的精确度更高；

所述的抖动幅度测试装置用于对低频时钟抖动信号进行幅度测试；

所述的抖动频率测试装置用于对低频时钟抖动信号进行频率测试；

所述的同步双口RAM用来与上位机模块交换数据信息，这样就减小了PXI总线控制模块的负载；

所述的抽样滤波器装置的输出端连接抖动测试滤波器装置的输入端，抖动测试滤波器装置的输出端与抖动幅度测试装置和抖动频率测试装置的输入端连接，所述的抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置和抖动频率测试装置均与同步双口RAM通信连接；

所述的PXI总线控制模块用于实现PXI总线的译码和数据寄存器的读写工作，PXI总线控制模块与上位机模块之间采用PCI9054接口芯片连接，从而实现上位机模块对FPGA抖动测试模块的控制和上位机模块对FPGA抖动测试模块中数据的读取；

所述的上位机模块用于通过PXI总线控制模块控制FPGA抖动测试模块动作，同时还用于显示测试结果；

所述的信号输入模块的输出端连接光电转换模块的输入端，光电转换模块的输出端连接差分放大模块的输入端，差分放大模块的输出端连接时钟恢复模块的输入端，时钟恢复模块的输出端连接跟踪时钟恢复模块的输入端，跟踪时钟恢复模块的输出端连接抖动恢复模块的输入端，抖动恢复模块的输出端连接信号调理模块的输入端，信号调理模块的输出端连接A/D转换模块的输入端，A/D转换模块的输出端连接FPGA抖动测试模块的输入端，FPGA抖动测试模块的输出端连接PXI总线控制模块的输入端，PXI总线控制模块的输出端连接上位机模块的输入端。

利用上述的一种用于SDH时钟抖动测试的装置进行的一种用于SDH时钟抖动测试的方法，包括以下步骤：

根据上述的一种用于SDH时钟抖动测试的装置进行的抖动测试的方法，包括以下步骤：

A：由信号输入模块输入SDH光信号，信号输入模块将SDH光信号发送到光电转换模块,然后进入B；

B：光电转换模块接收到SDH光信号之后将SDH光信号转换为SDH时钟抖动测试的装置可以处理的SDH时钟抖动电信号，然后光电转换模块将SDH时钟抖动电信号发送给差分放大模块，然后进入C；

C：差分放大模块接收到SDH时钟抖动电信号之后采用差分放大器将SDH时钟抖动电信号进行放大，然后差分放大模块将放大后的SDH时钟抖动电信号发送给时钟恢复模块，然后进入D；

D：时钟恢复模块利用时钟恢复芯片ADN2812将SDH时钟抖动电信号恢复为带抖动的时钟信号，然后时钟恢复模块将带抖动的时钟信号发送给跟踪时钟恢复模块，然后进入E；

E：跟踪时钟恢复模块接收到带抖动的时钟信号之后将带抖动的时钟信号恢复为无抖动的跟踪时钟信号；

F：抖动恢复模块将D产生的带抖动的时钟信号和E产生的无抖动的跟踪时钟信号恢复为时钟抖动信号，然后进入G；所述的步骤F包括以下步骤：

F1：时钟恢复模块将D产生的带抖动的时钟信号发送给抖动恢复模块中鉴相器的第一端，跟踪时钟恢复模块将E产生的无抖动的跟踪时钟信号发送给抖动恢复模块中鉴相器的第二端，鉴相器对带抖动的时钟信号和无抖动的跟踪时钟信号进行鉴相后生成相差脉冲信号,然后进入F2；

F2：相差脉冲信号经过抖动恢复模块中的差分滤波器滤除高频噪声，然后进入F3；

F3：滤除高频噪声的相差脉冲信号经过抖动恢复模块中的低通环路滤波器滤波后恢复为抖动信号，抖动恢复模块将抖动信号发送给信号调理模块，然后进入G；

G：信号调理模块将时钟抖动信号进行滤波、放大、共模电平偏移调理，并将调理后的时钟抖动信号发送给A/D转换模块，然后进入H；所述的步骤G包括以下步骤：

G1：信号调理模块中的差分滤波器将接收到时钟抖动信号进行平衡差分滤波，然后进入G2；

G2：信号调理模块中的差分放大器，信号调理模块中的差分放大器将抖动信号进行共模电平偏移以适应A/D转换模块所需动态范围，然后进入H；

H：A/D转换模块将接收到的抖动信号转换为FPGA抖动测试模块能够处理的数字抖动信号，然后进入I；

I：FPGA抖动测试模块对接收到的数字抖动信号进行变换测试，抽样滤波器装置先根据抖动测试滤波器装置的需要，选择低频数字抖动信号，然后抖动测试滤波器装置对低频数字抖动信号进行滤波处理，然后抖动测试滤波器装置将滤波后的低频数字抖动信号发送给抖动幅度测试装置和抖动频率测试装置分别进行幅度及频率的测试，然后进入J；

J：FPGA抖动测试模块将测试出的幅度及频率发送给上位机模块，并由上位机模块显示出测试的结果。

本发明的有益效果：

首先，本发明采用了模块化电路，结构简单；其次，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；再次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减少了PLL电路的使用，同时也大大的减小了测试的电路的面积和复杂性；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，也就减少了由于温度等测试环境原因而造成的SDH时钟抖动测试误差，使SDH时钟抖动的测试结果更加的可靠。

Claims (4)

1.一种用于SDH时钟抖动测试的装置，其特征在于：包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；

所述的电源模块用于给信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块供电；

所述的信号输入模块用于接收待检测的不同速率的SDH光信号；

所述的光电转换模块用于将SDH光信号转换为SDH电信号；

所述的差分放大模块用于对SDH电信号进行差分放大；

所述的时钟恢复模块用于根据参考时钟，将带抖动的时钟信号从SDH电信号中恢复出来；

所述的跟踪时钟恢复模块用于将带抖动的时钟信号恢复为无抖动的时钟信号；

所述的抖动恢复模块用于将时钟恢复产生的带抖动的时钟信号和跟踪时钟恢复模块产生的无抖动的时钟信号恢复为低频时钟抖动信号；

所述的信号调理模块用于对低频时钟抖动信号进行滤波、差分放大和偏移；

所述的A/D转换模块用于将低频时钟抖动信号转换为数字信号；

所述的FPGA抖动测试模块用于测试低频时钟抖动信号的幅度和频率；

所述的PXI总线控制模块用于实现PXI总线的译码工作；

所述的上位机模块用于通过PXI总线控制模块控制FPGA抖动测试模块动作；

所述的信号输入模块的输出端连接光电转换模块的输入端，光电转换模块的输出端连接差分放大模块的输入端，差分放大模块的输出端连接时钟恢复模块的输入端，时钟恢复模块的输出端连接跟踪时钟恢复模块和抖动恢复模块的输入端，跟踪时钟恢复模块的输出端连接抖动恢复模块的输入端，抖动恢复模块的输出端连接信号调理模块的输入端，信号调理模块的输出端连接A/D转换模块的输入端，A/D转换模块的输出端连接FPGA抖动测试模块的输入端，FPGA抖动测试模块的输出端连接PXI总线控制模块的输入端，PXI总线控制模块的输出端连接上位机模块的输入端；

所述的跟踪时钟恢复模块由可编程分频器和PLL构成，所述的PLL包括集成鉴相器、电荷泵、滤波器和压控振荡器构成，所述的可编程分频器的输出端连接集成鉴相器的输入端，集成鉴相器的输出端连接滤波器的输入端，滤波器的输出端连接电荷泵的输入端，电荷泵的输出端连接压控振荡器的输入端，压控振荡器的第一输出端连接抖动恢复模块的输入端，压控振荡器的第二输出端连接集成鉴相器的输入端；

所述的抖动恢复模块采用开环PLL，所述的开环PLL由鉴相器和低通环路滤波器构成，所述的低通环路滤波器采用二阶低通环路滤波器；

所述的时钟恢复模块采用ADN2812时钟恢复芯片；

所述的FPGA抖动测试模块用于测试SDH时钟抖动信号的幅度和频率；FPGA抖动测试模块由抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置、抖动频率测试装置和同步双口RAM构成；

所述的抽样滤波器装置用于选择低频时钟抖动信号；

所述的抖动测试滤波器装置用于对低频时钟抖动信号滤波；

所述的抖动幅度测试装置用于对低频时钟抖动信号进行幅度测试；

所述的抖动频率测试装置用于对低频时钟抖动信号进行频率测试；

所述的同步双口RAM用来与上位机模块交换数据信息；

所述的抽样滤波器装置的输出端连接抖动测试滤波器装置的输入端，抖动测试滤波器装置的输出端与抖动幅度测试装置和抖动频率测试装置的输入端连接，所述的抽样滤波器装置、抖动测试滤波器装置、抖动幅度测试装置和抖动频率测试装置均与同步双口RAM通信连接。

2.利用权利要求1所述的一种用于SDH时钟抖动测试的装置所进行的一种用于SDH时钟抖动测试的方法，包括以下步骤：

A：由信号输入模块输入SDH光信号，信号输入模块将SDH光信号发送到光电转换模块,然后进入B；

B：光电转换模块接收到SDH光信号之后将SDH光信号转换为SDH时钟抖动测试的装置可以处理的SDH时钟抖动电信号，然后光电转换模块将SDH时钟抖动电信号发送给差分放大模块，然后进入C；

C：差分放大模块接收到SDH时钟抖动电信号之后采用差分放大器将SDH时钟抖动电信号进行放大，然后差分放大模块将放大后的SDH时钟抖动电信号发送给时钟恢复模块，然后进入D；

D：时钟恢复模块利用时钟恢复芯片ADN2812将SDH时钟抖动电信号恢复为带抖动的时钟信号，然后时钟恢复模块将带抖动的时钟信号发送给跟踪时钟恢复模块和抖动恢复模块，然后进入E；

E：跟踪时钟恢复模块接收到带抖动的时钟信号之后将带抖动的时钟信号恢复为无抖动的跟踪时钟信号；

F：抖动恢复模块将D产生的带抖动的时钟信号和E产生的无抖动的跟踪时钟信号恢复为时钟抖动信号，然后进入G；

G：信号调理模块将时钟抖动信号进行滤波、放大、共模电平偏移调理，并将调理后的时钟抖动信号发送给A/D转换模块，然后进入H；

H：A/D转换模块将接收到的抖动信号转换为FPGA抖动测试模块能够处理的数字抖动信号，然后进入I；

I：FPGA抖动测试模块对接收到的数字抖动信号进行变换测试，抽样滤波器装置先根据抖动测试滤波器装置的需要，选择低频数字抖动信号，然后抖动测试滤波器装置对低频数字抖动信号进行滤波处理，然后抖动测试滤波器装置将滤波后的低频数字抖动信号发送给抖动幅度测试装置和抖动频率测试装置分别进行幅度及频率的测试，然后进入J；

J：FPGA抖动测试模块将测试出的幅度及频率发送给上位机模块。

3.根据权利要求2所述的一种用于SDH时钟抖动测试的方法，其特征在于：所述的步骤F包括以下步骤：

F1：时钟恢复模块将D产生的带抖动的时钟信号发送给抖动恢复模块中鉴相器的第一端，跟踪时钟恢复模块将E产生的无抖动的跟踪时钟信号发送给抖动恢复模块中鉴相器的第二端，鉴相器对带抖动的时钟信号和无抖动的跟踪时钟信号进行鉴相后生成相差脉冲信号,然后进入F2；

F2：相差脉冲信号经过抖动恢复模块中的差分滤波器滤除高频噪声，然后进入F3；

F3：滤除高频噪声的相差脉冲信号经过抖动恢复模块中的低通环路滤波器滤波后恢复为抖动信号，抖动恢复模块将抖动信号发送给信号调理模块，然后进入G。

4.根据权利要求2所述的一种用于SDH时钟抖动测试的方法，其特征在于：所述的步骤G包括以下步骤：

G1：信号调理模块中的差分滤波器将接收到时钟抖动信号进行平衡差分滤波，然后进入G2；

G2：信号调理模块中的差分放大器，信号调理模块中的差分放大器将抖动信号进行共模电平偏移以适应A/D转换模块所需动态范围，然后进入H。