KR102221788B1 - 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법 - Google Patents

Abstract

본 발명의 일 실시 예에 따른 디스플레이 구동 장치는, 디스플레이용 제어 신호를 제공하는 소스 드라이버 PCB, 상기 디스플레이용 제어 신호를 수신하여 영상을 디스플레이하는 패널, 상기 소스 드라이버 PCB와 상기 패널 사이에 삽입된 연결 부재 및 상기 연결 부재 상에 부착된 소스 드라이버 IC를 포함하며,상기 소스 드라이버 IC는 데이터 전압을 상기 패널에 인가 시, 스위치 및 커패시터를 이용하여 출력 신호의 슬루 레이트(slew rate)를 조절할 수 있다.

Description

고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법{DISPLAY DRIVER IC FOR DRIVING WITH HIGH SPEED AND CONTROLLING METHOD THEREOF}

디스플레이 구동 장치(Display Driver IC; DDI)에 관한 것으로, 특히, 소스 드라이버 IC에서 공급하는 데이터 전압에 대한 RC 딜레이를 개선시키는 디스플레이 구동 장치 및 그의 제어 방법에 관한 것이다.

DDI(Display Driver IC)는 액정 표시 장치(LCD: Liquid Crystal Display device) 구동 칩이다.

액정 표시 장치는 액정을 이용하여 화면을 구현한다. 이를 위해 두 기판 사이에 액정층을 형성하여, 인가되는 영상 신호에 따라 액정층을 통과하는 빛의 투과율을 조절함으로써 이미지를 표시할 수 있다.

하지만, 액정 표시 장치의 면적이 커지고 해상도가 높아지면서, DDI의 고속 동작이 요구될 수 있다.

본 발명의 목적은 설계 및 구성이 간단하면서도 고속 동작을 구현하는 디스플레이 구동 장치에 관한 것이다.

상기 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 디스플레이 구동 장치는, 디스플레이용 제어 신호를 제공하는 소스 드라이버 PCB, 상기 디스플레이용 제어 신호를 수신하여 영상을 디스플레이하는 패널, 상기 소스 드라이버 PCB와 상기 패널 사이에 삽입된 연결 부재 및 상기 연결 부재 상에 부착된 소스 드라이버 IC를 포함하며,상기 소스 드라이버 IC는 데이터 전압을 상기 패널에 인가 시, 스위치 및 커패시터를 이용하여 출력 신호의 슬루 레이트(slew rate)를 조절할 수 있다

실시예로서, 상기 소스 드라이버 IC는, 상기 소스 드라이버 IC의 출력 단자에 연결된 상기 스위치의 턴 온/턴 오프를 제어함으로써 상기 소스 드라이버 IC의 출력 신호의 전압 크기를 제어할 수 있다.

실시예로서, 상기 소스 드라이버 IC는 출력 버퍼부를 포함할 수 있다.

실시예로서, 상기 출력 버퍼부는 연산 증폭기를 포함하고, 상기 연산 증폭기의 출력 단자 및 피드백 단자 사이에 상기 스위치가 연결된다.

실시예로서, 상기 연산 증폭기의 출력 단자에 연결된 상기 스위치를 턴 오프하면 상기 출력 단자의 출력 신호의 전압 크기가 소정 승압되도록 제어될 수 있다.

본 발명의 다른 실시 예에 따른 디스플레이 구동 장치의 제어 방법은, n번째 라인의 픽셀에 제 1 입력 전압을 인가하는 단계, n+1번째 라인의 픽셀에 제 2 입력 전압을 인가하는 단계, 상기 n+1번째 라인의 픽셀에 대해 프리 앰퍼시스 전압을 생성하는 단계 및 상기 n+1번째 라인의 픽셀에 상기 제 2 입력 전압에 추가하여 상기 프리 앰퍼시스 전압을 인가하는 단계를 포함하되, 상기 n+1번째 라인의 픽셀의 프리 앰퍼시스 전압 인가 동작은 2 페이즈로 수행할 수 있다.

실시예로서, 상기 디스플레이 구동 장치는 출력 버퍼부를 포함하고, 상기 출력 버퍼부는 스위치가 구비된 연산 증폭기를 포함하며, 상기 n번째, 상기 n+1번째 라인의 각각의 픽셀에 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 각각 인가 시에는 상기 연산 증폭기에 연결된 상기 스위치를 턴 온 시킬 수 있다.

실시예로서, 상기 프리 앰퍼시스 전압을 생성하는 것은, 상기 연산 증폭기에 연결된 상기 스위치를 턴 오프시킨다.

실시예로서, 상기 연산 증폭기에 연결된 상기 스위치는 상기 연산 증폭기의 피드백 단자 측에 연결된 것을 포함할 수 있다.

실시예로서, 상기 프리 앰퍼시스 전압을 인가하면 입력된 상기 제 2 입력 전압 대비 상기 연산 증폭기의 출력 전압의 출력 전압 특성이 보다 급한 경사도를 갖도록 제어할 수 있다.

본 발명의 실시 예에 따른 디스플레이 장치는, 소스 드라이버 IC 내의 연산 증폭기에 스위치를 구비하고 이의 턴온 여부를 적절히 조절함으로써 데이터 전압의 출력 전압 특성을 개선시키고 구동 속도를 향상시킬 수 있다.

도 1은 일반적인 소스 드라이버의 간략한 등가 회로도,
도 2는 입력 신호(VIN)에 따른 출력 신호(VOUT)의 특성을 나타내는 그래프,
도 3a는 소스 드라이버 IC 및 패널 간을 나타내는 간략한 등가 회로도
도 3b는 입력 신호(VIN) 단자에 프리 앰퍼시스 전압을 인가할 때의 출력 신호(VOUT)의 특성을 나타내는 그래프,
도 4는 본 발명의 일 실시예에 따른 소스 드라이버 IC를 포함하는 DDI(10)의 블록도,
도 5는 도 4에 따른 소스 드라이버 IC(40)의 블록도,
도 6은 도 5에 따른 출력 버퍼부(47)의 회로도,
도 7a는 스위치가 턴 온 된 상태의 출력 버퍼부(47)의 등가 회로도,
도 7b는 도 7a에 따른 동작 상태 표,
도 8a는 스위치가 턴 오프 된 상태의 출력 버퍼부(47)의 등가 회로도,
도 8b는 도 8a에 따른 동작 상태 표,
도 9는 도 6에 따른 본 발명의 출력 버퍼부의 동작을 나타낸 그래프,
도 10은 본 발명의 일 실시예에 따른 출력 버퍼부의 동작을 제어하는 순서도,
도 11은 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(210)의 일 실시 예, 및
도 12는 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(220)의 다른 실시 예,
도 13은 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(230)의 또 다른 실시 예이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.

일반적으로 소스 드라이버는 픽셀의 데이터 라인에 연결되어, 영상 데이터(R, G, B)를 픽셀에 제공하여 총 천연색을 표시하도록 제어할 수 있다.

도 1은 일반적인 소스 드라이버 IC의 간략한 등가 회로도이다.

도 1을 참조하면, 소스 드라이버 IC는 입력 신호(VIN)를 수신하여 출력 신호(VOUT)로서 제공할 수 있는데, 출력 신호(VOUT)에 이르는 데이터 라인에 불가피한 라인의 저항(R) 및 커패시턴스(C)가 발생될 수 있다.

즉, 액정 표시 장치가 점차 고해상도 및 대형화되면서 데이터 라인 및 게이트 라인의 폭은 좁아지고 길이는 길어져, 기생 용량이 증가함으로써 각 픽셀을 구동하는 전압이 왜곡되어 전달될 수 있다. 예컨대, 픽셀에 데이터 전압을 인가 시, 데이터 전압이 RC 딜레이에 의해 왜곡되며, 이는 신호 배선에서 멀어 질수록 왜곡되는 정도가 증가되어 신호 배선에서 먼 픽셀의 충전율이 낮아질 수 있다. 이로써, 인가되는 데이터 전압과 실제 픽셀 전압간에 차이가 발생될 수 있다.

도 2는 입력 신호(VIN)에 따른 출력 신호(VOUT)의 특성을 나타내는 그래프이다.

도 2를 참조하면, 소스 드라이버 IC의 입력 신호(VIN)가 인가될 때, 즉 데이터 전압을 인가했을 때, 실제로 픽셀에서 나타나는 픽셀 전압인 출력 신호(VOUT)를 비교하면, 입력 신호(VIN)인 데이터 전압에 도달하기까지 오랜 시간이 걸림을 알 수 있다.

이는 RC 시정수에 의한 것으로서, 라인을 구동하는데 RC 시정수만큼 지연되는 것을 나타낸다. 통상 타겟(tagrget) 전압의 대략 67% 되는 지점의 전압을 RC 시정수로서 정의한다.

전술한 바와 같이, 고해상도 및 대형 패널화되면서 프레임 율(Frame Rate) 또는 프레임 주파수(Frame Frequency) 및 구동 라인의 수는 증가하므로 더 빠른 구동 속도가 요구되나, 긴 게이트 라인에 의해 기생 저항 및 기생 커패시턴스의 영향을 무시하기가 어렵다.

따라서, 프리 앰퍼시스(Pre-emphasis) 전압을 인가하여 출력 신호(VOUT)를 제공하는 기술들을 적용하기도 한다.

도 3a는 소스 드라이버 IC 및 패널 간을 나타내는 간략한 등가 회로도이다.

도 3a를 참조하면, 예시된 소스 드라이버 IC는 프리 앰퍼시스 전압 생성기(1) 및 연산 증폭기(2)를 포함한다.

여기서, 연산 증폭기(2)는 프리 앰퍼시스 전압 생성기(1)로부터의 전압을 수신할 수 있다. 그리하여, 연산 증폭기(2)는 프리 앰퍼시스된 전압을 입력 신호(VIN)로서 수신하여 출력 신호(VOUT)를 제공할 수 있다.

도 3b는 입력 신호(VIN) 단자에 프리 앰퍼시스 전압을 인가할 때의 출력 신호(VOUT)의 특성을 나타내는 그래프이다.

도 3b를 참조하면, 시간 t0-t1 구간에서 프리 앰퍼시스 전압을 인가한다. 즉, 입력되는 전압보다 소정 높은 전압을 소정 시간 동안 인가할 수 있다.

그리하여, 시간 t2에 원하는 전압값으로 출력 신호②(VOUT)를 제공할 수 있다.

프리 앰퍼시스 기술을 적용하지 않을 경우(출력 신호①(VOUT)), 원하는 전압으로 출력되기까지의 시간, t3까지 걸리는데 반해, 프리 앰퍼시스 기술을 적용하면 시간 t2에 더 빨리 도달할 수 있음을 알 수 있다. 이는 프리 앰퍼시스 전압만큼 RC 시정수가 향상되기 때문이며, 이로써, Δt만큼 출력 시간을 줄일 수 있어 픽셀의 구동 시간이 보다 빨라질 수 있다.

따라서, 프리 앰퍼시스 전압 인가 기술은 RC 딜레이로 인한 타겟 전압까지 도달하는 지연 시간을 단축할 수 있다. 이러한 프리 앰퍼시스 기술들은 공개 문헌 10-2005-0034619 및 10-2005-0034619 등에 의해 기재된 바 있다.

하지만, 공개된 프리 앰퍼시스 기술에 의하면 별도의 복수의 커패시터 및 복수의 스위치를 구비하고 스위치의 턴 온/턴 오프의 다양한 경우의 수로 조합하여 제어하는 것으로써 상기의 목적에 도달하고자 한다. 따라서, 이러한 기술들을 적용하려면, 많은 스위치를 구비하고 많은 스위치 제어 신호를 생성해야 한다는 복잡한 점이 발생할 수 있다. 더 나아가, 연산 증폭기 입력단에 별도의 커패시터를 통과하는 기술에 의해 연산 증폭 동작 시간이 추가될 수 있다.

또는, 소스 드라이버의 입력 단자에 미리 계산된 프리 앰퍼시스 전압을 직접 인가해야 하는 경우, 연산 메모리 및 연산 동작이 추가로 요구되어 회로가 복잡하고 회로 구동의 어려움이 발생할 수 있다.

본 발명의 일 실시예에서는 보다 간단한 회로를 적용하여 제어가 용이하면서도 구동 속도를 높일 수 있는 기술에 대해 개시하고자 한다.

도 4는 본 발명의 일 실시예에 따른 소스 드라이버 IC를 포함하는 디스플레이 구동 장치, DDI(10)의 블록도이다.

도 4를 참조하면, DDI(10)는 소스 드라이버 PCB(source driver Printed Circuit Board; 20), 연결 부재(30), 소스 드라이버 IC(40) 및 패널(50)을 포함한다.

소스 드라이버 PCB(20)는 DC 컨버터(21), 공통 전압 생성부(VCOM Gen; 23), 감마 전압 생성부(Gamma Gen; 25) 및 타이밍 컨트롤러(TCON; 27)를 포함한다. 소스 드라이버 PCB(20)는 디스플레이용 제어 신호를 제공할 수 있다.

DC 컨버터(21)는 외부 전압을 수신하여 내부 동작용 전압으로 변환을 수행한다. 예를 들어, 외부에서 5V가 인가되면 DC 컨버터(21)에서는 내부 동작용 전압인 18V로 승압하여 제공할 수 있다.

공통 전압 생성부(23)는 패널(50) 내 단위 화소에 인가되는 공통 전압(VCOM)을 생성한다.

감마 전압 생성부(25)는 전원 전압과 접지 전압 사이의 복수의 저항열을 포함하여 각 노드에 의해 분배된 전압을 감마 전압으로서 제공할 수 있다. 여기서, 감마 전압은 잘 아는 바와 같이, 디지털 영상 데이터(R, G, B)를 아날로그 영상 데이터 신호로 변환하기 위한 전압으로서, 이러한 감마 전압은 양의 극성을 가지는 포지티브(positive) 감마 전압과 음의 극성을 가지는 네거티브(negative) 감마 전압으로 이루어질 수 있다.

타이밍 컨트롤러(27)는 패널(50)의 동작을 제어할 수 있는 각종 제어 신호를 제공할 수 있다. 예를 들어, 수직/수평 동기 신호 및 클럭 신호를 이용하여 게이트 제어 신호를 공급할 수 있으며, 외부로부터의 영상 신호를 변환한 디지털 영상 데이터 신호(R, G, B) 및 데이터 제어 신호를 소스 드라이버 IC(40)에 제공할 수 있다.

한편, 연결 부재(30)는 소스 드라이버 PCB(20)와 패널(50) 사이에 삽입되어 그 둘을 서로 연결할 수 있도록 구비된다. 여기서 연결 부재(30)는 예컨대 필름(film) 형태로 형성될 수 있다.

본 발명의 일 실시예에 따른 소스 드라이버 IC(40)는 연결 부재(30) 위에 부착되어 형성된다. 소스 드라이버 IC(40)는 패널(50)의 단위 화소에 데이터 전압 인가 시, 입력 신호에 대한 출력 신호의 슬루 레이트(slew rate)를 조절할 수 있도록 구비된다.

즉, 소스 드라이버 IC(40)의 출력단에 스위치 및 커패시터를 적용하여 이를 적절히 제어하여 RC 시정수의 제한을 해소할 수 있다. 이에 대한 자세한 설명은 이후의 도면을 참조하여 하기로 한다.

계속해서, 패널(50)은 디스플레이용 제어 신호를 수신하여 영상을 디스플레이 할 수 있다. 패널(50)은 통상 복수의 게이트 라인들과 복수의 데이터 라인들이 교차하는 부분에 매트릭스 형태로 배열된 복수의 단위 화소를 포함한다. 여기서는 하나의 단위 화소로서 간단히 설명하기로 한다.

게이트 라인 및 데이터 라인에 접속되는 스위칭 소자(TFT) 및 이에 연결된 액정 커패시터(Cs)를 포함한다. 특히, 액정 커패시터(Cs)는 스위칭 소자(TFT)의 드레인 단자와 공통 전압(VCOM)을 두 단자로 하며, 두 단자 사이는 유전율 이방성(dielectric anisotropy)을 갖는 유전층으로 구성된다.

단위 화소들의 동작은, 턴온 된 스위칭 소자(TFT)를 통해 소스 드라이버 IC(40)로부터 데이터 라인에 인가된 데이터 전압이 스위칭 소자(TFT)의 드레인 단자로 전달된다. 이로써, 액정 커패시터(Cs)에 걸리는 전계에 의해 액정 셀의 액정 배향 상태가 변화되어 이미지가 디스플레이 된다.

전술한 바와 같이, 이러한 액정 표시 장치에서, 대형화된 패널 사이즈에 따라 구동되는 데이터 라인의 수가 증가되고, 이에 의해 소스 드라이버 IC(40)에 인가된 데이터 전압을 단위 화소에 전달하기 까지 소정의 시간이 증가될 수 있다. 이는 패널(50)의 동작 속도를 제한하고 심한 경우 전압의 왜곡이 발생될 수 있다.

따라서, 본 발명의 일 실시예에서는 소스 드라이버 IC(40)의 출력단에 스위치 및 커패시터를 구비하고 이를 제어함으로써 데이터 전압을 승압시켜 제공함으로써, 출력 신호의 출력 속도를 향상시킬 수 있다. 환언하면, 소스 드라이버 IC(40)는 입력 신호 대비 출력 신호를 소정 시간 동안은 전압 크기가 서로 다르도록 제어할 수 있다. 이를 통해, 출력 신호의 출력 전압 특성을 향상시켜 출력 전압의 RC 시정수를 개선할 수 있다.

도 5는 도 4에 따른 소스 드라이버 IC(40)의 블록도이다.

도 5를 참조하면, 소스 드라이버 IC(40)는 직렬-병렬 데이터 컨버터(41), 데이터 래치부(43), DA 컨버터(45) 및 출력 버퍼부(47)를 포함한다.

직렬-병렬 데이터 컨버터(41)는 직렬 형태의 디지털 영상 데이터(R, G, B)를 병렬 형태의 디지털 영상데이터로 변환시킬 수 있다. 그리하여, 직렬-병렬 데이터 컨버터(41)는 병렬 형태의 디지털 영상 데이터를 데이터 래치부(43)에 제공한다.

데이터 래치부(43)는 수신된 병렬 형태의 디지털 영상 데이터를 래치한다.

DA 컨버터(45)는 래치된 디지털 영상 데이터를 아날로그 영상 데이터로 변환시킬 수 있다. DA 컨버터(45)는 도 4의 설명에서 전술한 포지티브 감마 전압(+ Gamma Vol), 네거티브 감마 전압(- Gamma Vol) 및 극성 제어 신호(POL)를 이용하여 입력된 감마 전압에 대응되는 아날로그 영상 데이터로서 변환시킬 수 있다. 예컨대, DA 컨버터(45)는 9개의 포지티브 감마 전압(+ Gamma Vol)과 9개의 네거티브 감마 전압(- Gamma Vol), 총 18개의 감마 전압을 이용하여 영상 데이터의 DA 컨버팅을 수행할 수 있다.

출력 버퍼부(47)는 수신된 아날로그 영상 데이터를 패널(도 4의 50 참조)의 데이터 라인에 공급할 수 있다. 특히, 본 발명의 일 실시예에 따른 출력 버퍼부(47)는 아날로그 영상 데이터 신호인 데이터 전압을 소정 시간 동안 소정 승압시켜 제공하여 출력 신호의 출력 속도 및 전압 특성을 향상시킬 수 있다.

도 6은 도 5에 따른 출력 버퍼부(47)의 회로도이다.

도 6을 참조하면, 출력 버퍼부(47)는 연산 증폭기(48), 스위치(SW), 제 1 커패시터(C1) 및 제 2 커패시터(C2)를 포함한다.

연산 증폭기(48)는 비반전 단자에 입력 신호(VIN)를, 반전 단자에 피드백 신호를 수신하도록 구비된다. 이 때 연산 증폭기(48)의 황금률(golden rule)로서, 두 입력 단자의 전압은 실질적으로 같으며, 연산 증폭기(48) 내부로 전류가 유입되지 않는다는 것을 전제로 한다. 연산 증폭기(48)는 노드 b를 통해 출력 신호(VOUT)를 제공한다.

한편, 노드 a와 노드 b 사이에는 스위치(SW)가 구비된다. 즉, 스위치(SW)를 구비하고 턴 온/턴 오프(turn on/turn off) 제어함으로써 연산 증폭기(48)의 출력 전압을 소정 승압시킬 수 있다. 결국, 소정 승압된 전압은 출력 신호(VOUT)의 출력 속도, 즉 출력 특성을 향상시킬 수 있으므로 기존 데이터 라인에 대한 RC 딜레이를 개선할 수 있다.

노드 c와 노드 b 사이에는 제 1 커패시터(C1)가 구비되고, 노드 c와 접지 전원(GND) 사이에 제 2 커패시터(C2)가 구비된다.

제 1 커패시터(C1)는 스위치(SW)와 마찬가지로 연산 증폭기(48)의 반전 단자 및 출력 노드 사이에 연결되되, 스위치(SW)와 병렬 형태로 구성된다.

종래 기술과 달리, 본 발명의 일 실시예는 입력 단자측이 아닌 출력 단자측, 또는 피드백 단자측에서 전압을 제어할 수 있어, 연산 증폭기(48)의 연산 증폭 동작 속도에 제한을 받지 않을 수 있다.

도 7a 내지 도 8b를 참조하여, 본 발명의 일 실시예에 따른 출력 버퍼부의 구조 및 동작을 설명하기로 한다.

우선, 도 7a는 스위치가 턴 온된 상태, 즉 노말 동작(normal operation)에서의 출력 버퍼부(47)를 나타낸다. 도 7b는 도 7a에 따른 동작 상태를 표로 나타낸 것이다.

도 7a 및 7b를 참조하여, 연산 증폭기(48)의 비반전 단자에 제1 입력 전압, V1이 인가되었을 경우를 살펴보기로 한다.

예컨대, n번째 라인의 픽셀에 제 1 입력 전압, V1을 인가한 경우, 연산 증폭기(48)의 반전 단자에도 동일한 입력 전압이 걸리도록 구비되어 있으므로 반전 단자에도 제 1 입력 전압, V1이 인가된다. 그리하여, 출력 전압도 V1이 된다.

이 때, 제 1 커패시터(C1)의 양단에 걸리는 전압, 즉 노드 c와 노드 b의 전압이 동일하므로 제 1 커패시터(C1)에 충전되는 전하는 없다.

한편, 제 2 커패시터(C2)는 노드 c의 전압과 접지 전압 사이의 전압 차이만큼 전하량을 충전할 수 있다. 제 2 커패시터(C2)에 걸리는 전압은 노드 c와 접지 전압의 차이인 V1이 될 수 있다.

계속해서, n+1 번째 라인의 픽셀에 제 2 입력 전압, V2를 인가하고 스위치(SW)도 턴 온 된 경우를 설명하기로 한다.

연산 증폭기(48)의 비반전 단자에 제2 입력 전압, V2가 인가되고, 연산 증폭기(48)의 반전 단자에도 동일한 V2가 인가된다. 그리하여, 출력 전압도 V2가 된다.

이 때, 제 1 커패시터(C1)의 양단에 걸리는 전압, 즉 노드 c와 노드 b의 전압이 V2로 동일하므로 제 1 커패시터(C1)에 충전되는 전하는 없다.

한편, 제 2 커패시터(C2)는 노드 c의 전압과 접지 전압 사이의 전압 차이만큼 전하량을 충전할 수 있다. 제 2 커패시터(C2)에 걸리는 전압은 V2가 될 수 있다.

이에 대한 것을 도 7b에 표로 정리하였다.

도 8a 및 도 8b는 n+1 번째 라인의 픽셀에 프리 앰퍼시스 전압을 인가하는 경우를 나타내는 등가 회로도 및 표이다.

도 8a 및 도 8b를 참조하여 프리 앰퍼시스 전압 인가하는 단계를 설명하기로 한다.

즉, n+1 번째 라인의 픽셀에 프리 앰퍼시스 전압을 인가할 경우를 설명하기로 한다.

도 8a를 참조하면, 반전 단자에 연결된 스위치(SW)가 턴 오프된 상태이다.

연산 증폭기(48)의 비반전 단자의 입력이 V2 이므로 노드 c의 전압도 V2가 된다.

따라서, 제 2 커패시터(C2)의 양단간에 인가되는 전압도 V2이다.

또한, 출력 노드 b의 전압은, 스위치(SW)가 오프됨에 따라 제 1 커패시터(C1)에 인가된 전압만큼 추가되어 V2보다 승압된 전압으로서 제공될 수 있다.

한편, 스위치(SW)가 오프 상태이고 연산 증폭기(48)로 흐르는 전류는 없는 상태이므로, 노드 a로부터 제 1 및 제 2 커패시터(C1, C2)의 각각의 경로로 흐르는 전류는 서로 실질적으로 동등하다.

이를 수식으로 정리하면 수식 1과 같이 나타낼 수 있다.

[수식 1]

C1* VC1= C2* VC2

VC1=(C2/C1)* VC2

(수식 설명의 편의상 C1은 제 1 커패시터의 커패시턴스, C2는 제 2 커패시터의 커패시턴스로 병기하기로 한다. 또한, VC1은 제 1 커패시터의 양단간의 전압 차이(voltage difference), VC2는 제 2 커패시터의 양단간의 전압 차이)

수식 1과 같이, 제 1 커패시터(C1)의 커패시턴스는, 제 1 및 제 2 커패시터(C1, C2)의 커패시턴스 분배비로 나타날 수 있다. 바꾸어 말하면, 승압될 전압의 크기는 제 1 및 제 2 커패시터(C1, C2)의 커패시턴스 분배비로 결정할 수 있다.

한편, 스위치(SW)가 오프되면서 제 2 커패시터(C2)의 양단간의 전압 차이가 이전 상태와 달리 변화되는데, VC2는 다음과 같이 나타낼 수 있다.

[수식 2]

VC2= (V2-V1)

(V2 현재 입력 전압, V1 이전 입력 전압)

따라서, 스위치(SW)가 오프된 상태에서의 제 1 커패시터(C1)의 양단간의 전압은 수식 1 및 수식 2에 의해 다음과 같이 나타낼 수 있다.

[수식 3]

VC1= (C2/C1)*(V2-V1)

따라서, 출력 노드 b의 전압은 스위치(SW)가 턴 오프되면서, V2 인가 시점의 V2 전압에 프리 앰퍼시스 전압이 더해진 전압, 즉, V2에 VC1이 더해져서 승압된 전압으로서 제공될 수 있다(수식 4 참조).

[수식 4]

VOUT= V2+ VC1

이에 대한 상태 및 전압 변화 내용을 도 8b를 통해 표로 정리하였다.

이와 같이, 본 발명의 일 실시예에 따르면 연산 증폭기(48)의 출력 노드와 반전 노드(또는 피드백 단자) 사이에 스위치(SW) 하나를 구비하고 이를 적절히 조절함으로써 승압된 전압, 즉 프리 앰퍼시스 전압을 제공할 수 있다.

스위치(SW)를 하나만 구비함으로써 회로의 설계 및 구성이 간단하다.

또한, 하나의 스위치(SW)를 조절함으로써 제어 동작이 매우 용이하다.

더 나아가, n+1 번째 픽셀의 프리 앰퍼시스 전압을 인가하기 위해 2단계(2-step) 또는 2 페이즈(2-phase)로 제어할 수 있으므로 종래의 멀티 페이즈(multi-phase) 제어에 비해 제어 동작이 간단하다.

n+1 번째 픽셀 기준으로는 노말 동작 페이즈 및 프리 앰퍼시스 동작 페이즈, 2 페이즈로 프리 앰퍼시스 전압 인가 동작이 완료될 수 있다. 전술한 대로, 이전 픽셀에 데이터 신호, 즉 픽셀 전압이 인가된 후에는, n+1 번째 픽셀 기준으로 해당 픽셀 전압 인가 후, 스위치(SW)만 턴 오프함으로써 소정 승압된 전압을 추가적으로 인가할 수 있다.

따라서, 이전 픽셀에 픽셀 전압이 출력된 상태라면, 이후의 픽셀부터는 프리 앰퍼시스 전압을 인가하여 출력 신호(VOUT)의 출력 특성을 향상시킬 수 있다.

이 뿐 아니라, 출력 노드에 직접 승압된 전압을 인가함으로써 입력 단자에 승압된 전압을 인가하여 연산 증폭 동작을 기다려야 하는 종래 기술보다 동작 속도가 빠를 수 있다.

또한, 커패시턴스의 분배비로 승압된 전압을 조절하도록 함으로써, 별도의 승압 전압 인가 관련 장치(예컨대, 연산 메모리 및 래치 회로등)가 필요치 않으므로 회로 용적률 및 비용을 개선할 수 있다.

한편, 설명되지 않았지만, 프리 앰퍼시스 동작을 제어하는 신호가 예컨대 타이밍 컨트롤러로부터 제공될 수 있는 것을 포함하며, 이 제어 신호를 이용하여 프리 앰퍼시스 동작을 제어할 수 있다.

도 9는 도 6에 따른 본 발명의 출력 버퍼부의 동작을 나타낸 그래프이다.

도 9를 참조하면, 입력 전압(VIN)이 제공될 때, 출력 전압(VOUT)에 프리 앰퍼시스 전압이 인가된 상태를 나타낸다.

전술한 대로, 프리 앰퍼시스 전압 크기는 출력 버퍼부 내의 커패시턴스 비에 의해 결정될 수 있다.

m번째 라인에 프리 앰퍼시스 전압(ΔV)을 인가하여 출력 전압(VOUT)의 출력 특성, 슬루 레이트를 개선한 것을 나타내고 있다.

확장된 실시예로서, m+1번째 라인에서는 프리 앰퍼시스 전압(ΔV)을 감압하여 출력 전압(VOUT)의 하강 특성, 슬루 레이트를 개선한 것을 나타내고 있다. 커패시터의 용량을 추가로 충전시키는 것으로 승압된 프리 앰퍼시스 전압을 인가하였다면, 설명되지 않았지만, 커패시터의 용량을 추가로 방전시키는 것으로 감압(minus voltage)을 수행할 수 있음은 당업자라면 이해 가능한 범위일 것이다.

m+2번째 라인에서는 m번째 라인과 마찬가지로 프리 앰퍼시스 전압(ΔV)을 인가하여 출력 전압(VOUT)의 출력 특성, 슬루 레이트를 개선한 것을 나타내고 있다.

도 9를 참조하여 정리하면, 출력 전압(VOUT)의 출력 전압 특성은 입력 신호(VIN)의 전압 특성보다 더 급한 경사도를 갖게 된다. 이로써, 입력 신호(VIN)와 출력 전압(VOUT) 간에, RC 시정수를 결정하는 타겟 전압의 67% 지점이 서로 다르도록 제어될 수 있다. 중복되는 설명이지만, 본 발명의 일 실시예에 따라 스위치(SW)의 턴 온/턴 오프의 간단한 동작으로도 RC 딜레이의 제한 요소를 해소할 수 있어 빠른 구동 속도를 갖는 디스플레이 구동 장치를 구현할 수 있다.

도 10은 본 발명의 일 실시예에 따른 출력 버퍼부의 동작을 제어하는 순서도이다.

도 10, 도 6, 도 7a 및 도 8a를 참조하여 설명하면, n번째 라인의 픽셀에 제 1 입력 전압(V1)을 인가한다. 이 때 스위치(SW)는 턴온 상태이다(S10).

n+1번째 라인의 픽셀에 제 2 입력 전압(V2)을 인가한다(S20). 여전히, 출력 버퍼부(48)의 스위치(SW)는 턴 온 상태이다. 여기까지는 노말 동작(normal operation)이다.

n+1번째 라인에서는 프리 앰퍼시스 전압용 제어 신호(미도시)에 의해 프리 앰퍼시스 전압 인가 동작이 수행되면, n+1번째 라인의 픽셀에 데이터 인가 시, 출력 버퍼부(48)의 스위치(SW)를 턴 오프 시킨다(S30).

이 때, 스위치(SW)가 턴 오프된 상태이므로 제 1 커패시터(C1)에는 제 1 및 제 2 커패시터(C1, C2)의 커패시턴스 분배비로 결정된 전압이 걸릴 수 있다. 즉, 프리 앰퍼시스 전압이 발생될 수 있다.

따라서, n+1번째 라인의 픽셀에 프리 앰퍼시스 전압이 추가로 인가되어 승압된 전압으로서 출력 전압이 제공될 수 있다(S40).

이로써, 본 발명의 일 실시예에 따르면, 출력 노드의 전압을 소정 승압시키거나 감압시켜 출력 전압의 슬루 레이트를 개선하여 패널의 대형화에 따른 RC 딜레이의 제한을 해소할 수 있다.

도 11은 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(210)의 일 실시 예를 나타낸다.

도 11을 참조하면, 컴퓨터 시스템(210)은 메모리 장치(211), 메모리 장치(211)를 제어하는 메모리 컨트롤러(212), 무선 송수신기(213), 안테나(214), 애플리케이션 프로세서(215), 입력 장치(216) 및 DDI(217)를 포함한다.

무선 송수신기(213)는 안테나(214)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(213)는 안테나(214)를 통하여 수신된 무선 신호를 애플리케이션 프로세서(215)에서 처리될 수 있는 신호로 변경할 수 있다.

따라서, 애플리케이션 프로세서(215)는 무선 송수신기(213)로부터 출력된 신호를 처리하고 처리된 신호를 DDI(217)로 전송할 수 있다. 또한, 무선 송수신기(213)는 애플리케이션 프로세서(215)으로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(214)를 통하여 외부 장치로 출력할 수 있다.

입력 장치(216)는 애플리케이션 프로세서(215)의 동작을 제어하기 위한 제어 신호 또는 애플리케이션 프로세서(215)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.

실시 예에 따라, 메모리 장치(211)의 동작을 제어할 수 있는 메모리 컨트롤러(212)는 애플리케이션 프로세서(215)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(215)와 별도의 칩으로 구현될 수 있다.

실시 예에 따라, DDI(217)는 도 4에 도시된 DDI(10)로 구현되어 데이터 구동 속도가 고속일 수 있다.

도 12는 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(220)의 다른 실시 예를 나타낸다.

도 12를 참조하면, 컴퓨터 시스템(220)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA (personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.

컴퓨터 시스템(220)은 메모리 장치(221)와 메모리 장치(221)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(222), 애플리케이션 프로세서(223), 입력 장치(224) 및 DDI(225)를 포함한다.

애플리케이션 프로세서(223)는 입력 장치(224)를 통하여 입력된 데이터에 따라 메모리 장치(221)에 저장된 데이터를 DDI(225)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(224)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 애플리케이션 프로세서(223)는 컴퓨터 시스템(220)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(222)의 동작을 제어할 수 있다.

실시 예에 따라 메모리 장치(221)의 동작을 제어할 수 있는 메모리 컨트롤러(222)는 애플리케이션 프로세서(223)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(223)와 별도의 칩으로 구현될 수 있다.

실시 예에 따라, DDI(225)는 도 4에 도시된 DDI(10)로 구현되어 데이터 구동 속도가 고속일 수 있다.

도 13은 도 4에 도시된 DDI(10)를 포함하는 컴퓨터 시스템(230)의 또 다른 실시 예를 나타낸다.

도 13을 참조하면, 컴퓨터 시스템(230)은 이미지 처리 장치(Image Process Device), 예컨대 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기, 스마트 폰(smart phone) 또는 테블릿(tablet) 으로 구현될 수 있다.

컴퓨터 시스템(230)은 메모리 장치(231)와 메모리 장치(231)의 데이터 처리 동작, 예컨대 라이트(write) 동작 또는 리드(read) 동작을 제어할 수 있는 메모리 컨트롤러(232)를 포함한다. 또한, 컴퓨터 시스템(230)은 애플리케이션 프로세서(233), 이미지 센서(234) 및 DDI(235)를 더 포함한다.

컴퓨터 시스템(230)의 이미지 센서(234)는 광학 이미지를 디지털 신호들로 변환하고, 변환된 디지털 신호들은 애플리케이션 프로세서(233) 또는 메모리 컨트롤러(232)로 전송된다. 애플리케이션 프로세서(233)의 제어에 따라, 상기 변환된 디지털 신호들은 DDI(235)를 통하여 디스플레이되거나 또는 메모리 컨트롤러(232)를 통하여 메모리 장치(231)에 저장될 수 있다.

또한, 메모리 장치(231)에 저장된 데이터는 애플리케이션 프로세서(233) 또는 메모리 컨트롤러(232)의 제어에 따라 DDI(235)를 통하여 디스플레이된다.

실시 예에 따라, 메모리 장치(231)의 동작을 제어할 수 있는 메모리 컨트롤러(232)는 애플리케이션 프로세서(233)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(233)와 별개의 칩으로 구현될 수 있다.

실시 예에 따라, DDI(235)는 도 4에 도시된 DDI(10)로 구현되어 데이터 구동 속도가 고속일 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록 청구 범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명은 액정 표시 장치, 특히 DDI 및 이를 포함하는 메모리 시스템에 적용이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

소스 드라이버 PCB: 20
연결 부재: 30
소스 드라이버 IC: 40
패널: 50
직렬-병렬 데이터 컨버터: 41
데이터 래치부: 43
DA 컨버터: 45
출력 버퍼부: 47
연산 증폭기: 48
스위치: SW
제 1 커패시터: C1
제 2 커패시터: C2

Claims (10)

1. 디스플레이용 제어 신호를 제공하는 소스 드라이버 PCB;
   상기 디스플레이용 제어 신호를 수신하여 영상을 디스플레이하는 패널;
   상기 소스 드라이버 PCB와 상기 패널 사이에 삽입된 연결 부재; 및
   상기 연결 부재 상에 부착된 소스 드라이버 IC를 포함하며,
   상기 소스 드라이버 IC는:
   입력 단자, 출력 단자 및 피드백 단자를 포함하는 연산 증폭기;
   상기 출력 단자 및 상기 피드백 단자 사이에 연결된 스위치;
   상기 출력 단자 및 상기 피드백 단자 사이에 상기 스위치와 병렬로 연결된 제1 커패시터; 및
   상기 피드백 단자와 접지 전원 사이에 연결된 제2 커패시터를 포함하고,
   상기 소스 드라이버 IC는:
   상기 스위치의 턴 온 상태에서, n번째 라인의 픽셀 및 n+1번째 라인의 픽셀에 데이터 전압을 인가하고,
   상기 스위치를 턴 오프시키면서 상기 n+1번째 라인의 픽셀에 대해 상기 제1 커패시터의 커패시턴스 및 상기 제2 커패시터의 커패시턴스의 분배비로 결정되는 프리 앰퍼시스 전압을 인가하여 출력 신호의 슬루 레이트(slew rate)를 조절하는 디스플레이 장치.
2. 제 1 항에 있어서,
   상기 소스 드라이버 IC는,
   상기 소스 드라이버 IC의 출력 단자에 연결된 상기 스위치의 턴 온/턴 오프를 제어함으로써 상기 소스 드라이버 IC의 출력 신호의 전압 크기를 제어하는 디스플레이 장치.
3. 제 2 항에 있어서,
   상기 소스 드라이버 IC는 출력 버퍼부를 포함하는 디스플레이 장치.
4. 삭제
5. 삭제
6. 디스플레이 장치의 제어 방법에 있어서,
   n번째 라인의 픽셀에 제 1 입력 전압을 인가하는 단계;
   n+1번째 라인의 픽셀에 제 2 입력 전압을 인가하는 단계;
   상기 n+1번째 라인의 픽셀에 대해 프리 앰퍼시스 전압을 생성하는 단계; 및
   상기 n+1번째 라인의 픽셀에 상기 제 2 입력 전압에 추가하여 상기 프리 앰퍼시스 전압을 인가하는 단계를 포함하되,
   상기 n+1번째 라인의 픽셀의 프리 앰퍼시스 전압 인가 동작은 2 페이즈로 수행하고,
   상기 제 1 입력 전압을 인가하는 단계 및 상기 제 2 입력 전압을 인가하는 단계는 연산 증폭기에 연결된 스위치를 턴 온 시키는 단계를 더 포함하고,
   상기 프리 앰퍼시스 전압을 생성하는 단계는 상기 스위치를 턴 오프 시키면서 상기 n+1번째 라인의 픽셀에 대해 제1 커패시터의 커패시턴스 및 제2 커패시터의 커패시턴스의 분배비로 결정되는 상기 프리 앰퍼시스 전압을 생성하는 단계를 더 포함하는 디스플레이 장치의 제어 방법.
7. 삭제
8. 삭제
9. 제 6항에 있어서,
   상기 연산 증폭기에 연결된 상기 스위치는 상기 연산 증폭기의 피드백 단자 측에 연결된 것을 포함하는 디스플레이 장치의 제어 방법.
10. 제 9항에 있어서,
    상기 프리 앰퍼시스 전압을 인가하면 입력된 상기 제 2 입력 전압 대비 상기 연산 증폭기의 출력 전압의 출력 전압 특성이 보다 급한 경사도를 갖도록 제어하는 디스플레이 장치의 제어 방법.

Images