TWI521498B - 畫素電路及其驅動方法 - Google Patents

Description

畫素電路及其驅動方法

本發明是有關於一種畫素電路及其驅動方法，且特別是有關於一種可快速充電的畫素電路及其驅動方法。

隨著顯示科技的蓬勃發展，使用者對於顯示器顯像品質的要求越來越高。其中，為因應使用者對於顯示器其反應時間(response time)的需求，顯示器相關業者紛紛投入藍相液晶(blue phase liquid crystal；BPLC)顯示器的開發。

藍相液晶顯示器優於傳統液晶的反應速度，在改善液晶顯示器的影像效果上具有極大潛力。然而，由於藍相液晶必須使用較高的驅動電壓，故在設計上會透過較大的等效液晶電容以降低其驅動電壓。此較大的等效液晶電容可能影響液晶的充電速度，導致藍相液晶無法快速充電至所需的灰階電壓值。

本發明提供一種畫素電路及其驅動方法，可使液晶畫素快速充電至所需的灰階電壓值，提升畫素電路的操作頻率。

本發明提出的畫素電路包括第一開關、增壓單元、儲存電容以及畫素電容。第一開關具有一第一端、一第二端及一控制端，且第一開關的第一端接收資料電壓，第一開關的控制端接收驅動電壓。增壓單元接收第一閘極驅動信號、第二閘極驅動信號及閘極電壓控制信號且提供驅動電壓。儲存電容電性連接於第一開關的第二端與第一共同電壓之間。畫素電容電性連接於第一開關的第二端與第二共同電壓之間，其中第一共同電壓不同於第二共同電壓。

在本發明的一實施例中，上述驅動電壓的第一致能準位大於第一閘極驅動信號及第二閘極驅動信號的多個第二致能準位。

在本發明的一實施例中，上述增壓單元包括第二開關以及增壓電容。第二開關具有第一端、第二端及控制端，第二開關的第一端接收第一閘極驅動信號，第二開關的控制端接收閘極電壓控制信號，且第二開關的第二端提供驅動電壓。增壓電容電性連接於第二開關的第二端與第二閘極驅動信號之間。

在本發明的一實施例中，上述第一致能準位為第二致能準位的總和。

在本發明的一實施例中，上述閘極電壓控制信號具有多個第一驅動脈波，第一閘極驅動信號具有第二驅動脈波，第二閘極驅動信號具有第三驅動脈波，各第三驅動脈波位於相鄰的兩個第一驅動脈波之間，且各第二驅動脈波與上述兩個第一驅動脈波 中較先者重疊。

在本發明的一實施例中，上述第一共同電壓及第二共同電壓的電壓準位交換於各第三驅動脈波的上升緣。

在本發明的一實施例中，上述第一共同電壓相反於第二共同電壓。

本發明提出的畫素電路的驅動方法包括下列步驟。在第一期間，透過第一閘極驅動信號提供第一致能準位至增壓電容的第一端。在第二期間，透過第二閘極驅動信號提供第二致能準位至增壓電容的第二端，且增壓電容的第一端提供驅動電壓以導通畫素電路的開關。在第三期間，提供禁能準位至增壓電容的第一端。

在本發明的一實施例中，上述驅動電壓的致能準位等於第一致能準位與第二致能準位的總和。

在本發明的一實施例中，上述在第二期間，交換第一共同電壓及第二共同電壓的電壓準位。

基於上述，本發明實施例所提出的畫素電路及其驅動方法利用增壓單元以提升驅動電壓的電壓準位，可使液晶畫素快速充電至所需的灰階電壓值，並提升畫素電路的操作頻率。

為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200‧‧‧畫素電路

110、210‧‧‧增壓單元

CC‧‧‧增壓電容

CLC‧‧‧畫素電容

CST‧‧‧儲存電容

G1‧‧‧第一閘極驅動信號

G2‧‧‧第二閘極驅動信號

P1‧‧‧第一期間

P2‧‧‧第二期間

P3‧‧‧第三期間

PF‧‧‧畫面期間

PW1‧‧‧第一驅動脈波

PW2‧‧‧第二驅動脈波

PW3‧‧‧第三驅動脈波

T1‧‧‧第一開關

T2‧‧‧第二開關

VCOM1‧‧‧第一共同電壓

VCOM2‧‧‧第二共同電壓

VDATA‧‧‧資料電壓

VG‧‧‧驅動電壓

VH‧‧‧高電壓

VL‧‧‧低電壓

S510、S520、S530‧‧‧步驟

圖1為依據本發明一實施例的畫素電路的電路示意圖。

圖2為依據本發明一實施例的畫素電路的詳細電路圖。

圖3是依照本發明一實施例的畫素電路的驅動波形示意圖。

圖4是依照本發明一實施例的畫素電路的驅動波形示意圖。

圖5為依據本發明一實施例的畫素電路的驅動方法的流程圖。

圖1為依據本發明一實施例的畫素電路100的電路示意圖。請參照圖1，在本實施例中，畫素電路100包括第一開關T1、增壓單元110、儲存電容CST以及畫素電容CLC。其中，第一開關T1的第一端接收資料電壓VDATA，且第一開關T1的控制端接收驅動電壓VG。增壓單元110接收第一閘極驅動信號G1、第二閘極驅動信號G2及閘極電壓控制信號GDS，且提供驅動電壓VG。儲存電容CST電性連接於第一開關T1的第二端與第一共同電壓VCOM1之間，而畫素電容CLC電性則連接於第一開關T1的第二端與第二共同電壓VCOM2之間。在此實施例中，畫素電容CLC可為藍相液晶所形成，但不限於此。

需說明的是，本實施例的驅動電壓VG的致能準位大於第一閘極驅動信號G1的致能準位或第二閘極驅動信號G2的致能準位。詳言之，在一實施例中，畫素電路100可以是畫素陣列中 第N列的其中一個畫素電路，且第N列的畫素電路共同受控於第N級閘極驅動信號而開啟。此實施例的畫素電路100可以第N-1級閘極驅動信號作為第一閘極驅動信號G1，並以第N級閘極驅動信號作為第二閘極驅動信號G2。因此，增壓單元110可先利用第一閘極驅動信號G1的致能準位(例如高電壓準位)對驅動電壓VG進行預充電，以提升驅動電壓VG的電壓準位至第一閘極驅動信號G1的致能準位。之後，再藉由第二閘極驅動信號G2的致能準位(例如高電壓準位)而再一次地將驅動電壓VG的電壓準位提升，此時的驅動電壓VG的電壓準位例如是第一閘極驅動信號G1與第二閘極驅動信號G2的致能準位的總和。如此一來，相應於上述具有較高電壓準位的驅動電壓VG，流經第一開關T1的電流可相應增加，進而使資料電壓VDATA可以較大電流對儲存電容CST以及畫素電容CLC進行充電。藉此，本實施例的畫素電路100透過增壓單元110提升驅動電壓VG的電壓準位，可加速對畫素電容CLC的充電速率，而使液晶快速達到所需的灰階電壓值。

在其他實施例中，增壓單元110可視設計需求而使用其他的前級閘極驅動信號以調整並將驅動電壓VG的電壓準位提升，本發明對此不設限。另外，本實施例的第一共同電壓VCOM1可不同於第二共同電壓VCOM2。而在其他實施例中，第一共同電壓VCOM1也可與第二共同電壓VCOM2相同，應用本實施例者可依其電路需求而適當配置第一共同電壓VCOM1及第二共同電壓VCOM2的電壓準位。

接著對畫素電路100的細部電路詳加說明。圖2為依據本發明一實施例的畫素電路200的電路圖。請參照圖1及圖2，畫素電路200的電路結構大致相同於畫素電路100，其不同之處在於增壓單元210，其中相同或相似元件使用相同或相似標號。在此實施例中，增壓單元210可包括第二開關T2以及增壓電容CC。第二開關T2的第一端接收第一閘極驅動信號G1，第二開關T2的控制端接收閘極電壓控制信號GDS，第二開關T2的第二端則提供驅動電壓VG。增壓電容CC電性連接於第二開關T2的第二端與第一閘極驅動信號G1之間。第一開關T1與第二開關T2例如是N型電晶體，並可分別在閘極電壓控制信號GDS與驅動電壓VG為高電壓準位時為導通。

請參照圖3的畫素電路200的驅動波形示意圖。在本實施例中，閘極電壓控制信號GDS在一畫面期間PF中具有多個第一驅動脈波PW1，第一閘極驅動信號G1在一畫面期間PF中具有一個第二驅動脈波PW2，且第二閘極驅動信號G2在一畫面期間PF中具有一個第三驅動脈波PW3。其中，第三驅動脈波PW3位於相鄰的兩個驅動脈波PW1之間，且第二驅動脈波PW2與上述兩個第一驅動脈波PW1中較先者重疊。上述第一驅動脈波PW1、第二驅動脈波PW2以及第三驅動脈波PW3的高電壓準位可設定為高電壓VH，而低電壓準位可設定為低電壓VL。在其他實施例中，上述(如PW1~PW3)驅動脈波分別對應的高電壓準位與低電壓準位可不需相同。另外，資料電壓VDATA的電壓準位(如VL1 及VL2)會依據對應的影像資料設定為一特定電壓值範圍內的一任意電壓，此可依據本領域通常知識者而定，本發明實施例不以此為限。

在本實施例中，畫素電路200的畫面期間PF可依序包括第一期間P1、第二期間P2及第三P3。其中，畫素電路200在第一期間P1中會對應第一驅動脈波PW1利用第一閘極驅動信號G1的第二驅動脈波PW2的致能準位(在此以高電壓VH為例)對驅動電壓VG進行預充電並以初步提升驅動電壓VG的電壓準位，並且會利用資料電壓VDATA對畫素電容CLC及儲存電容CST進行預充電。

在第二期間P2中，畫素電路200進一步地以第三驅動脈波PW3的致能準位(在此以高電壓VH為例)再提升驅動電壓VG的電壓準位，使資料電壓VDATA可以較大的充電速率對畫素電容CLC進行充電。而第三期間P3則將第二驅動脈波PW2的禁能準位(在此以低電壓VL為例)傳送至增壓電容CC，以對增壓電容CC進行放電。以下進一步說明畫素電路200在上述期間P1~P3中的詳細作動模式。

在第一期間P1中，閘極電壓控制信號GDS會設定為高電壓VH而形成一個第一驅動脈波PW1，以致於第二開關T2相應地呈現導通。接著，畫素電路200透過第一閘極驅動信號G1的第二驅動脈波PW2將高電壓VH提供至增壓電容CC的第一端，以提升驅動電壓VG的電壓準位，亦即增壓電容CC的跨壓等於高電 壓VH。此時，第一開關T1受控於高電壓VH而導通，以致於資料電壓VDATA，會傳送至畫素電容CLC及儲存電容CST，而畫素電容CLC及儲存電容CST會利用資料電壓VDATA的電壓準位VL1進行預充電。

在第二期間P2中，閘極電壓控制信號GDS為低電壓VL，以致於第二開關T2相應地呈現關閉，然而，畫素電路200透過第二閘極驅動信號G2的第三驅動脈波PW3將高電壓VH提供增壓電容CC的第二端，以提升增壓電容CC的第一端所提供驅動電壓VG，進而提高畫素電路200的第一開關T1的導通程度。此時，驅動電壓VG的電壓準位會等於2倍的高電壓VH，亦即驅動電壓VG的電壓準位大於第一閘極驅動信號G1及第二閘極驅動信號G2各別的致能準位，並且等於第一閘極驅動信號G1及第二閘極驅動信號G2的致能準位的總和。藉此，由於驅動電壓VG的電壓準位被大幅提高(即2倍的高電壓VH)，因此流經第一開關T1的電流會大幅增加，進而提升資料電壓VDATA對於儲存電容CST以及像素電容CLC的充電速率，以致於儲存電容CST以及像素電容CLC的跨壓可快速的達到資料電壓VDATA的電壓準位VL2。

而在第三期間P3中，第二開關T2會對應閘極電壓控制信號GDS的另一個第一驅動脈波PW1而導通，以將第一閘極驅動信號G1的禁能準位(例如低電壓VL)提供至增壓電容CC的第一端，此時的增壓電容CC會透過第一閘極驅動信號G1的低電 壓VL而將釋放所儲存的電荷，使驅動電壓VG被重置(亦即被設置為低電壓VL)，以關閉第一開關T1。

依據上述，本實施例即是利用第一期間P1對驅動電壓VG進行預充電的方式，且更在第二期間P2時透過增壓電容CC以進一步提高驅動電壓VG的電壓準位，藉以讓驅動電壓VG所控制的第一開關T1可提供較快的充電速率以對儲存電容CST進行充電。需說明的是，上述提升驅動電壓VG的方式也可以利用其他升壓電路或是倍壓電路的形式來實現。

在部分實施例中，儲存電容CST提供至畫素電路200的第一共同電壓VCOM1以及畫素電容CLC提供至畫素電路200的第二共同電壓VCOM2可為不同。舉例而言，圖4為依據本發明一實施例的畫素電路200的驅動波形示意圖，其中第一共同電壓VCOM1與共同電壓第二VCOM2不同，且在本實施例中第一共同電壓VCOM1與第二共同電壓VCOM2是設定為互為反相信號。本實施例的畫素電路200的電路運作大致相同於前述實施例，不同之處在於，在第二期間P2中，第一共同電壓VCOM1及第二共同電壓VCOM2的電壓準位會交換，亦即，第一共同電壓VCOM1會從低電壓VL(例如是0伏特)轉換為高電位VH(例如是15伏特)，而第二共同電壓VCOM2則從高電壓VH轉換為低電壓VL。由於上述驅動脈波PW1~PW3的邊緣可能會引起共同電壓VCOM1及VCOM2的突波，此時，利用第一共同電壓VCOM1與第二共同電壓VCOM2互為反相，則可抵銷第一共同電壓VCOM1與第二共 同電壓VCOM2上的突波。藉此，本實施例的畫素電路200不僅可實現液晶畫素的快速充電，亦能夠改善因轉態而在第一共同電壓VCOM1與第二共同電壓VCOM2上的突波問題。

圖5為依據本發明一實施例的畫素電路的驅動方法的流程圖。請參照圖5，本實施例適用於圖1所示畫素電路100，畫素電路100的驅動方法包括下列步驟。在第一期間P1，透過第一閘極驅動信號G1提供第一致能準位至增壓電容CC的第一端(步驟S510)。在第二期間P2，透過第二閘極驅動信號G2提供第二致能準位至增壓電容CC的第二端，且增壓電容CC的第一端提供驅動電壓VG以導通畫素電路100的開關T1(步驟S520)。在第三期間P3，提供禁能準位至增壓電容CC的第一端(步驟S530)。其中，上述步驟的順序為用以說明，本發明實施例不以此為限。並且，上述步驟的細節可參照圖1至圖4的實施例的說明，在此不再贅述。

綜上所述，本發明實施例所提出的畫素電路及其驅動方法利用增壓單元以提升驅動電壓的電壓準位，可使液晶畫素快速充電至所需的灰階電壓值，並提升畫素電路的操作頻率。此外，本發明實施例還可透過將儲存電容與畫素電容分別對應的共同電壓設計為反相，藉以改善共同電壓的突波問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。

100‧‧‧畫素電路

110‧‧‧增壓單元

CLC‧‧‧畫素電容

CST‧‧‧儲存電容

G1‧‧‧第一閘極驅動信號

G2‧‧‧第二閘極驅動信號

VG‧‧‧驅動電壓

T1‧‧‧第一開關

VCOM1‧‧‧第一共同電壓

VCOM2‧‧‧第二共同電壓

VDATA‧‧‧資料電壓

Claims (9)

1. 一種畫素電路，包括：一第一開關，具有一第一端、一第二端及一控制端，該第一開關的該第一端接收一資料電壓，該第一開關的該控制端接收一驅動電壓；一增壓單元，接收一第一閘極驅動信號、一第二閘極驅動信號及一閘極電壓控制信號且提供該驅動電壓，其中該增壓單元包括：一第二開關，具有一第一端、一第二端及一控制端，該第二開關的該第一端接收該第一閘極驅動信號，該第二開關的該控制端接收該閘極電壓控制信號，該第二開關的該第二端提供該驅動電壓；以及一增壓電容，電性連接於該第二開關的該第二端與該第二閘極驅動信號之間；一儲存電容，電性連接於該第一開關的該第二端與一第一共同電壓之間；以及一畫素電容，電性連接於該第一開關的該第二端與一第二共同電壓之間，其中該第一共同電壓不同於該第二共同電壓。
2. 如申請專利範圍第1項所述的畫素電路，其中該驅動電壓的一第一致能準位大於該第一閘極驅動信號及該第二閘極驅動信號的多個第二致能準位。
3. 如申請專利範圍第1項所述的畫素電路，其中該第一致能 準位為該些第二致能準位的總和。
4. 如申請專利範圍第1項所述的畫素電路，其中該閘極電壓控制信號具有多個第一驅動脈波，該第一閘極驅動信號具有一第二驅動脈波，該第二閘極驅動信號具有一第三驅動脈波，各該些第三驅動脈波位於相鄰的兩個第一驅動脈波之間，且各該些第二驅動脈波與上述兩個第一驅動脈波中較先者重疊。
5. 如申請專利範圍第4項所述的畫素電路，其中該第一共同電壓及該第二共同電壓的電壓準位交換於各該些第三驅動脈波的一上升緣。
6. 如申請專利範圍第1項所述的畫素電路，其中該第一共同電壓相反於該第二共同電壓。
7. 一種畫素電路的驅動方法，包括：在一第一期間，透過一第一閘極驅動信號提供一第一致能準位至一增壓電容的一第一端；在一第二期間，透過一第二閘極驅動信號提供一第二致能準位至該增壓電容的一第二端，且該增壓電容的該第一端提供一驅動電壓以導通該畫素電路的一開關；以及在一第三期間，提供一禁能準位至該增壓電容的該第一端。
8. 如申請專利範圍第7項所述的畫素電路的驅動方法，其中該驅動電壓的一致能準位等於該第一致能準位與該第二致能準位的總和。
9. 如申請專利範圍第8項所述的畫素電路的驅動方法，其中 在該第二期間，交換該第一共同電壓及該第二共同電壓的電壓準位。