JP4787470B2

JP4787470B2 - 画像表示装置の動作方法および画像表示装置

Info

Publication number: JP4787470B2
Application number: JP2004099444A
Authority: JP
Inventors: 正敏阿部; 孝清水
Original assignee: NEC Display Solutions Ltd
Current assignee: Sharp NEC Display Solutions Ltd
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2011-10-05
Anticipated expiration: 2024-03-30
Also published as: JP2005284072A

Description

この発明は、画像表示装置の動作方法および画像表示装置に係る発明であって、例えば、パーソナルコンピュータやワークステーションなどから出力されるアナログ信号を、デジタル映像信号に変換して表示を行う、画像表示装置の動作方法または画像表示装置に適用することができる。

画像表示装置では、サンプリングクロックを用いて、受信したアナログ映像信号をデジタル信号に変換している。このとき、サンプリングクロックの周波数が正しく再生されたとする。ここで、画像表示装置は、アナログ映像信号、水平同期信号および垂直同期信号から構成されるアナログ信号を受信する。

しかし、アナログ映像信号とサンプリングクロックとの間に位相差があると、変換後のデジタル映像信号に基いて再生された映像は、シャープにならず、若干ぼやけたり、滲んで見えたりすることがあった。

そのため、従来の画像表示装置は、アナログ映像信号とサンプリングクロックとの間で生じる位相差を適正に調整する機能を有している（特許文献１）。特許文献１に係る画像表示装置の動作は、以下の通りである。

まず、差分検出部において、１画面（１フレーム）を構成するデジタル映像信号中の隣接（連続）する２画素間の映像信号レベルのサンプリングデータの各差分量を検出する。そして、差分検出部では、当該検出した各差分量のうち最大の値（最大輝度差分値）を検出する。

次に、サンプリングクロック発生部は、前回のサンプリングクロックよりも、所定単位分、位相の遅れたサンプリングクロックを生成する。そして、当該生成したサンプリングクロックをＡ／Ｄコンバータへと送信する。

Ａ／Ｄコンバータでは、受信したサンプリングクロックを用いて、外部から受信したアナログ映像信号をデジタル映像信号に変化する。その後、差分検出部において、上記と同じ処理を行う。

上記一連の動作を繰り返し行うことにより、サンプリングクロックの位相を所定単位分ずらす度に、最大輝度差分値を検出することができる。次に、当該検出した各最大輝度差分値のうち、最大の値となる最大輝度差分値を選択する。

そして、当該選択された最大輝度差分値に対応するディレイ値（位相の遅延量であり、最適設定値と称する）を定める。ＣＰＵは、当該最適設定値に基いて、サンプリングクロック発生部を制御する。

これにより、サンプリングクロック発生部では、アナログ映像信号との位相差が適正な、サンプリングクロックを生成することができる。

特開２００１−３５６７２９号公報

ところで、上記において検出された各最大輝度差分値の変化の様子を示す波形を作成したとする。つまり、当該波形は、ディレイ値の変化に対する最大輝度差分値の変化を示す。

そうすると、理論的には、最適設定値周辺の最大輝度差分値は、ほぼ同程度の値である。つまり、最適設定値の周辺の各最大輝度差分値間の変化は、緩やかなのである。

しかし、信号源であるパーソナルコンピュータやワークステーション等のビデオボードの性能や、信号ケーブルの周波数特性の影響により、実際には、上記波形には尖ったピークが生じる。

この場合、当該尖ったピーク値が波形の最大値と成り得る。そうすると、当該尖ったピーク値が最適設定値となる。よって、サンプリングクロック生成部では、当該最適設定値に基いて、サンプリングクロックが生成される。

ところが、尖ったピーク値を最適設定値としてサンプリングクロックを生成した場合において、同期信号等のジッタに起因してサンプリングクロックの位相に微小変動が生じたときには、画像の輝度への影響が大きくなる。つまり、表示部に表示される画像にノイズが発生し易くなる。

そこで、この発明は、アナログ信号のジッタ等に起因して生じる、アナログ映像信号とサンプリングクロックとの間での位相差を、精密に調整することができる画像表示装置の動作方法および画像表示装置を提供することを目的とする。

上記の目的を達成するために、本発明に係る請求項１に記載の画像表示装置の動作方法は、（ａ）サンプリングクロックの１周期に基いて定められた複数のディレイ値のうちの、一のディレイ値に基いて、前記サンプリングクロックを遅延させるステップと、（ｂ）前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するステップと、（ｃ）前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出するステップと、（ｄ）前記ステップ（ｃ）を、１フレームを構成するデジタル映像信号の複数の画素に対して行うステップと、（ｅ）前記ステップ（ｄ）の結果、最大の値となる差分量を最大輝度差分値として選択するステップと、（ｆ）前記ディレイ値を変化させて、前記ステップ（ａ）〜（ｅ）を複数回繰り返し行い、各回数毎に前記最大輝度差分値を選択するステップと、（ｇ）前記ディレイ値の変化に対する複数の最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定するステップと、（ｈ）前記最適設定値に基いて、前記サンプリングクロックを遅延させるステップとを、備えている。

また、請求項２に記載の画像表示装置は、水平同期信号に基いて、サンプリングクロックを生成するサンプリングクロック生成部と、前記サンプリングクロックの１周期に基いて定められる複数のディレイ値を基に、前記サンプリングクロックを遅延させるクロックディレイ部と、前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するＡ／Ｄコンバータと、前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出する差分検出部と、前記サンプリングクロックを異なるディレイ値に基いて遅延させる度に、１フレーム内で検出された前記差分量のうち最大の値となる最大輝度差分値を選択する最大輝度差分値検出部と、前記ディレイ値の変化に対する複数の前記最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定し、前記最適設定値に基いて、前記サンプリングクロックを遅延させるように、前記クロックディレイ部を制御する演算制御部とを、備えている。

本発明に係る請求項１に記載の画像表示装置の動作方法は、（ａ）サンプリングクロックの１周期に基いて定められた複数のディレイ値のうちの、一のディレイ値に基いて、前記サンプリングクロックを遅延させるステップと、（ｂ）前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するステップと、（ｃ）前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出するステップと、（ｄ）前記ステップ（ｃ）を、１フレームを構成するデジタル映像信号の複数の画素に対して行うステップと、（ｅ）前記ステップ（ｄ）の結果、最大の値となる差分量を最大輝度差分値として選択するステップと、（ｆ）前記ディレイ値を変化させて、前記ステップ（ａ）〜（ｅ）を複数回繰り返し行い、各回数毎に前記最大輝度差分値を選択するステップと、（ｇ）前記ディレイ値の変化に対する複数の最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定するステップと、（ｈ）前記最適設定値に基いて、前記サンプリングクロックを遅延させるステップとを、備えているので、ディレイ値が多少変化しただけで最大輝度差分値が大きく変化する、不安定なディレイ値を最適設定値として設定されることを防止することができる。よって、アナログ信号のジッタ等に起因して生じる、アナログ映像信号とサンプリングクロックとの間での位相差を、精密に調整することができる。

また、請求項２に記載の画像表示装置は、水平同期信号に基いて、サンプリングクロックを生成するサンプリングクロック生成部と、前記サンプリングクロックの１周期に基いて定められる複数のディレイ値を基に、前記サンプリングクロックを遅延させるクロックディレイ部と、前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するＡ／Ｄコンバータと、前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出する差分検出部と、前記サンプリングクロックを異なるディレイ値に基いて遅延させる度に、１フレーム内で検出された前記差分量のうち最大の値となる最大輝度差分値を選択する最大輝度差分値検出部と、前記ディレイ値の変化に対する複数の前記最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定し、前記最適設定値に基いて、前記サンプリングクロックを遅延させるように、前記クロックディレイ部を制御する演算制御部とを、備えているので、請求項１に記載の動作を可能とする画像表示装置を提供することができる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

＜実施の形態１＞
図１は、本実施の形態に係る画像表示装置の構成を表すブロック図である。

図１に示すように、Ａ／Ｄコンバータ１は、接続点Ｎ１で分岐して、差分検出部２と表示部７とに各々接続されている。また、差分検出部２は、最大輝度差分値検出部３に接続されている。また、最大輝度差分値検出部３は、ＣＰＵ４に接続されており、ＣＰＵ４は、クロックディレイ部５に接続されている。さらに、クロックディレイ部５は、Ａ／Ｄコンバータ１およびサンプリングクロック発生部６に、各々接続されている。

ここで、Ａ／Ｄコンバータ１は、アナログ映像信号１００をデジタル映像信号１０１に変換する装置である。なお、画像表示装置が受信するアナログ信号は、アナログ映像信号１００、垂直同期信号５２、および水平同期信号５３とから構成されている。また、当該アナログ信号は、パーソナルコンピュータやワークステーション等から送出される。

また、差分検出部２は、Ａ／Ｄコンバータ１から出力されるデジタル映像信号１０１中の隣接（連続）する２画素間の映像信号レベルのサンプリングデータの差分量を検出する装置である。具体的に、デジタル映像信号１０１のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出する装置である。

また、最大輝度差分値検出部３は、差分検出部２が出力する差分信号５４を１垂直同期期間（１フレーム内）監視して、その期間（当該１フレーム）中の最大の差分量（最大輝度差分値）を検出（選択）する装置である。したがって、最大輝度差分値検出部３には、前記処理に必要な垂直同期信号５２が入力される。

また、ＣＰＵ４は、最大輝度差分値検出部３が出力する最大輝度差分値信号５５を監視しながら、クロックディレイ部５の遅延量を最適な値に設定する装置である。

また、サンプリングクロック発生部６は、アナログ映像信号１００をサンプリングするためのサンプリングクロック５０を生成する装置である。なお、サンプリングクロック５０は、水平同期信号５３に基いて生成される。

また、クロックディレイ部５は、サンプリングクロック５０を任意の時間（単位ディレイ値の整数倍）遅延させる装置である。ここで、単位ディレイ値とは、サンプリングクロックの１周期を所定の整数で割ることにより、得られる値のことである。

さらに、表示部７は、デジタル映像信号１０１に基いた画像の表示を行う装置である。当該表示部７として、例えば、液晶パネルやプラズマディスプレイなどがある。

次に、図１を参照しながら、本実施の形態に係る画像表示装置の動作について説明する。なお、以下のことを前提として、動作の説明を行う。

つまり、サンプリングクロック位相の調整前にサンプリングクロック周波数調整は完了していること、クロックディレイ部５が、サンプリングクロックの１周期の１６分の１毎のステップでディレイ値が設定できること、前提とする。

したがって、クロックディレイ部５は、１から１６までのディレイ値の設定が可能である。ディレイ値「１」は、ディレイ量が１サンプリングクロック周期の１６分の０であり、「２」は、ディレイ量が１サンプリングクロック周期の１６分の１であり、「３」は、ディレイ量が１サンプリングクロック周期の１６分の２であり、「１６」は、ディレイ量が１サンプリングクロック周期の１６分の１５である。

まず、ＣＰＵ４は、クロックディレイ部５にディレイ値「１」を設定する。そうすると、クロックディレイ部５は、サンプリングクロック発生部６で生成されたサンプリングクロック５０の遅延は行わず、サンプリングクロック５１を送信する。つまり、サンプリングクロック５０とサンプリングクロック５１との位相差は、ゼロである。ここで、サンプリングクロック５０は、水平同期信号５３に基いて、生成される。

次に、Ａ／Ｄコンバータ１は、アナログ映像信号１００と、上記サンプリングクロック５１とを受信する。そして、Ａ／Ｄコンバータ１では、サンプリングクロック５１を用いて、アナログ映像信号１００をデジタル映像信号１０１に変換し、当該デジタル映像信号１０１を表示部７および差分検出部２に各々送信する。

次に、差分検出部２は、上記デジタル映像信号１０１を受信する。そして、差分検出部２は、デジタル映像信号１０１中の一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出する。

差分検出部２は、デジタル映像信号１０１中に含まれる全ての画素に対して、上記処理を行う。そして、差分検出部２は、当該検出した複数個の差分量からなる差分信号５４を、最大輝度差分値検出部３に向けて送信する。

最大輝度差分値検出部３では、垂直同期信号５２に基づいて、デジタル映像信号１０１の１フレーム（１垂直同期期間）内に受信した差分信号５４から、最大の差分量（最大輝度差分値）を検出（選択）し、これを保持する。

次に、ＣＰＵ４は、クロックディレイ部５にディレイ値「２」を設定する。そうすると、クロックディレイ部５は、サンプリングクロック発生部６で生成されたサンプリングクロック５０に対して、１サンプリングクロック周期の１６分の１だけ位相を遅延させる。そして、クロックディレイ部５は、当該位相遅延させたサンプリングクロック５１を、Ａ／Ｄコンバータ１に向けて送信する。

その後、上記と同じ動作を行い、最終的に、クロックディレイ部５にディレイ値「２」を設定した場合の最大輝度差分値を、最大輝度差分値検出部３が保持する。

次に、ＣＰＵ４は、クロックディレイ部５にディレイ値「３」を設定する。

以上までの処理を繰り返し行い、結果、最大輝度差分値検出部３は、ディレイ値「１」〜「１６」に対する最大輝度差分値を、各々保持する。

次に、最大輝度差分値検出部３は、保持している複数個の最大輝度差分値から成る最大輝度差分値信号５５をＣＰＵ４に向けて送信する。

図２は、ディレイ値を「１」から「１６」まで変化させたときの最大輝度差分値の変動を表す波形を示した図である。

図２から分かるように、信号源であるパーソナルコンピュータ等のビデオボードの性能や信号ケーブルの周波数特性等の影響により、ディレイ値「１３」において、波形は尖ったピークを持つ。

従来技術では、図２に示す波形の中で、最大輝度差分値が最も大きくなるディレイ値に対応する遅延量（本実施の形態では、ディレイ値は「１３」であり、当該ディレイ値に対応する遅延量は、１サンプリングクロック周期の１６分の１２である）が、サンプリングクロック５０の位相の遅延量として最適とされていた。

しかし、上記でも説明したように、波形の尖ったピーク値に対応する遅延量をサンプリングクロック５０の遅延量として採用した場合において、信号ノイズや温度変化等によりクロックディレイ部５で遅延させるサンプリングクロック５０の位相遅延量が微小に変動したときには、実際の映像においてノイズが目立つ結果となる。

これは、図２から分かるように、温度変化等により遅延量（ディレイ値）が微小に変化しただけでも、最大輝度差分値の値が大きく変化してしまうからである。

したがって、最終的にクロックディレイ部５に設定される最適設定値としては、信号ノイズや温度変化等により、サンプリングクロック５０の位相遅延量が多少変動したときでも、最大輝度差分値がほとんど変化しない、ディレイ値を選択することが望ましい。

そこで、本実施の形態に係る画像表示装置では、上記波形のうち、周辺の前記最大輝度差分値との関係において、変化量が比較的小さい最大輝度差分値を選択し、当該比較的小さい最大輝度差分値に対応するディレイ値を決定する。そして、当該決定したディレイ値を最適設定値とする。

具体的には、波形の最大値（図２では、ディレイ値「１３」に対応する最大輝度差分値）と、最小値（図２では、ディレイ値「２」に対応する最大輝度差分値）とから適切な基準レベルを設定する。ここで、基準レベルは、例えば以下の式で設定される。

基準レベル＝最大輝度差分値の最小値＋(最大輝度差分値の最大値−最大輝度差分値の最小値)×輝度係数・・・（１）
図２の波形に対して、上記式（１）から得られる基準レベルを超えた波形のみをグラフにすると、図３のようになる。

ここで、上記基準レベルを超えた直後の第一の最大輝度差分値に対応する第一のディレイ値は、「７」である。また、上記基準レベルを下回る直前の第二の最大輝度差分値に対応する第二のディレイ値は、「１４」である。

図３に示したディレイ値「７」〜「１４」までの範囲内（ディレイ値領域）では、最大輝度差分値は、ほぼ安定している。したがって、当該ディレイ値の範囲内での中央の値（略中心に位置するディレイ値）、すなわちディレイを「１０」もしくは「１１」を、最終的にクロックディレイ部５に設定される最適設定値として、決定する。

上記のように決定された最適設定値を、クロックディレイ部５に設定することにより、サンプリングクロック５０の位相遅延量が多少変動したときでも、最大輝度差分値がほとんど変化しない。

したがって、本実施の形態に係る画像表示装置は、温度変化やジッタの影響等により、サンプリングクロック５０の位相遅延量が多少変動したときでも、変動の影響を最小に抑えることができる。よって、表示部７には、良好な画像が表示される。

なお、基準レベルは、式（１）以外にも任意に設定できる。基準レベルが大きければ、最大輝度差分値の最大値に近い値が、最適設定値として選択される。よって、アナログ映像信号１００とサンプリングクロック５１との間で生じる位相差を、より精密に調整することができる。しかし、この場合、同期信号等のジッタや温度変化等の影響を受けやすくなる。

これに対して、基準レベルを小さくすれば、同期信号等のジッタや温度変化等の影響
を受けにくくなる。しかし、アナログ映像信号１００とサンプリングクロック５１との間で生じる位相差の調整の精度が、若干落ちる。しかし、これは、問題視するほどものでない。

また、式（１）において用いられている輝度係数の値も任意に変更してもよい。当該輝度係数の変更により、本実施の形態に係る画像表示装置は、さまざまな周波数特性や温度特性をもつ回路に対しても、対応できる。

また、ほとんどの場合、基準レベルを、図２に示したような波形の最大値と最小値との差の８０％〜９０％になるように、設定することにより、良好な位相差の自動調整結果が得られる。

また、最大輝度差分値の最小値を０とみなすことで、式（１）は、基準レベル＝最大輝度差分値の最大値×輝度係数、となる。このような基準レベルをＣＰＵ４に設定することにより、ＣＰＵ４の演算量を減らすことが可能となる。

＜実施の形態２＞
図４は、本実施の形態に係る画像表示装置の構成を表すブロック図である。本実施の形態に係る画像表示装置は、実施の形態１に係る画像表示装置とほぼ同じ構成である。しかし、以下の点において両者は相違する。

つまり、本実施の形態に係る画像表示装置は、最大輝度差分値検出部３とＣＰＵ４との間に、信号解析部１０が追加された構成になっている。詳しくは、図４に示すように、最大輝度差分値検出部３から出力される最大輝度差分値信号５５は、接続点Ｎ２で分岐され、一方は、ＣＰＵ４に直接入力され、他方は、信号解析部１０に入力される。

信号解析部１０は、最大輝度差分値信号５５を監視することにより、画像表示装置に入力されてくるアナログ信号の安定度を測定する。そして、信号解析部１０は、ＣＰＵ４に向けて、信号安定度情報信号２００を出力する。

ＣＰＵ４は、信号安定度情報信号２００に基いて、基準レベルを求める際に用いられる輝度係数を最適な値に設定する。

ところで、画像表示装置に入力されてくるアナログ信号のジッタが少ない場合、ディレイ値の変化に対する最大輝度差分値の変化は、比較的滑らかである。この場合の様子を示しているのが、図２である。

図２において、隣接する最大輝度差分値の変化量を、各ディレイ値毎にプロットする。当該プロットした図が、図５である。つまり、図２に示した波形を構成する各最大輝度差分値に対して、ａｂｓ（Ｓ_n−Ｓ_n-1）、の計算を行う。そして、当該計算結果を各ディレイ値毎にプロットしたのが、図５である。

ここで、Ｓ_nとは、ディレイ値が「ｎ（＝１，２・・・１５）」であるときの最大輝度差分値を示す。また、「ａｂｓ」は、絶対値表示を示している。

一方、画像表示装置に入力されてくるアナログ信号のジッタが多い場合には、例えば図６に示すように、ディレイ値の変化に対する最大輝度差分値の変化は、滑らかでなくなる。

図６において、隣接する最大輝度差分値の変化量を、各ディレイ値毎にプロットする。当該プロットした図が、図７である。つまり、図６に示した波形を構成する各最大輝度差分値に対して、ａｂｓ（Ｓ_n−Ｓ_n-1）、の計算を行う。そして、当該計算結果を各ディレイ値毎にプロットしたのが、図７である。

図５と図７との比較から分かるように、画像表示装置に入力されてくるアナログ信号のジッタが多い方が、最大輝度差分値の変化量の最小値が大きくなる（つまり、波形の最小値が大きくなる）。

以上のことから、ディレイ値を１ステップ変化させた時の最大輝度差分値の変化量を各ディレイ値毎にプロットした場合に、最大輝度差分値の変化量の最小値が小さいほど、画像表示装置に入力されてくるアナログ信号のジッタが、少ないことを示していることが分かる。すなわち、画像表示装置に入力されてくるアナログ信号が安定しているということが言える。

したがって、信号解析部１０では、上記のような解析方法により、画像表示装置に入力されてくるアナログ信号の安定度を判断する。そして、信号解析部１０は、当該安定度の判断結果を表す信号安定度情報信号２００を、ＣＰＵ４に向けて送信する。

ＣＰＵ４では、信号安定度情報信号２００を監視し、画像表示装置に入力されてくるアナログ信号が安定していたなら、輝度係数を大きくすることにより基準レベルを上げる。これにより、アナログ映像信号１００とサンプリングクロック５１との間で生じる位相差を、より精密に調整することができる。

一方は、画像表示装置に入力されてくるアナログ信号の安定度が低い場合には、ＣＰＵ４は、輝度係数を小さくすることで基準レベルを下げる。これにより、表示部７に表示される映像は、ジッタの影響を受け難くなる。

なお、画像表示装置に入力されてくるアナログ信号の安定度を解析する方法は、上記の解析方法だけに限らない。例えば、垂直同期信号５２を複数数回測定し、当該測定結果から得られる偏差に基いて安定度を解析する方法もある。この場合、偏差が小さいほど安定している。

また、信号解析部１０は、図４に示すように、ハードウェアで構成しても良いし、ソフトウェアで構成しても良い。

＜実施の形態３＞
図８は、本実施の形態に係る画像表示装置の構成を表すブロック図である。本実施の形態に係る画像表示装置は、実施の形態１に係る画像表示装置とほぼ同じ構成である。しかし、以下の点において両者は相違する。

つまり、本実施の形態に係る画像表示装置は、最大輝度差分値検出部３とＣＰＵ４との間に、最大輝度差分値変化量検出部２０が追加された構成になっている。

最大輝度差分値変化量検出部２０では、最大輝度差分値検出部３から出力される最大輝度差分値信号５５に基いて、以下の計算を行う。

ａｂｓ（Ｓ_n−Ｓ_n-1）＋ａｂｓ（Ｓ_n+1−Ｓ_n）・・・（２）
ここで、「ａｂｓ」は、絶対値表示であることを意味する。また、「ｎ（＝１，２・・・１６）」は、ディレイ値である。また、Ｓ_nは、ディレイ値ｎに対する最大輝度差分値である。

最大輝度差分値変化量検出部２０は、受信する最大輝度差分値信号５５を構成する各最大輝度差分値に対して、上記式（２）の計算を行う。そして、当該計算結果をＣＰＵ４に向けて出力する。つまり、最大輝度差分値変化量検出部２０は、各ディレイ値に対する各最大輝度差分値の変化を表す波形（図２、図６等に示した波形）を決定し、当該波形において、各最大輝度差分値に対する前後の変化量を検出している。

ディレイ値を１から１６まで変化させたときの最大輝度差分値前後変化量の変動を、図９に示す。例えば、図２に示す波形において、各最大輝度差分値に対して式（２）の計算を施した結果の図が、図９である。

図９に示した波形の最小値に注目する。本実施の形態では、図９に示すように、ディレイ値「１０」のときが最小値である。つまり、ディレイ値「１０」は、多少前後にディレイ値がずれたとしても、最大輝度差分値の前後の変化量が最も小さい点であることが、式（２）から分かる。

したがって、上記式（２）の計算結果を受け取ったＣＰＵ４は、図９に示すような最大輝度差分値の前後の変化量のうち、最小のものを選択する。そして、ＣＰＵ４は、当該選択された最大輝度差分値の前後の変化量に対応するディレイ値（本実施の形態では、ディレイ値「１０」）を、最終的にクロックディレイ部５に設定される最適設定値として、決定する。

最適設定値を上記のように設定することにより、サンプリングクロック５０の位相遅延量が多少変動したときでも、最大輝度差分値の値がほとんど変化しない。

したがって、本実施の形態に係る画像表示装置は、ジッタの影響や温度変化等により、サンプリングクロック５０の位相遅延量が多少変動したときでも、変動の影響を最小に抑えることができる。よって、表示部７には、良好な画像が表示される。

なお、最大輝度差分値変化量検出部２０は、図８に示すように、ハードウェアで構成しても良いし、ＣＰＵ４の演算機能とメモリを用いてソフトウェア的に構成しても良い。

＜実施の形態４＞
本実施の形態に係る画像表示装置の構成は、実施の形態に係る画像表示装置（図８）の構成と同じである。ここで、本実施の形態では、図８に示した最大輝度差分値変化量検出部２０を、図１０に示す最大輝度差分値変化量検出部３０に置き換える。

つまり、本実施の形態に係る最大輝度差分値変化量検出部３０は、実施の形態３に係る最大輝度差分値変化量検出部２０と異なる動作を行う。図１０に、本実施の形態に係る最大輝度差分値変化量検出部３０の内部構成を、ブロック図で示す。

図１０から分かるように、最大輝度差分値変化量検出部３０は、ジッタレベル検出部３１と、変化量検出部３２とから構成されている。最大輝度差分値検出部３から出力される最大輝度差分値信号５５は、ジッタレベル検出部３１に送信されると伴に、変化量検出部３２にも送信される。

ジッタレベル検出部３１は、後で説明するジッタレベル信号３００を保持し、当該ジッタレベル信号３００を変化量検出部３２に送信する装置である。また、変化量検出部３２は、当該ジッタレベル信号３００に基いて、所定のディレイ値範囲を決定する装置である。

画像表示装置に入力されてくるアナログ信号のジッタが多い場合には、上述したように、ディレイ値の変化に対する最大輝度差分値の変化が、図６に示した通りになる。つまり、図６に示した波形の形状は、滑らかでなくなる。

図６の波形において、各最大輝度差分値に対する前後の変化量を検出し（つまり、各最大輝度差分値に対して、式（２）の計算を行い）、各ディレイ値毎にプロットする。当該プロットした図が、図１１である。

図９（ジッタが少ない場合）と図１１（ジッタが多い場合）との比較から分かるように、画像表示装置に入力されてくるアナログ信号のジッタが多い方が、波形（以下前後変化波形と称する）の最小値が大きくなる。

以上のことから、ディレイ値を１ステップ変化させた時の最大輝度差分値の前後の変化量を各ディレイ値毎にプロットし、前後変化波形を作成した場合に、当該前後変化波形の最小値が小さいほど、画像表示装置に入力されてくるアナログ信号のジッタが、少ないことを示していることが分かる。

すなわち、前後変化波形の最小値が小さいほど、画像表示装置に入力されてくるアナログ信号が安定しているということが言える。

以上が、ジッタレベル大小の判断の仕方である。次に、ジッタの影響を緩和する方法について述べる。

図６で示した様に、画像表示装置に入力されてくるアナログ信号のジッタが多い場合には、波形は、滑らかでなくなる。この場合に、式（２）ように、対象となる最大輝度差分値の前後の最大輝度差分値だけに注目して、図１１に示すような前後変化波形を決定し、当該前後変化波形に基いて、最適設定値を定めたとする。

そうすると、当該最適設定値には、ジッタの影響を大きく受けてしまうことになる。したがって、上記のような場合には、サンプリングクロック５０の位相調整を適正に行えなくなる。

しかし、以下の処理を、図６で示した各最大輝度差分値に対して行ったとする。つまり、図６において、対象となる最大輝度差分値を中心として、所定のディレイ値範囲を設定する。さらに、当該ディレイ値範囲内での最大輝度差分値の最大値と、最大輝度差分値の最小値とを決定する。さらに、最大輝度差分値の最大値と、最大輝度差分値の最小値との差をとる。

上記一連の処理を図６で示した各最大輝度差分値に対して行う。そして、各ディレイ値毎に対する、当該最大輝度差分値の最大値と最大輝度差分値の最小値との差の変動を示す波形（以下、差変動波形と称する）を作成する。そして、当該差変動波形の最小値に対応するディレイ値を、最適設定値として定める。

上記のように、差変動波形に基いて、最適設定値を定めた場合には、最適設定値に対するジッタの影響を緩和させることができる。これは、所定のディレイ値範囲を設定し、当該ディレイ値範囲内での、最大輝度差分値の最大値と最大輝度差分値の最小値との差を取ることにより、ジッタの影響が平均化されるからである。

よって、ジッタの影響が大きいほど、ディレイ値範囲を広げればよいことが分かる。

以上のことから、前後変化波形に基いてジッタの大小を判断し、当該判断の基、ディレイ値範囲の幅を設定すれば、的確に、最適設定値に対するジッタの影響を緩和させることができる。

以下、図１０に示す構成図に基いて、本実施の形態に係る画像表示装置の動作を説明する。

ジッタレベル検出部３１は、最大輝度差分値信号５５を受け取る。そして、当該信号５５を構成する各最大輝度差分値に対して、式（２）の計算を行う。

次に、ジッタレベル検出部３１は、ディレイ値を１から１６まで変化させたときの最大輝度差分値変化量の前後の変動を示した前後変化波形を決定する（図９、図１１等参照）。

そして、ジッタレベル検出部３１は、当該前後変化波形の最小値（ジッタレベル信号３００）を保持する。その後、ジッタレベル検出部３１は、当該ジッタレベル信号３００を変化量検出部３２に向けて送信する。

変化量検出部３２には、ジッタレベル信号３００に対応してディレイ値範囲が決定されるテーブルが予めに用意されている。よって、変化量検出部３２は、受信したジッタレベル信号３００と前述のテーブルとに基いて、所定のディレイ値範囲を決定する。

また、変化量検出部３２では、最大輝度差分値信号５５を基に、図２または図６等の波形を決定する。

次に、変化量検出部３２では、当該決定した波形において、一の最大輝度差分値に着目する。そして、当該一の最大輝度差分値を略中心として、上記で決定された所定のディレイ値範囲を設定する。

次に、変化量検出部３２は、当該所定のディレイ値範囲に属する最大の値の第一の最大輝度差分値と、最小の値の第二の最大輝度差分値とを決定する。そして、当該第一の最大輝度差分値と当該第二の最大輝度差分値との差を求める。

変化量検出部３２は、当該動作を図２，６等で示した各最大輝度差分値に対して行い、その結果をＣＰＵ４に向けて出力する。

ＣＰＵ４では、各ディレイ値毎に上記差の値をプロットした図を決定する（つまり、差変動波形を決定する）。これが、図１２である。

そして、ＣＰＵ４では、図１２で示した差変動波形の最小値に対応するディレイ値を決定する。当該決定されてディレイ値が、最適設定値である。

その後、ＣＰＵ４はクロックディレイ部５を制御し、当該クロックディレイ部５では、当該最適設定値に基いて、受信したサンプリングクロック５０の位相を遅延させる。

以上のように、本実施の形態に係る画像表示装置は、ジッタレベル検出部３１で検出されたジッタレベルに応じて、変化量検出部３２がディレイ値範囲を設定している。また、変化量検出部３２は、当該ディレイ値範囲内での、最大輝度差分値の最大値と最大輝度差分値の最小値との差を取っている。

よって、当該ディレイ値の範囲内で、ジッタの影響が平均化される。したがって、最適設定値に対するジッタの影響を緩和させることができる。

なお、上記では、ジッタレベル検出部３１では、式（２）に基いてジッタレベルを検出している。しかし、実施の形態２で示したように、ａｂｓ（Ｓ_n−Ｓ_n-1）に基いてジッタレベルを検出しても良い。

＜実施の形態５＞
１垂直同期期間（１フレーム内）での最大輝度差分値を決定するまでの時間をＴとする。また、設定されるディレイ値がＭ個であるとする。そうすると、最適設定値が決定するまでには、最低、Ｔ×Ｍ以上の時間を要する。

つまり、ディレイ値の設定を細かく設定すればするほど、サンプリングクロック５０の位相調節が完了するまでには、長時間要してしまう。

そこで、本実施の形態では、初めに設定されるディレイ値を粗く設定する。

例えば、上記各実施の形態では、ディレイ値は１６個であったが、８個に削減したとする。ディレイ値を８個に削減し、各ディレイ値に対する最大輝度差分値を測定する。その結果を図１３に示す。

次に、所定の計算に基いて、図１３で示した各最大輝度差分値間に補完値を補充し、結果として図１４に示す波形を決定する。

次に、図１４に示す波形に基いて、上記いずれかの実施の形態の動作方法を用いて、仮の最適設定値を求める。例えば、図１４の波形に基いた結果、仮の最適設定値がディレイ値「１０」（当該ディレイ値は、補完値である）であったとする。

次に、当該仮の最適設定値の周辺のディレイ値で、測定を行っていないディレイ値に対して、最大輝度差分値の測定を行う。本実施の形態では、ディレイ値「６」、「８」、「１０」、「１２」、「１４」に対して、最大輝度差分値の計測を行った。当該新たに測定した最大輝度差分値データをも含めた波形を、図１５に示す。図１５において、黒丸は、実際の測定データを示している。

ここで、図１５に示した波形を用いて、再度、上記いずれかの実施の形態の動作方法を実施して、真の最適設定値を求める。

最適設定値の特定に際して、本来的に必要なのは、当該最適設定値の周辺のディレイ値に対する最大輝度差分値である。

したがって、上記のように、初めにディレイ値の数を少なくして、仮の最適設定値を決定する。その後、当該仮の最適設定値の周辺部のディレイ値に対してのみ、最大輝度差分値の測定を再度実施する。これにより、測定対象の点数を削減することができ、結果として、高速に、適正な（精度を損ねることなく）最適設定値を求めることができる。

実施の形態１に係る画像表示装置の構成を示したブロック図である。ディレイ値に対する最大輝度差分値の変化の様子を示す図である。基準レベル以上の最大輝度差分値のみを選択した図である。実施の形態２に係る画像表示装置の構成を示したブロック図である。ディレイ値に対する最大輝度差分値の変化量の変化の様子を示す図である。ジッタが多い場合の、ディレイ値に対する最大輝度差分値の変化の様子を示す図である。ジッタが多い場合の、ディレイ値に対する最大輝度差分値の変化量の変化の様子を示す図である。実施の形態３に係る画像表示装置の構成を示したブロック図である。ディレイ値に対する最大輝度差分値の前後変化量の変化の様子を示す図である。実施の形態４に係る最大輝度差分値変化量検出部の内部構成を示すブロック図である。ジッタが多い場合の、ディレイ値に対する最大輝度差分値の前後変化量の変化の様子を示す図である。ディレイ値に対する最大の最大輝度差分値と最小の最大輝度差分値との差の変化の様子を示す図である。ディレイ値を粗く設定した場合の、ディレイ値に対する最大輝度差分値を示した図である。各最大輝度差分値間を補完した図である。再度の測定の結果得られた、ディレイ値に対する最大輝度差分値の変化の様子を示した図である。

符号の説明

１Ａ／Ｄコンバータ、２差分検出部、３最大輝度差分値検出部、４ＣＰＵ、５クロックディレイ部、６サンプリングクロック発生部、７表示部、１０信号解析部、２０，３０最大輝度差分値変化量検出部、３１ジッタレベル検出部、３２変化量検出部、５０サンプリングクロック、５１位相が遅延したサンプリングクロック、５２垂直同期信号、５３水平同期信号、５４差分信号、５５最大輝度差分値信号、１００アナログ映像信号、１０１デジタル映像信号、２００信号安定度情報信号、３００ジッタレベル信号。

Claims

（ａ）サンプリングクロックの１周期に基いて定められた複数のディレイ値のうちの、一のディレイ値に基いて、前記サンプリングクロックを遅延させるステップと、
（ｂ）前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するステップと、
（ｃ）前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出するステップと、
（ｄ）前記ステップ（ｃ）を、１フレームを構成するデジタル映像信号の複数の画素に対して行うステップと、
（ｅ）前記ステップ（ｄ）の結果、最大の値となる差分量を最大輝度差分値として選択するステップと、
（ｆ）前記ディレイ値を変化させて、前記ステップ（ａ）〜（ｅ）を複数回繰り返し行い、各回数毎に前記最大輝度差分値を選択するステップと、
（ｇ）前記ディレイ値の変化に対する複数の最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定するステップと、
（ｈ）前記最適設定値に基いて、前記サンプリングクロックを遅延させるステップとを、
備えることを特徴とする画像表示装置の動作方法。
水平同期信号に基いて、サンプリングクロックを生成するサンプリングクロック生成部と、
前記サンプリングクロックの１周期に基いて定められる複数のディレイ値を基に、前記サンプリングクロックを遅延させるクロックディレイ部と、
前記遅延したサンプリングクロックを用いて、アナログ映像信号をデジタル映像信号に変換するＡ／Ｄコンバータと、
前記デジタル映像信号のうち一の画素の映像信号レベルのサンプリングデータと、当該一の画素に隣接する他の一の画素の映像信号レベルのサンプリングデータとの差分量を検出する差分検出部と、
前記サンプリングクロックを異なるディレイ値に基いて遅延させる度に、１フレーム内で検出された前記差分量のうち最大の値となる最大輝度差分値を選択する最大輝度差分値検出部と、
前記ディレイ値の変化に対する複数の前記最大輝度差分値のうち、最大値と最小値の間にある所定の基準レベルを超える最大輝度差分値を与える前記ディレイ値の範囲をディレイ領域とし、当該ディレイ領域の略中心に位置する前記ディレイ値を、最適設定値として決定し、前記最適設定値に基いて、前記サンプリングクロックを遅延させるように、前記クロックディレイ部を制御する演算制御部とを、
備えることを特徴とする画像表示装置。