CN1139247C - 图像信号处理装置及其处理方法 - Google Patents
图像信号处理装置及其处理方法 Download PDFInfo
- Publication number
- CN1139247C CN1139247C CNB998028592A CN99802859A CN1139247C CN 1139247 C CN1139247 C CN 1139247C CN B998028592 A CNB998028592 A CN B998028592A CN 99802859 A CN99802859 A CN 99802859A CN 1139247 C CN1139247 C CN 1139247C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- sampling clock
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Abstract
通过相位控制电路5依次对图像信号的A/D变换的取样时钟信号的相位进行设定。二进制电路6使模拟图像信号二进制,第1计数器电路7对二进制电路的输出信号的变化进行计数。A/D变换电路2使输入图像信号数字化,第2计数器电路8对A/D变换电路2的最高位变化的次数进行计数。减法电路9对2个计数器电路的输出信号进行减法运算。使A/D变换的取样时钟信号的相位在1周期内依次变化,求出相减结果,使其重复1周期以上,根据相减结果,对最佳取样时钟的相位进行设定。另外,利用寄存器电路20,检测出1个取样前后的图像信号差的绝对值为最大值,改变相位、检测差的绝对值的最大值分布,将其中生成最大值的相位作为最佳取样点。另外,交替利用规定的图像信号,对A/D变换电路2的输出信号进行2相处理。而且将未检测出进行2相处理的2个输出电平变化时的相位设定为最佳取样点。
Description
技术领域
本发明是涉及将模拟图像信号变换为数字信号的图像信号处理装置及其处理装置。
背景技术
近年来,正在进行以液晶显示装置为中心的开发,以取代显像管的图像设备。从个人计算机等输入到液晶显示装置等的图像设备中的图像信号是以点周期使信号电平变化的模拟图像信号,在矩阵显示装置上显示时及写入存储器进行信号处理等时,必须以与点周期一致的取样时钟时钟信号进行图像信号的取样。但是,在个人计算机等当中几乎没有该取样时钟信号的输出端。因此,必须以个人计算机等所输入的水平同步骤信号等为基础再生取样时钟信号。模拟图像信号如果在1个点周期中输出稳定的信号时不取样,就得不到正确的信号。从而,取样的定时必须合适。因此取样时钟信号的定时要由手动适当设定。
在图像设备中,利用PLL(phase locked loop)电路,使从个人计算机输入的水平同步骤信号倍增,频率、相位都与输入信号一致,可使取样时钟信号再生。但是PLL电路的输出信号为了通过后级的逻辑处理电路,生成显示控制所需要的定时信号,就会产生相位延迟。由于该相位延迟与输入信号的频率有关,所以对应于多种多样的输入信号的图像设备,相位的延迟无法唯一确定。从而定时信号的相位延迟的差异特别是在取样时就成了问题。
为了优化取样点,在特开平9-149291号公报中所述的图像信息装置中,采用了帧间图像信号的自相关。即,改变取样时钟信号的延迟量,对每个延迟量求出帧间的A/D变换的图像信号的自相关,将相关低的点作为信号变化点,而将信号变化点的中间附近作为最佳取样点。但是,该优化电路为了求相关值必须有帧存储器。从而必须有复杂的存储器控制电路,而且需要高速的时钟。另外,作为不使用存储器的方法,还有使用多个A/D变换电路的方法。但是存在需要有多个取样时钟信号的延迟电路的问题。
发明内容
本发明的目的在于提供一种图像信号处理装置,在将模拟图像变换为数字信号时,使取样点优化。
本发明的第1图像信号处理装置,包括:时钟发生电路,从所输入的同步骤信号中发生使图像信号数字化的取样时钟信号;相位控制电路,在取样时钟信号的1周期内使取样时钟信号的相位,控制在多个相位值中的任何一个上;第1信号输出电路,当输入图像信号大于阀值电平时,输出第1信号;第1计数器电路,在给定时间内对从第1信号输出电路所输入的第1信号进行计数;第2信号输出电路,由相位控制电路所控制的取样时钟信号的定时,当输入图像信号大于阀值电平时输出第2信号;第2计数器电路,在给定时间内对从第2信号输出电路所输入的第2信号进行计数;及判断电路,通过上述相位控制电路,使取样时钟信号的相位在取样时钟信号的1周期内依次进行转换,使该相位设定重复1周期以上,以相位转换所得到第1和第2计数器电路的输出信号的差异为基础,设定最佳的取样时钟信号的相位。例如,控制电路根据第1和第2计数器电路的输出信号相减的减法电路所得到的多个相减结果,设定最佳取样时钟信号的相位。这样,可以由2个计数器对图像信号超过阀值电平的次数进行计数,这种简单的电路构成,就可以不用二进制电路的输出信号和A/D变换电路的输出信号的定时调整。在取样时钟的相位控制中,还可不用高速取样时钟信号,可降低消耗功率。由于在二进制电路和A/D变换电路输出后面的电路中,不需要取样时钟信号,所以即使对高速信号,也可以进行计数器电路的处理。从而可以降低消耗功率,对LSI(large scale integrated circuit)是有利的。
在该图像信号处理装置中最佳取样时钟定时具体可用各种方法设定。例如,上述的判断电路将上述的第1和第2计数电路的输出信号的差的绝对值在规定值以下的取样时钟信号的相位,设定为最佳的取样时钟信号的相位。或者,上述的判断电路将上述的第1信号和第2信号的计数值差的绝对值在规定值以下、并且是最小的取样时钟信号的相位,设定为最佳取样时钟信号的相位。或者,通过上述相位控制电路对取样时钟信号的相位进行连续转换、并连续检测出上述的第1信号和第2信号的计数值差的绝对值在规定值以下的相位时,上述的判断电路将绝对值为规定值以下的连续相位的中心相位作为最佳取样时钟信号的相位。或者,通过上述的相位控制电路对取样时钟信号的相位进行连续转换、并连续检测出两个以上上述的第1信号和第2信号的计数值差的绝对值为最大值的相位的值时,上述的判断电路将这些值的中心作为最佳取样时钟信号的相位。
另外,在该图像信号处理装置中,最好是上述的判断电路当判断为上述第1计数器电路的输出值在规定值以下时,停止对相位控制电路的控制。从而,对于变化少的图像信息来说,停止相位的控制,可防止在最佳取样点检测中的误动作。
在该图像信号处理装置中,最好是还具有:阀值电平控制电路,对上述第1信号输出电路的二进制电平进行控制;及比较电路,对上述第2信号输出电路的输出信号与阀值电平进行比较;上述的判断电路判断上述第1计数器电路的输出是否在规定值以下,当在规定值以下时,则减小二进制电平控制电路和比较电路的各阀值电平。第1计数电路的输出在规定值以下是图像信息小电平的时候。因此,这时即使降低信号检测的电平,图像信息是小电平,也可以检测出最佳的取样点。
在本发明的第1图像信号处理方法中,从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;使取样时钟信号的相位在取样时钟信号的1周期内进行依次转换,使该相位设定重复1周期以上,每当相位转换时,当输入图像信号大于阀值电平时,输出第1信号,并在规定时间内对第1信号进行计数;当以取样时钟信号的定时输入图像信号大于阀值电平时,则输出第2信号,并在规定时间内对第2信号进行计数;以重复上述的相位转换所得到的第1信号和第2信号的计数值的差异为基础,设定最佳的取样时钟信号的相位。
在该图像信号处理方法中,最好是当判断上述的第1信号的计数值在规定以下时,停止相位控制即取样定时的控制。
另外,在该图像信号处理方法中,最好是当判断上述的第1信号的计数值在规定值以下时,则减小第1信号的阀值电平和第2信号的阀值电平。
其次,本发明的第2图像信号处理装置具有:信号输出电路(例如A/D变换电路),该电路对所输入的图像信号转换为二进制;时钟发生电路,从所输入的同步骤信号中产生取样时钟信号;相位控制电路,在取样时钟信号的1周期内使取样时钟信号的相位控制在多个相位值的任何一个上;延迟电路,该电路使上述信号输出电路的输出信号延迟1个取样周期;最大值检测电路,在给定时间内输入上述信号输出电路和延迟电路的输出信号,对两者进行相减运算,检测出其绝对值最大的值;及判断电路,对上述相位控制电路的取样时钟信号的相位在取样时钟信号1周期内依次进行转换,使该相位转换重复1周期以上,判断由最大值检测电路所检测的多个最大值分布中的最大值。将该最大值的相位设定为最佳取样点。根据本发明,求出对于1个取样前后的图像信号的相减结果,以检测出该绝对值的最大值分布的简单构成,就能够进行取样定时控制。另外通过检测最大值分布可以检测出信号电平的变化,可进行正确的取样相位的设定。
在本发明的第2图像信号处理方法中,从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;使取样时钟信号的相位在取样时钟信号的1周期内进行依次转换。使该相位设定重复1周期以上,每当相位变化时,使输入的图像信号转换为二进制;使二进制的信号延迟1个取样周期;在规定的时间内输入上述二进制的信号和延迟的信号,对两者进行相减运算,检测出其绝对值为最大的值。并且重复上述的相位转换,在所检测的多个最大值分布中判断最大的值,将最大的值的相位设定为最佳取样点。
还有,在本发明的第3图像信号处理方法中具有:时钟发生电路,从所输入的同步骤信号中产生取样时钟信号;相位控制电路,对由时钟发生电路所发生的取样时钟信号的相位进行控制;信号输出电路,以取样时钟信号的频率周期对交替变化的图像信号进行输入,以取样时钟信号的定时转换为二进制;2相处理电路,对上述信号输出电路的输出信号进行2相处理;多个电平变化检测电路,对上述2相处理电路的多个输出信号,分别判断有无电平变化;及判断电路,在上述相位控制电路中,使取样时钟信号的相位依次变化,将电平变化检测电路均未检测出任何有电平变化时的相位,设定为最佳取样点。从而,用低速处理就能进行取样定时的优化。
在本发明的第3图像信号处理方法中,从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;使取样时钟信号的相位在取样时钟信号的1周期内依次进行转换。使该相位转换重复1周期以上,每当相位转换时,以取样时钟信号的频率周期对交替变化的图像信号进行输入,将取样时钟信号作为取样定时,使图像信号转换为二进制;对二进制的信号进行2相处理;对由2相处理所得到的多个输出信号,分别判断有无电平变化;重复上述相位转换,将未检测出任一多个输出信号的电平变化时的相位,设定为最佳取样点。
本发明的公开并不是列举了所必要的所有特征,因此,这些特征的次组合也属于发明。
附图说明
图1为本发明的第1实施例中的图像信号处理装置的方框图。
图2为相位控制电路的电路图。
图3为第1判断电路的控制流程图。
图4为为说明本发明的第1实施例中的图像信号处理装置动作的波形图。
图5为本发明的第2实施例中的图像信号处理装置的方框图。
图6为本发明的第3实施例中的图像信号处理装置的方框图。
图7为第1判断电路的控制流程图。
图8为本发明的第4实施例中的图像信号处理装置的方框图。
图9为第4判断电路的控制流程图。
图10为本发明的第5实施例中的图像信号处理装置的方框图。
图11为2相处理的定时图。
图12为第5判断电路的控制流程图。
具体最佳方式
下面参照附图对本发明的图像信号处理装置的实施例进行详细说明。在附图中,相同的参照标号表示相同或同等部分。
图1表示本发明的第1实施例中的图像信号处理装置。图像信号处理装置例如是液晶显示装置。在该实施例的图像信号处理装置中,输入的模拟图像信号在二进制电路6和A/D转换电路2上与阀值电平进行比较,对2个计数器7、8越过阀值电平、图像信号变化的次数在规定时间内分别进行计数。在此,A/D变换电路2,以取样时钟信号控制的相位进行变换。这样,二进制电路6和A/D变换电路2以不同的定时进行与阀值电平的比较。如果取样时钟的相位适当,则没有2个计数值的差;但是如果不适当,则计数值的差变大。因此,对取样时钟信号,在取样时钟信号的1周期中,可以依次选择多数的相位(例如4相位)即多数的取样定时。而且,通过相位控制电路5在1个周期内依次选择相位,以各个可选择的多数相位(取样定时),在规定时间(1周期以上)内求2个计数值。这样,对可选择的多数相位,比较分别得到的计数值的差,将计数值的差比规定值小时的相位作为图像处理的最佳相位进行设定。
下面通过图1进行具体说明,将输入图像信号1供给A/D变换电路2。另一方面,根据同步骤信号(例如水平同步骤信号)3在PLL电路4和相位控制电路5上作成取样时钟信号70。PLL电路4以同步骤信号为基础产生取样时钟信号。相位控制电路5如图2所示,由3个串行连接的延迟器件51、52、53和选择器54构成,通过相位控制信号控制选择器54,这样就可以在取样时钟的1周期内输出4个不同相位的信号。即,相位控制电路5将对应于相位控制信号90的相位时钟信号输出给A/D变换电路2。A/D变换电路2按该时钟信号的取样定时对输入图像信号1进行取样,将8位的数字信号输出给图像处理电路11。图像处理电路11进行放大缩小等处理,使所得的图像数据显示在液晶显示屏12上。
输入图像信号1也供给由比较器构成的二进制电路6。二进制电路6与规定电平相比较,使输入图像信号1进行二进制,二进制输出信号60供给第1计数器电路7。(例如如图4所示,图像信号为1V时使规定电平为0.5V),另外,将A/D变换电路2的最高位的信号80供给第2计数器电路8。第1和第2计数器电路7、8在规定时间内(例如1个垂直期间或多数水平期间)对输入信号进行计数,供给减法电路9。A/D变换电路2的最高位通过采用与二进制电路6的阀值相同电平的二进制进行输出。从而,第1和第2计数器电路7、8以相同的阀值电平进行二进制,对图像信号1的变化进行计数(另外,不一定相同阀值电平也可以)。减法电路9对从第1和第2计数器电路7、8所供给的计数器值进行相减,将2个计数器值差的绝对值供给第1判断电路10。第1判断电路10使相位控制电路5的相位在1周期内依次变化,每当变化时,判断从减法电路9输出的差的绝对值是否在规定范围,并将规定范围以下时的设定相位作为最佳取样相位。
第1判断电路具有CPU,如上所述将相位控制信号90传输给相位控制电路5,对取样时钟的相位进行控制,设定第2计数器电路8的最佳取样定时。图3表示由CPU进行的取样优化的流程。首先,将相位控制信号90传输给相位控制电路5,使选择器54前进一个(步骤S10)。这样来对取样时钟信号的1周期中的取样相位进行设定。然后,使第1和第2计数器电路7、8的计数值复位(步骤S12),这样,2个计数器电路7、8的计数处理继续进行(步骤S14)。在规定期间结束之前(步骤S16)重复步骤S14的计数处理。当规定期间结束时,判断从减法电路9输出的计数值差的绝对值是否比规定值小(步骤S18)。如果计数值差的绝对值在规定值以上,则由于是异常的取样相位,所以返回步骤S10,将相位改设定为下一个值,重复上述的处理。如果所得到的计数值差的绝对值在规定值以下,则判断该相位为最佳取样相位(步骤S20)。这样,就可设定取样时钟信号的最佳相位。
图4表示该图像信号处理装置中的信号的波形。利用该波形图,说明取样相位适当的情况和不适当情况的动作。在图4的图像信号中,竖实线为基本相位,虚线表示由延迟所得到的3个相位。取样的相位由相位控制电路5在取样时钟的1周期内控制为4个值。使相位控制电路5的相位在取样时钟的1周期内依次变化,并且使其重复取样时钟的1个周期以上。对应于该4个相位如图4的A、B、C、D所示,使图像信号数字化的A/D变换电路2输出的最高位变化。在A时,在取样点51、55等进行取样。同样,在B时,在取样点52、56等进行取样,在C时,在取样点53、58等进行取样,在D时,在取样点54、58等进行取样。在C时,A/D变换电路2的输出信号80,由于是在输入信号的变化部分取样,所以最不稳定。从而,比较二进制信号60和最高位80可知,第1计数器电路7和第2计数器电路8的输出数据有很大不同,以相减结果有很大值来供给第1判断电路10,第1判断电路10将减法电路9的输出值的绝对值在规定值以上的取样点,判断为不良的取样点。在C时,取样相位是不适当的。相位控制电路5在多数取样点上对相位进行控制,从所得的多数相减结果中在第1判断电路10上判断最佳取样点。在图4的例子中,相减结果的值在C时大,而在A、B、D时小。设定适当的规定值,作为最佳取样相位至少选择相减结果的绝对值在规定值以下的相位。
最佳的取样相位可以用各种方法进行选择。例如,当相减结果的绝对值在规定值以下的可检测多数个时,也可以选择对应于其中最小值的相位。
另外,当在规定值以下检测多数个时,也可以将这些的中心作为最佳取样相位设定,这样就可以设定更稳定的取样点。
通过使相位控制电路5的相位在取样时钟的1周期内依次变化,并且在取样时钟的1个周期以上使其重复。当第1判断电路10对相减结果的差为最大值的取样时钟信号的相位值(例如图4的53的相位)至少检测出2个以上时,也可以将其中心作为取样时钟信号的最佳相位设定。
第1判断电路10的规定值,也可以对取样时钟信号的相位依次控制,以一个取样时钟信号的1周期检测出最大值和最小值,从其差中乘以比例求得。
一般来说不用减法电路,也可以用其他计算方法检测出2个计数值的不同。
在以上说明的图像信号处理装置中,由于用二进制的信号进行处理,所以最佳相位可以由廉价的电路构成进行设定。还可以不要二进制的输出信号和A/D变换后的数字电路的定时调整。为了检测变化的次数,不需要从PLL电路输出高速取样时钟信号,以便降低消耗功率。取样定时的调整在图像信号频率越高时越重要,但是本图像信号处理装置即使频率变高也可以使取样点最佳。
图5表示本发明的第2实施例中图像信号处理装置的构成。图1中所示的第1实施例的图像信号处理装置时,对于不太变化的图像信息来说,会产生最佳取样点的检测误动作。为此,在本实施例的图像信号处理装置中,在变化少的图像信息时,不进行取样时钟信号的最佳相位设定控制。
具体来说如图5所示,还设置有第2判断电路13和相位控制停止电路14。第2判断电路13具有比较器,使从第1计数器电路8所输出的计数值与规定值进行比较,当判断为在规定值以下时,则对相位控制停止电路14传输相位控制停止信号100,使相位控制信号90停止。相位控制停止电路14具有使相位控制信号90通过的开关,该开关由相位控制停止信号100控制。
下面进行进一步骤说明。在通常的图像信号时,由于从第1计数器电路8输出的计数值在规定值以上,所以相位控制停止电路14不接受相位控制停止信号100。这时,相位控制停止电路14将第1判断电路10输出的相位控制信号90直接传给相位控制电路5。这样,相位控制电路5根据相位控制信号90依次控制相位,设定最佳取样相位。
反之,当判断从第1计数器电路8输出的计数值在规定值以下时,则相位控制停止电路14从第2判断电路13接受相位控制停止信号100。这样,相位控制停止电路14使从第1判断电路10输入的相位控制信号90的输出停止。所谓第1计数器电路8所输出的值在规定值以下时,是指图像信号不太变化时。因此这时,为避免最佳取样点检测的误动作,而不进行取样定时的优化。这样,当判断第1计数器电路8的输出信号值在规定值以下时,通过由相位控制停止电路14停止相位控制,就可以防止变化少的图像信息中最佳取样点的检测误动作。
图6为表示本发明的第3实施例中的图像信号处理装置的方框图。在该图像信号处理装置中,当图像信息是小电平时也可检测出最佳取样点。为此,第3判断电路17是在图像信号为小电平时减小二进制电路的阀值、及A/D变换电路输出的数字值的阀值电平,可以进行最佳取样点的检测。
具体来说,该图像信号处理装置还具有二进制电平控制电路15、比较电路16及第3判断电路17。二进制电平控制电路15使从第3判断电路17输出的阀值电平模拟化,并作为二进制电路6的阀值电平输出。另外,比较电路16对A/D变换电路2的输出信号与第3判断电路17输出的阀值电平进行比较。第3判断电路17具有CPU,即使图像信号是小电平,也可减小设定二进制电路6和比较电路16的二进制的阀值电平,检测出最佳的取样点。另外,第3判断电路17,当图像信号为小电平时(对规定值以上不能检测时),对相位控制停止电路14输出相位控制停止信号110,使相位控制停止电路14动作,停止最佳取样点的调整。这时用显示画面、声音、或发光二极管等通知调整者。相位控制停止电路14具有使相位控制信号90通过的开关,该开关由相位控制停止信号110控制。这样,与第1实施例的图像信号处理装置一样,可以设定最佳取样点。
图7表示第3判断电路17的CPU的控制流程。首先,对从第1计数器电路8所输出的计数值与规定值进行比较(步骤S20)。当从第1计数器电路8输出的值在规定值以上时,不输出相位控制停止信号110(步骤S30)。这样,相位控制停止电路14使从第1判断电路10输出的相位控制信号90直接传输给相位控制电路5,这样,相位控制电路5,根据相位控制信号90依次控制相位,设定最佳取样相位。这是对通常的图像信号的控制。
反之,当判断从第1计数器电路8输出的计数值在规定值以下时,对相位控制停止电路14供给相位控制停止信号110(步骤22),这样相位控制停止电路14使从第1判断电路10所输入的相位控制信号90停止向相位控制电路5的输出。并且,第3判断电路17在二进制电平控制电路15上使二进制的阀值电平(模拟值)的设定向低变化(步骤S24),再次判断从第1计数器电路8所输出的值是否在规定值以上(步骤S26)。当使阀值电平的设定变化后判断为不在规定值以上时,返回步骤S24,并再次改变阀值。当改变阀值电平的设定,判断为在规定值以上时,则将该阀值电平供给比较电路16(步骤S28)。这样,从A/D变换电路2所输出的数字输出信号在与二进制电路6相同的阀值电平上进行比较、并进行二进制。然后,解除向相位控制停止电路14输出的相位控制停止信号110(步骤S30),进行最佳取样点的控制。即,相位控制停止电路14将相位控制信号90传输给相位控制电路5,从而进行最佳取样点的调整。这样,当第1计数器电路8的计数值在规定值以下时,由于第3判断电路17使二进制电路6的二进制的阀值电平和比较电路16的二进制阀值电平改变,所以即使图像信息很小,也能够检测出最佳取样点。
下面表示本发明的第4实施例中的图像信号处理装置。在该图像信号处理装置中,在转换相位的同时求出1个取样定时前后的图象信号的相减结果。相减结果绝对值的最大值对应于信号电平变化为最大的相位。因此,从相减结果绝对值的最大值的分布将最大值时的相位作为最佳取样点。
图8是第4实施例的图像信号处理装置的方框图。相位控制电路5对从PLL电路4输出的取样时钟信号的相位进行控制,供给A/D变换电路2和延迟电路20。A/D变换电路2使输入图像信号1进行数字化。延迟电路20由取样时钟信号工作的延迟触发器(D-FF)构成,以1取样周期对A/D变换电路2的最高位的输出信号进行延迟。减法电路21分别输入A/D变换电路2和延迟电路20的输出信号,对两者进行减法运算,传输给最大值检测电路22。最大值检测电路22检测出1个取样前后的相减值的绝对值为最大值,传输给第4判断电路23。第4判断电路23,将相位控制信号传输给相位控制电路5,依次对取样时钟信号的相位进行控制,在由最大值检测电路22所检测的多数最大值中,再判断最大的相位。然后,再将最大的相位控制电路15的相位作为最佳取样点来进行设定。这样,以检测在1个取样前后的图像信号相减值的最大值这种简单的电路构件,就可以检测最佳取样点。通过检测最大值的分布,可以检测出信号电平的变化,可进行正确的取样相位的设定。即使是全白的固定电平的图像信号也可以同时判断,可以防止误动作。
图9表示第4判断电路22的CPU的控制流程。首先,将取样时钟信号的1个周期中为设定最初取样相位的相位控制信号90传输给号传输给相位控制电路5(步骤S50)。然后求出1个取样前后的图像信号差的绝对值的最大值(步骤S52)。接着,在1个周期内,对可以设定的规定的全部取样相位,判断测定是否已结束(步骤S54)。如果未结束,则返回步骤50,设定下一个为取样相位的相位控制信号,输入差的绝对值。如果在1个周期内规定的全部取样相位的测定已结束,则将相位控制信号确定为在1个周期的相位中给予差的绝对值最大值的相位控制信号(步骤S56)。
下面说明本发明的第5实施例中图像信号处理装置。如图10所示,在该图像信号处理装置中,利用以取样频率的周期交替变化的规定图像信号30,调整最佳的取样定时。相位控制电路5对PLL电路4产生的取样时钟信号的相位进行控制。A/D变换电路2对以取样频率的周期交替变化的规定图像信号30,进行数字化。接着,通过2相处理电路使A/D变换电路2的输出信号中的1位或多位在2系统中进行处理。在2相处理电路中,从A/D变换电路2的输出的信号,输入到2系统的延迟触发器(D-FF)34、35中。倒相器31、33、1/2分频电路32产生对取样时钟信号进行1/2分频的时钟信号及其反相信号,该时钟信号及其反相信号分别作为时钟信号供给延迟触发器(D-FF)34、35。图11的定时图中表示了各电路的输出信号,例如当输入信号(A/D变换电路的输出信号)是以取样周期交替变为白和黑时,如果取样规定适当,进行2相处理的2系统输出(延迟触发器35、34的输出)一定都是固定电平(白、白、白、......或者黑、黑、黑、......),电平无变化。多数的电平变化检测电路36、37分别检测延迟触发器34、35的输出信号的变化,将电平变化的检测结果供给第5判断电路38。例如如果有电平的变化,则将“1”的状态信号供给第5判断电路38。这时,第5判断电路38判断为取样点不良,并在相位控制电路5上进行相位控制设定。反之,当没有电平变化时,则判断为最佳取样点,将没有电平变化时的相位设定在最佳取样点上。这样,通过输入规定的图像信号,用简单的2相处理就可以检测最佳取样点。另外,可以用低速处理检测电平变化,这对IC化是有效的。作为2相处理电路除了图10所示的例子外,还有各种电路构成。
图12表示第5判断电路38的CPU控制的流程。首先,以取样频率的周期,开始白和黑的规定图像信号30的输入(步骤S70)。然后,变更对取样时钟信号相位的相位控制信号90,传输给相位控制电路5(步骤S72)。接着通过电平变化检测电路36、37对2相处理的信号的电平变化进行监视(步骤S74),判断是否有电平变化(步骤S76)。当检测出电平变化时,则是不良的取样点,返回步骤S72,变更相位控制信号,设定下一个取样相位,继续同样的监视。如果没有电平变化,则接着判断规定期间是否已经结束(步骤S78)。如果未结束,则返回步骤S74,继续电平变化的监视。如果规定期间已结束,则判断为最佳取样点,并将该相位作为最佳取样相位进行设定(步骤S80)。
本发明通过实施例进行了具体说明,但是本发明的范围如权利要求所述,在其所包含的各种变形均包括在本发明中。
Claims (15)
1.一种图像信号处理装置,其特征在于包括:
时钟发生电路,从所输入的同步骤信号中发生使图像信号数字化的取样时钟信号;
相位控制电路,在取样时钟信号的1周期内使取样时钟信号的相位,控制在多个相位值中的任何一个上;
第1信号输出电路,当输入图像信号大于阀值电平时,输出第1信号;
第1计数器电路,在给定时间内对从第1信号输出电路所输入的第1信号进行计数;
第2信号输出电路,由相位控制电路所控制的取样时钟信号的定时,当输入图像信号大于阀值电平时输出第2信号;
第2计数器电路,在给定时间内对从第2信号输出电路所输入的第2信号进行计数;及
判断电路,通过上述相位控制电路,使取样时钟信号的相位在取样时钟信号的1周期内依次进行转换,使该相位设定重复1周期以上,以相位转换所得到第1和第2计数器电路的输出信号的差异为基础,设定最佳的取样时钟信号的相位。
2.根据权利要求1所述的图像信号处理装置,其特征在于:
所述第1信号输出电路是使输入图像信号转换为二进制的二进制电路;
所述第2信号输出电路是使输入图像信号数字化的A/D变换电路;
3.根据权利要求1所述的图像信号处理装置,其特征在于:
所述的判断电路将所述的第1信号和第2信号的计数值差的绝对值在规定值以下的取样时钟信号的相位,设定为最佳的取样时钟信号的相位。
4.根据权利要求1所述的图像信号处理装置,其特征在于:
所述的判断电路将上述的第1信号和第2信号的计数值差的绝对值在规定值以下、并且是最小的取样时钟信号的相位,设定为最佳取样时钟信号的相位。
5.根据权利要求1所述的图像信号处理装置,其特征在于:
所述判断电路通过所述相位控制电路对取样时钟信号的相位进行连续转换、并连续检测出上述的第1信号和第2信号的计数值差的绝对值在规定值以下的相位时,将绝对值为规定值以下的连续相位的中心相位作为最佳取样时钟信号的相位。
6.根据权利要求1所述的图像信号处理装置,其特征在于:
所述判断电路通过所述的相位控制电路对取样时钟信号的相位进行连续转换、并连续检测出两个以上所述的第1信号和第2信号的计数值差的绝对值为最大值的相位值时,将这些值的中心作为最佳取样时钟信号的相位。
7.根据权利要求1所述的图像信号处理装置,其特征在于:
所述判断电路当判断为所述第1计数器电路的输出值在规定值以下时,停止对相位控制电路的控制。
8.根据权利要求1所述的图像信号处理装置,其特征在于还包括:
二进制电平控制电路,对所述第1信号输出电路的阀值电平进行控制;及
比较电路,对所述第2信号输出电路的输出信号与阀值电平进行比较;
所述判断电路判断所述第1计数器电路的输出是否在规定值以下,当在规定值以下时,则减小二进制电平控制电路和比较电路的各阀值电平。
9.一种图像信号处理方法,其特征在于:
从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;
使取样时钟信号的相位在取样时钟信号的1周期内进行依次转换,使该相位设定重复1周期以上,每当相位转换时,
当输入图像信号大于阀值电平时,输出第1信号,并在规定时间内对第1信号进行计数;
当以取样时钟信号的定时输入图像信号大于阀值电平时,则输出第2信号,并在规定时间内对第2信号进行计数;
以重复所述的相位转换所得到的第1信号和第2信号的计数值的差异为基础,设定最佳的取样时钟信号的相位。
10.根据权利要求9所述的图像信号处理方法,其特征在于:
当判断所述的第1信号的计数值在规定值以下时,停止相位控制。
11.根据权利要求9所述的图像信号处理方法,其特征在于:
当判断上述的第1信号的计数值在规定值以下时,则减小第1信号的阀值电平和第2信号的阀值电平。
12.一种图像信号处理装置,其特征在于包括:
信号输出电路,该电路对所输入的图像信号转换为二进制;
时钟发生电路,从所输入的同步骤信号中产生取样时钟信号;
相位控制电路,在取样时钟信号的1周期内使取样时钟信号的相位控制在多个相位值的任何一个上;
延迟电路,该电路使所述信号输出电路的输出信号延迟1个取样周期;
最大值检测电路,在给定时间内输入所述信号输出电路和延迟电路的输出信号,对两者进行相减运算,检测出其绝对值最大的值;及
判断电路,对所述相位控制电路的取样时钟信号的相位在取样时钟信号1周期内依次进行转换,使该相位转换重复1周期以上,判断由最大值检测电路所检测的多个最大值分布中的最大值。将该最大值的相位设定为最佳取样点。
13.一种图像信号处理方法,其特征在于:
从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;
使取样时钟信号的相位在取样时钟信号的1周期内进行依次转换,使该相位设定重复1周期以上,每当相位变化时,
使输入的图像信号转换为二进制;
使二进制的信号延迟1个取样周期;
在规定的时间内输入所述二进制的信号和延迟的信号,对两者进行相减运算,检测出其绝对值为最大的值;
重复所述的相位转换,在所检测的多个最大值分布中判断最大的值,将最大的值的相位设定为最佳取样点。
14.一种图像信号处理装置,其特征在于包括:
时钟发生电路,从所输入的同步骤信号中产生取样时钟信号;
相位控制电路,对由时钟发生电路所发生的取样时钟信号的相位进行控制;
信号输出电路,以取样时钟信号的频率周期对交替变化的图像信号进行输入,以取样时钟信号的定时转换为二进制;
2相处理电路,对所述信号输出电路的输出信号进行2相处理;
多个电平变化检测电路,对所述2相处理电路的多个输出信号,分别判断有无电平变化;及
控制电路,在所述相位控制电路中,使取样时钟信号的相位依次变化,将所述的多个电平变化检测电路在规定时间内均未输出任何有电平变化时的相位,设定为最佳取样点。
15.一种图像信号处理方法,其特征在于:
从所输入的同步骤信号中产生使图像信号数字化的取样时钟信号;
使取样时钟信号的相位在取样时钟信号的1周期内依次进行转换,使该相位转换重复1周期以上,每当相位转换时,
以取样时钟信号的频率周期对交替变化的图像信号进行输入,将取样时钟信号作为取样定时,使图像信号转换为二进制;
对二进制的信号进行2相处理;
对由2相处理所得到的多个输出信号,分别判断有无电平变化;
重复所述相位转换,将在规定时间内未产生任何由上述2相处理所得到的多个输出信号的电平变化时的相位,设定为最佳取样点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36982/1998 | 1998-02-19 | ||
JP3698298 | 1998-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1290388A CN1290388A (zh) | 2001-04-04 |
CN1139247C true CN1139247C (zh) | 2004-02-18 |
Family
ID=12484968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB998028592A Expired - Lifetime CN1139247C (zh) | 1998-02-19 | 1999-02-18 | 图像信号处理装置及其处理方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6462726B1 (zh) |
EP (1) | EP1058234B1 (zh) |
JP (1) | JP3934339B2 (zh) |
CN (1) | CN1139247C (zh) |
CA (1) | CA2321291C (zh) |
DE (1) | DE69933923T2 (zh) |
WO (1) | WO1999042989A1 (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4787395B2 (ja) * | 2000-03-02 | 2011-10-05 | Necディスプレイソリューションズ株式会社 | 表示装置 |
TW521256B (en) * | 2000-05-18 | 2003-02-21 | Semiconductor Energy Lab | Electronic device and method of driving the same |
US6675326B1 (en) * | 2000-07-11 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for detecting a data receiving error |
US6559837B1 (en) | 2000-09-25 | 2003-05-06 | Infocus Corporation | Image luminance detection and correction employing histograms |
TW562964B (en) * | 2001-03-08 | 2003-11-21 | Sanyo Electric Co | Image display device |
US20020193090A1 (en) * | 2001-05-23 | 2002-12-19 | Sugar Gary L. | System and method for dynamic sampling rate adjustment to minimize power consumption in wideband radios |
JP3883904B2 (ja) * | 2001-06-15 | 2007-02-21 | シャープ株式会社 | 表示装置及び表示システム |
JP3751251B2 (ja) * | 2002-01-11 | 2006-03-01 | Necディスプレイソリューションズ株式会社 | 映像信号処理装置及び方法 |
EP1489747A4 (en) * | 2002-03-22 | 2005-07-20 | Thine Electronics Inc | SEMICONDUCTOR INTEGRATED CIRCUIT |
EP1453238A1 (en) * | 2003-02-25 | 2004-09-01 | CoreOptics, Inc., c/o The Corporation Trust Center | Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit |
JP2005099598A (ja) * | 2003-09-26 | 2005-04-14 | Sanyo Electric Co Ltd | 表示装置 |
JP4787470B2 (ja) * | 2004-03-30 | 2011-10-05 | Necディスプレイソリューションズ株式会社 | 画像表示装置の動作方法および画像表示装置 |
US7061281B2 (en) * | 2004-06-15 | 2006-06-13 | Mediatek Inc. | Methods and devices for obtaining sampling clocks |
KR20060060570A (ko) * | 2004-11-30 | 2006-06-05 | 산요덴키가부시키가이샤 | 표시 장치용 구동 회로 및 플렉시블 프린트 배선판 및액티브 매트릭스형 표시 장치 |
CN1858839B (zh) * | 2005-05-02 | 2012-01-11 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
JP4858388B2 (ja) | 2007-09-28 | 2012-01-18 | ソニー株式会社 | 固体撮像装置、駆動制御方法、および撮像装置 |
TWI401668B (zh) * | 2008-07-15 | 2013-07-11 | Au Optronics Corp | 訊號產生方法及應用其之顯示裝置與時脈控制器 |
CN101901589B (zh) * | 2009-06-01 | 2013-01-02 | 奇景光电股份有限公司 | 影像处理系统与内存装置的取样相位校正方法 |
US8760631B2 (en) * | 2010-01-27 | 2014-06-24 | Intersil Americas Inc. | Distance sensing by IQ domain differentiation of time of flight (TOF) measurements |
US9385858B2 (en) * | 2013-02-20 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing phase estimation for clock and data recovery |
WO2017101083A1 (zh) * | 2015-12-17 | 2017-06-22 | 华为技术有限公司 | 比较数据的设备和方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270470A (ja) * | 1988-04-22 | 1989-10-27 | Seiko Epson Corp | サンプリング回路 |
JPH02124691A (ja) * | 1988-11-02 | 1990-05-11 | Seiko Epson Corp | サンプリング回路 |
JPH07212616A (ja) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 映像装置のサンプリングクロック発生回路 |
JP3389955B2 (ja) * | 1994-07-11 | 2003-03-24 | 株式会社富士通ゼネラル | サンプリングクロック自動調整方法及びその回路 |
JPH08171363A (ja) * | 1994-10-19 | 1996-07-02 | Sony Corp | 表示装置 |
US5748167A (en) * | 1995-04-21 | 1998-05-05 | Canon Kabushiki Kaisha | Display device for sampling input image signals |
JP3622270B2 (ja) * | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
JP3487119B2 (ja) | 1996-05-07 | 2004-01-13 | 松下電器産業株式会社 | ドットクロック再生装置 |
US6147668A (en) * | 1998-06-20 | 2000-11-14 | Genesis Microchip Corp. | Digital display unit of a computer system having an improved method and apparatus for sampling analog display signals |
-
1999
- 1999-02-18 EP EP99905224A patent/EP1058234B1/en not_active Expired - Lifetime
- 1999-02-18 CA CA002321291A patent/CA2321291C/en not_active Expired - Lifetime
- 1999-02-18 JP JP2000532844A patent/JP3934339B2/ja not_active Expired - Lifetime
- 1999-02-18 DE DE69933923T patent/DE69933923T2/de not_active Expired - Lifetime
- 1999-02-18 US US09/622,287 patent/US6462726B1/en not_active Expired - Lifetime
- 1999-02-18 WO PCT/JP1999/000706 patent/WO1999042989A1/ja active IP Right Grant
- 1999-02-18 CN CNB998028592A patent/CN1139247C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1058234B1 (en) | 2006-11-08 |
CA2321291C (en) | 2003-04-22 |
DE69933923T2 (de) | 2007-09-13 |
DE69933923D1 (de) | 2006-12-21 |
US6462726B1 (en) | 2002-10-08 |
EP1058234A1 (en) | 2000-12-06 |
JP3934339B2 (ja) | 2007-06-20 |
CA2321291A1 (en) | 1999-08-26 |
CN1290388A (zh) | 2001-04-04 |
EP1058234A4 (en) | 2002-08-21 |
WO1999042989A1 (fr) | 1999-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1139247C (zh) | 图像信号处理装置及其处理方法 | |
CN1086891C (zh) | 帧像素数据发生系统 | |
CN1664754A (zh) | 电源管理控制器及微处理器和微处理器实时电源管理方法 | |
CN1713267A (zh) | 取样时钟脉冲相位选取方法与装置 | |
CN1164081C (zh) | 用于处理监视器同步信号的装置和方法 | |
CN1632849A (zh) | 通用型平板显示控制器及其控制方法 | |
KR100188386B1 (ko) | 시 간격 측정 시스템 및 그에 적용된 방법 | |
US5488325A (en) | Timing generator intended for semiconductor testing apparatus | |
CN1561636A (zh) | 视频信号处理装置,视频信号处理方法以及视频源判定装置 | |
CN1830011A (zh) | 图像信号处理装置以及图像信号处理方法 | |
US5887079A (en) | Image processing apparatus | |
KR100632297B1 (ko) | 해상도 저감기 | |
CN1230052A (zh) | 数字处理锁相环的相位补偿电路 | |
JP2000091889A (ja) | パルス信号発生装置及びパルス信号発生方法 | |
CN1198042A (zh) | 产生短时同步延迟信号的电路及使用该电路的倍频电路 | |
CN1275386C (zh) | 脉冲工作周期自动修正装置及方法 | |
KR100339459B1 (ko) | 액정표시장치 | |
CN1874417A (zh) | Pll控制电路及其控制方法 | |
JPH1070469A (ja) | ランレングス符号化装置 | |
CN113327261B (zh) | 一种基于随机计算的无误差省资源图像边缘检测算子方法 | |
JP3339542B2 (ja) | サンプリングクロック周期制御方法および装置 | |
KR100440108B1 (ko) | 신호 처리 장치 | |
SU1631749A1 (ru) | Способ преобразовани многоградационного изображени в двухградационное | |
SU1721607A1 (ru) | Генератор случайных чисел | |
CN101064815A (zh) | 使用单一时钟的图像同步转换方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20040218 |