DE69933923T2 - Videosignalprozessor - Google Patents

Videosignalprozessor

Info

Publication number
DE69933923T2
DE69933923T2 DE69933923T DE69933923T DE69933923T2 DE 69933923 T2 DE69933923 T2 DE 69933923T2 DE 69933923 T DE69933923 T DE 69933923T DE 69933923 T DE69933923 T DE 69933923T DE 69933923 T2 DE69933923 T2 DE 69933923T2
Authority
DE
Germany
Prior art keywords
signal
phase
sampling clock
clock signal
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69933923T
Other languages
English (en)
Other versions
DE69933923D1 (de
Inventor
Masanori Hamada
Hiroshi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP3698298 priority Critical
Priority to JP3698298 priority
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to PCT/JP1999/000706 priority patent/WO1999042989A1/ja
Application granted granted Critical
Publication of DE69933923D1 publication Critical patent/DE69933923D1/de
Publication of DE69933923T2 publication Critical patent/DE69933923T2/de
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/1255Synchronisation of the sampling frequency or phase to the input frequency or phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Description

  • Technisches Umfeld
  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur Verarbeitung eines Videosignals, die ein analoges Videosignal in ein digitales Signal umwandelt.
  • Technischer Hintergrund
  • In letzter Zeit werden vornehmlich Flüssigkristall-Bildschirme als Anzeigevorrichtungen für die Wiedergabe von Videosignalen weiterentwickelt, um Katodenstrahl-Röhrenbildschirme (CRT) zu ersetzen. Videosignale, die ausgehend von einem Computer von einer Anzeigenvorrichtung, wie zum Beispiel einem Flüssigkristall-Bildschirm (LCD) empfangen werden, sind analoge Signale, und der Signalpegel ändert sich mit der Bildpunktperiode. Aus diesem Grund wird ein Abtasttaktsignal, das mit der Bildpunktperiode übereinstimmt, zur Signalverarbeitung dann benötig, wenn das Signal in einen Speicher geschrieben wird, wenn das Signal auf einer Matrix-Anzeigevorrichtung und dergleichen angezeigt wird. und dergleichen. Jedoch haben die meisten Computer (PC) keinen Ausgangsanschluss für ein derartiges Abtasttaktsignal. Dementsprechend ist es notwenig, das Abtasttaktsignal basierend auf einem horizontalen Synchronisationssignal oder dergleichen, welches von einem Computer oder dergleichen empfangen wird, zu reproduzieren. Darüber hinaus kann das analoge Videosignal nicht korrekt empfangen werden, wenn es innerhalb der Bildpunktperiode nicht zeitlich dann abgetastet wird, wenn ein stabiles Signal ausgegeben wird. Aus diesem Grund muss das Abtasten zeitlich angemessen stattfinden. Dann wird ein geeignetes Timing des Abtasttaktsignals manuell eingestellt.
  • In einem Bildwiedergabegerät kann das Abtasttaktsignal mit Hilfe eines phasengekoppelten Regelkreises (PLL) dadurch reproduziert werden, dass die horizontalen Synchronisationseingangssignale vervielfacht werden und sowohl die Frequenz, als auch die Phase an das Eingangssignal angeglichen wird. Jedoch weist das Ausgangssignal des PLL-Kreises eine Phasenverzögerung auf, weil das Taktsignal, welches zur Anzeigensteuerung benötigt wird, in einem logischen Schaltkreis zu einem späteren Zeitpunkt generiert wird. Weil diese Phasenverzögerung von der Frequenz des Eingangssignals abhängig ist, kann nicht ausschließlich in einem Videogerät bestimmt werden, welches verschiedene Eingangssignale empfangen kann. Deshalb ist eine Streuung des Taktsignals aufgrund der Phasenverzögerung ein Problem, besonders beim Abtasten.
  • Um den Abtastpunkt zu optimieren, verwendet eine Videoinformations-Vorrichtung gemäß der japanischen Patentveröffentlichung 9-149291 (1997) eine Autokorrelation von Videosignalen zwischen Frames. Es wird also eine Zeitverzögerung des Abtasttaktsignals sukzessive verändert und es wird die Autokorrelation zwischen den Frames des Videosignals nach Analog-Digitaler-Wandlung für jede Verzögerungszeit festgestellt. Dann wird ein Bildpunkt, der eine niedrige Korrelation aufweist als ein Bildpunkt angenommen, bei dem das Signal verändert wird. Durch Veränderung der Abtasttaktverzögerung wird daraufhin ein optimaler Abtastpunkt bei einem Mittelwert oder in der Nähe des Mittelwertes des Punktes der Signalveränderung ermittelt. Jedoch benötigt dieser konventionelle Optimierungsschaltkreis einen Frame-Speicher, um den Korrelationswert zu ermitteln. Aus diesem Grund werden ein komplizierter Speichersteuerungsschaltkreis und ein Hochgeschwindigkeitstaktsignal benötigt. Ein Verfahren, das eine Vielzahl von A/D Wandlungsschaltkreisen verwendet, ist als Verfahren bekannt, welches keinen Speicher benötigt. Jedoch weist dieses Verfahren das Problem auf, dass eine Vielzahl von Verzögerungsschaltkreisen für den Abtasttakt notwenig sind.
  • Ein Ziel der Erfindung ist es eine Vorrichtung zur Verarbeitung eines Videosignals bereit zu stellen, welche den Abtastpunkt dann optimiert, wenn ein analoges Videosignal in ein digitales gewandelt wird.
  • In EP 0 807 923 A1 wird ein Verfahren zur Reproduzierung eines Bildpunkttaktes und eine Vorrichtung beschrieben, welche automatisch den Bildpunkttakt einfach dadurch reproduziert, dass die Bildpunkttakt-Frequenz einer Videosignalquelle eingestellt wird und die Phasendifferenz des Bildpunkttaktes, die auf dem Übertragungsweg oder dergleichen zu Stande kommt, korrigiert wird.
  • Offenbarung der Erfindung
  • Eine Vorrichtung zur Verarbeitung eines Videosignals gemäß der vorliegenden Erfindung verfügt über:
    einen Taktgenerator, der ein Abtasttaktsignal generiert, um einen Videosignal, das auf einem Eingangssynchronisationssignal basiert, zu digitalisieren;
    eine Phasensteuervorrichtung, welche dazu ausgebildet ist, die Phase des Abtasttaktsignals anhand einer Phase aus einer Vielzahl von Phasen innerhalb einer Periode des Abtasttaktsignals zu steuern;
    einen ersten Signalgenerator, der dazu ausgebildet ist, ein erstes Signal dann zu generieren, wenn das Eingangsvideosignal größer als ein Schwellwert ist;
    einen ersten Zähler, der dazu ausgebildet ist, das erste Signal zu zählen, welches er von erstem Signalgenerator in einer vorbestimmten Zeit empfängt;
    einen zweiten Signalgenerator, welcher dazu ausgebildet ist, ein zweites Signal dann zu generieren, wenn das Eingangsvideosignal größer ist als ein weiterer Schwellwert, zeitlich angepasst an das Abtasttaktsignal, das von gesagter Phasensteuervorrichtung gesteuert wird;
    einen zweiten Zähler, der dazu ausgebildet ist, das zweite Signal zu zählen, welches von zweitem Signalgenerator in der vorbestimmten Zeit empfangen wird;
    und eine Steuereinheit, die die Phasensteuervorrichtung dazu zu veranlasst, die Phase des Abtasttaktsignals innerhalb einer Periode des Abtasttaktsignals zu verändern, die Phasenveränderung über eine oder mehrere Perioden des Abtasttaktsignals zu wiederholen und die Phase des optimale Abtasttaktsignal auf Basis der für jede Phasenveränderung gebildeten Differenz zwischen den Ausgangssignalen des ersten und zweiten Zählers, einzustellen.
  • Beispielsweise stellt die Steuereinheit die optimale Phase des Abtasttaktsignals anhand einer Vielzahl von Subtraktionsergebnissen ein, die von dem Subtrahierer, welcher Subtraktionen zwischen den Ausgangssignalen des ersten und des zweiten Zählers durchführt, erhalten werden. Auf diese Weise kann die Phase des Abtasttaktsignals einfach dadurch gesteuert werden, dass die Anzahl der Fälle, in denen das Videosignal den Schwellwertpegel übersteigt, durch die beiden Zähler gezählt wird. Darüber hinaus ist eine zeitliche Steuerung des Ausgangssignals des Binarizing-Schaltkreises und des Analog-Digital-Wandlers nicht notwendig. Des Weiteren ist kein Hochgeschwindigkeitstaktsignal notwendig, um die Phase des Abtasttaktsignals zu steuern, sodass der Energieverbrauch ge senkt wird. Darüber hinaus können die Zähler ein Hochgeschwindigkeitssignal erzeugen, weil das Abtasttaktsignal nicht nach der Ausgabe des Binarizing-Schaltkreises und des Analog-Digital-Wandlers benötigt wird. Deswegen reduziert dies den Energieverbrauch und ist vorteilhaft in bezug auf die Herstellung eines hierfür groß angelegten integrierten Schaltkreises.
  • In dem Videosignalsteuerungsschaltkreis kann der zeitlich optimal eingestellte Abtasttakt auf verschiedene Art und Weisen eingestellt werden. Beispielsweise stellt die Steuereinheit eine Phase des Abtasttaktsignals als die Phase des optimalen Abtasttaktsignals ein, bei der ein Absolutwert der Zählwerte des ersten und zweiten Signals gleich ist oder kleiner, als ein vorherbestimmter Schwellwert. Alternativ dazu stellt die Steuereinheit eine Phase des Abtasttaktsignals als die Phase des optimalen Abtasttaktsignals ein, bei der ein Absolutwert der Zählwerte des ersten und zweiten Signals kleiner oder gleich einem vorherbestimmten Schwellwert ist. Alternativ dazu veranlasst die Steuereinheit die Phasensteuervorrichtung dazu, die Phase des Abtasttaktsignals in einer Periode des Abtasttaktsignals sequenziell zu verändern, und wenn die Steuereinheit fortlaufend eine Phase des Abtasttaktsignals detektiert, bei der ein Absolutwert der Zählwerte des ersten und des zweiten Signals gleich ist oder kleiner, als ein vorherbestimmter Schwellwert, stellt die Steuereinheit einen mittleren Wert der fortlaufend detektierten Phasen des Abtasttaktsignals als die Phase des optimale Abtasttaktsignals ein. Alternativ dazu veranlasst die Steuereinheit die Phasensteuervorrichtung dazu, die Phase des Abtasttaktsignals in einer Periode des Abtasttaktsignals sequentiell zu verändern, und wenn die Steuereinheit zwei oder mehr Phasen des Abtasttaktsignals detektiert, bei der ein Absolutwert der Zählwerte des ersten und des zweiten Signals einen Maximalwert erreichen, stellt die Steuereinheit einen mittleren Wert der zwei oder mehr Phasen des Abtasttaktsignals als die Phase des optimalen Abtasttaktsignals ein.
  • Darüber hinaus beendet die Steuereinheit in dem Videosignal-Aufbereitungsschaltkreis vorzugsweise die Steuerung der Phasensteuervorrichtung dann, wenn der Ausgangswert des ersten Zählers gleich oder kleiner ist, als ein vorherbestimmter Wert. Dementsprechend wird die Phasensteuervorrichtung für ein Videosignal, das sich nicht stark verändert, gestoppt, sodass Fehlfunktionen verhindert werden, sobald der optimale Abtastpunkt detektiert worden ist.
  • Darüber hinaus verfügt die Steuereinheit in dem Videosignal-Aufbereitungsschaltkreis über eine Schwellwertpegelsteuereinheit, welche den Schwellwertpegel des ersten Signalgenerators steuert und einen Vergleicher, der das Ausgangssignal des zweiten Signalgenerators mit einem anderen Schwellwert vergleicht. Die Steuereinheit entscheidet, ob der Ausgangswert des ersten Zählers gleich ist oder kleiner, als der vorherbestimmter Wert. Daraufhin verkleinert sie die Schwellwerte des ersten Signalgenerators und des Vergleichers, wenn der Ausgangswert des ersten Zählers gleich ist oder kleiner, als der vorherbestimmter Wert. Der Ausgangswert des ersten Zählers ist gleich oder kleiner, als der vorherbestimmte Wert, wenn das Videosignal einen niedrigen Signalpegel aufweist. In einem solchen Fall wird dann der Pegel für die Signaldetektion herabgesetzt, sodass der optimale Abtastpunkt auch dann detektiert werden kann, wenn das Videosignal einen niedrigen Signalpegel aufweist.
  • Gemäß einem ersten Verfahren zur Aufbereitung eines Videosignals entsprechend der vorliegenden Erfindung, wird ein Abtasttaktsignal generiert, um ein Videosignal, das auf einem Inputsynchronisationssignal basiert, zu digitalisieren und die Phase des Abtasttaktsignals wird bei einer von einer Vielzahl von Phasen sequentiell innerhalb einer Phase des Abtasttaktsignals verändert. Die Phaseneinstellung wird über eine oder mehrere Perioden des Abtasttaktsignals wiederholt und für jede der Phaseneinstellungen wird ein erstes Signal dann generiert, wenn das Videosignal größer ist, als ein Schwellwertpegel, und das erste Signal wird innerhalb einer vorherbestimmten Zeit gezählt. Darüber hinaus wird ein zweites Signal dann generiert, wenn das Videoeingangssignal größer ist, als ein weiterer Schwellwertpegel, bei einem Timing, die dem Abtasttaktsignal entspricht, und das zweite Signal wird innerhalb einer vorherbestimmten Zeit gezählt. Dann wird eine optimale Phase des Abtasttaktsignals basierend auf Differenzen zwischen den Zählwerten, die durch eine wiederholte Veränderung der Phase erhalten werden, eingestellt.
  • In dem Verfahren zur Aufbereitung eines Videosignals wird die Phasensteuervorrichtung vorzugsweise dann gestoppt, wenn der Zählwert des ersten Signals gleich ist oder kleiner, als ein vorherbestimmter Wert.
  • Gemäß dem Verfahren zur Verarbeitung eines Videosignals werden die Schwellwertpegel für das erste und das zweite Signal vorzugsweise dann ge senkt, wenn der Zählwert des ersten Signals gleich ist oder kleiner, als ein vorherbestimmter Wert.
  • Kurze Erklärung der Zeichnungen
  • 1 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer ersten Ausführungsvariante der vorliegenden Erfindung;
  • 2 ist ein Schaltplan der Schaltung eines Phasensteuerschaltkreises;
  • 3 ist ein Flussdiagramm der Steuerung eines ersten Entscheidungsschaltkreises;
  • 4 ist ein Wellenformdiagramm der Vorrichtung zur Verarbeitung eines Videosignals gemäß der ersten Ausführungsvariante der vorliegenden Erfindung;
  • 5 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer zweiten Ausführungsvariante der vorliegenden Erfindung;
  • 6 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer dritten Ausführungsvariante der vorliegenden Erfindung;
  • 7 ist ein Flussdiagramm der Steuerung eines ersten Entscheidungsschaltkreises;
  • 8 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer vierten Ausführungsvariante, die nicht Teil der vorliegenden Erfindung ist.
  • 9 ist ein Flussdiagramm der Steuerung eines vierten Entscheidungsschaltkreises;
  • 10 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer fünften Ausführungsvariante, die nicht Teil der vorliegenden Erfindung ist.
  • 11 ist ein Timingdiagramm einer Zwei-Phasen-Verarbeitung und
  • 12 ist ein Flussdiagramm der Steuerung, eines fünften Entscheidungsschaltkreises.
  • Die vierte und fünfte Ausführungsvariante sind keine Ausgestaltungen der Erfindung.
  • Bevorzugte Ausführungsvariante der Erfindung
  • Ausführungsvarianten einer Vorrichtung zur Verarbeitung eines Videosignals gemäß der vorliegenden Erfindung sind weiter unten detailliert unter Bezugnahme auf die angehängten Zeichnungen beschrieben, wobei gleiche Bezugszeichen gleiche oder korrespondierende Teile der verschiedenen Ansichten kennzeichnen.
  • 1 zeigt eine Vorrichtung zur Verarbeitung eines Videosignals gemäß einer ersten Ausführungsvariante der vorliegenden Erfindung. Die Vorrichtung zur Verarbeitung eines Videosignals ist zum Beispiel ein Flüssigkristall-Bildschirm. In der Vorrichtung zur Verarbeitung eines Videosignals gemäß dieser Ausführungsvariante wird ein analoges Videoeingangssignal mit einem Schwellwertpegel durch einen Binarizing-Schaltkreis 6 verglichen und ein Analog-Digital-(A/D) Wandler-Schaltkreis 2 und zwei Zähler 7, 8, zählen die Male, wenn ein Videosignal in einer vorherbestimmten Zeit über den Schwellwertpegel hinaus verändert wird. Der A/D-Wandler 2 führt die Wandlung bei einer gesteuerten Phase des Abtasttaktsignals durch. Dementsprechend übernehmen der Binarizing-Schaltkreis 6 und der A/D-Wandler 2 das Vergleichen mit dem Schwellwertpegel bei verschiedenen Timings. Wenn die Phase des Abtasttaktsignals geeignet ist, ergibt sich keine Differenz zwischen den beiden Zählwerten, aber wenn die Phase nicht geeignet ist, wird die Differenz zwischen den beiden Zählwerten groß. Dann können, wie für das Abtasttaktsignal, eine Vielzahl von Phasen (zum Beispiel vier Phasen) oder Abtasttimings sequentiell in einer Periode des Abtasttakt signals gewählt werden. Dann wählt ein Phasensteuerschaltkreis 5 sequentiell die Phase in einer Periode, und die weiter oben erwähnten beiden Zählwerte werden für jede der wählbaren Phasen (Abtasttimings) in einer vorherbestimmten Zeit (gleich oder länger als eine Periode) bestimmt. Dann werden die Differenzen zwischen den Zählwerten, die für jede der wählbaren Phasen ermittelt worden sind, verglichen, und die Phase, bei der die Differenz kleiner wird als ein vorherbestimmter Wert, wird als die optimale Phase zur Verarbeitung des Videosignals eingestellt.
  • Dieses wird detaillierter in Bezug auf 1 ausgeführt. Ein Eingangsvideosignal 1 wird an den A/D-Wandler 2 weitergegeben. Auf der anderen Seite wird ein Abtasttaktsignal 70, das auf einem Synchronisationssignal basiert (zum Beispiel ein horizontales Synchronisationssignal) 3, von dem phasengekoppelten Regelkreis 4 und der Phasensteuervorrichtung 5 generiert. Der phasengekoppelte Regelkreis 4 generiert ein Abtasttaktsignal basierend auf dem Synchronisationssignal. Wie in 2 zu sehen ist, weist die Phasensteuervorrichtung 5 eine Auswahlvorrichtung 54 und drei Verzögerungselemente 51, 52 und 53 auf, welche in Reihe geschaltet sind. Durch Steuerung der Auswahlvorrichtung 54 gemäß eines Phasensteuerungssignals 90 können vier Signale verschiedener Phase in einer Periode des Abtasttaktsignals ausgegeben werden. Das bedeutet, dass die Phasensteuervorrichtung 5 ein Taktsignal in einer Phase an den A/D-Wandler 2 ausgibt, die mit dem Phasensteuersignal 90 übereinstimmt. Der A/D-Wandler 2 tastet das Eingangsvideosignal 1 bei dem Abtasttakttiming gemäß des Taktsignals ab und gibt ein 8-Bit digitales Signal an einen bildverarbeitenden Schaltkreis 11 ab. Der bildverarbeitende Schaltkreis 11 bewirkt Vergrößerung, Verkleinerung oder dergleichen und zeigt die erhaltenen Videodaten auf einem Flüssigkristall-Bildschirmelement 12 an.
  • Darüber hinaus wird das Eingangsbildsignal 1 auch an den Binarizing-Schaltkreis 6 weitergegeben, der über einen Vergleicher verfügt. Der Binarizing-Schaltkreis 6 vergleicht dieses mit einem vorherbestimmten Pegel um das Eingangsbildsignal 1 zu binarisieren, und ein Bi-Pegel-Ausgangssignal 60 wird an den ersten Zähler 7 weitergegeben. (Wie zum Beispiel in 4 gezeigt wird, ist der vorherbestimmte Pegel auf 0,5 Volt für ein Videosignal von 1 Volt gesetzt.) Darüber hinaus wird das höchste Bitsignal 80 von dem A/D-Wandler 2 an den zweiten Zähler 8 weitergegeben. Der erste und der zweite Zähler 7, 8 zählen die Eingangssigna le innerhalb einer vorherbestimmten Zeit (zum Beispiel eine vertikale Periode oder eine Vielzahl von horizontalen Perioden) und geben die Ergebnisse an einen Subtrahierschaltkreis 9 weiter. Das höchste Bit des A/D-Wandlers 2 wird mit dem gleichen Pegel des Schwellwertpegels binarisiert, wie der Binarizing-Schaltkreis 6. Aus diesem Grund binarisieren der erste und der zweite Zähler 7, 8 mit dem gleichen Schwellwertpegel, um schließlich die Veränderung im Videosignal zu zählen. (Der Schwellwertpegel ist jedoch nicht notwendigerweise der Gleiche.) Der Subtrahierer 9 subtrahiert die Zählwerte des ersten und des zweiten Zählers 7, 8 und gibt den Absolutwert der Differenz der zwei Zählwerte an einen ersten Entscheidungsschaltkreis 10 weiter. Der erste Entscheidungsschaltkreis verändert sequentiell die Phase, die von der Phasensteuervorrichtung 5 in einer Periode eingestellt wird, und bestimmt bei jeder einzelnen Phase, ob sich der Absolutwert, der von dem Subtrahierer 9 weitergegeben worden ist, innerhalb einer vorherbestimmten Spannweite befindet. Die Phase, bei der der Absolutwert innerhalb dieser Spannweite ist, wird als die optimale Abtastphase eingestellt.
  • Der erste Entscheidungsschaltkreis hat eine zentrale Prozessoreinheit (CPU). Wie weiter oben beschrieben worden ist, gibt sie ein Phasensteuersignal 90 an die Phasensteuervorrichtung 5 weiter, um die Phase des Abtasttaktes zu steuern und den optimalen Abtasttakt für den zweiten Zähler 8 einzustellen. 3 zeigt ein Flussdiagramm der Abtastoptimierung durch die CPU. Zunächst wird das Phasensteuersignal 90 an die Phasensteuervorrichtung 5 weitergegeben, um die Auswahlvorrichtung 54 um eins (Schritt S10) zu erhöhen, um eine Abtastphase in einer Periode des Abtasttaktsignals einzustellen. Als nächstes werden die Zählwerte in dem ersten und zweiten Zähler 7, 8 zurückgesetzt (Schritt S12). Daraufhin fahren die beiden Zähler 7, 8 mit dem Zählen fort (Schritt S14). Das Zählen gemäß Schritt S14 wird solange wiederholt, bis eine vorherbestimmte Zeit verstrichen ist (Schritt S16). Sobald die vorherbestimmte Zeit verstrichen ist, wird entschieden, ob der Absolutwert der Differenz der Zähler des Subtrahierers 9 kleiner oder gleich einem vorherbestimmten Wert ist, oder nicht (Schritt S18). Wenn der Absolutwert der Differenz der Zählwerte des Subtrahierers 9 gleich ist oder größer, als der vorherbestimmte Wert, ist die Abtastphase anormal. Dann kehrt der Fluss zu Schritt Nummer S10 zurück und die Phase wird auf eine nächste zurückgesetzt um die vorangestellten Schritte zu wiederholen. Wenn der Absolutwert der Differenz der Zählwerte des Subtrahierers 9 kleiner ist, als der vorherbestimmter Wert, gilt die Abtastphase als eine Optimale (Schritt S20). Auf diese Weise wird die optimale Phase des Abtasttaktsignals eingestellt.
  • 4 zeigt Wellenformen von Signalen in der Vorrichtung zur Verarbeitung eines Videosignals. Unter Bezugnahme auf die Wellenformen wird die Arbeitsweise erklärt, wenn die Abtastphase geeignet und wenn sie nicht geeignet ist. In den Videosignalen, die in 4 gezeigt werden, stellt die vertikale durchgezogene Linie die Basis-Phase dar, während die gestrichelten Linien drei Phasen darstellen, welche durch Verzögerung erhalten werden. Die Abtastphase wird bei vier Werten innerhalb einer Periode des Abtasttaktes von der Phasensteuervorrichtung 5 eingestellt. Die Phase der Phasensteuervorrichtung 5 wird sequentiell in einer Periode des Abtasttaktes verändert und dies wird über eine oder mehrere Perioden des Abtasttaktes wiederholt. In Übereinstimmung mit den vier Phasen wird das höchste Bit, das durch den A/D-Wandler 2, der das Videosignal digitalisierte, ausgegeben worden ist, verändert, wie in 4A, B, C und D dargestellt ist. Im Falle von A wird das Abtasten bei den Abtastpunkten 51, 55 und dergleichen vollzogen. Entsprechend wird im Fall von B das Abtasten bei den Abtastpunkten 52, 56 und dergleichen vollzogen, im Fall von C wird das Abtasten bei Abtastpunkten 53, 57 und dergleichen und im Fall von D wird das Abtasten bei den Abtastpunkten 54, 58 und dergleichen vollzogen. Im Falle von C wird das Ausgangssignal 80 des A/D-Wandlers 2 sehr instabil, weil das Abtasten in einem wechselnden Abschnitt des Eingangssignals durchgeführt wird. Dementsprechend unterscheiden sich der Ausgabewert des ersten Zählers 7 erheblich von dem des zweiten Zählers 8 und das Subtraktionsergebnis oder die Differenz wird als ein großer Wert an den ersten Entscheider 10 weitergegeben, wie verständlich wird, wenn das Bi-Pegelsignal 60 mit dem höchsten Bit 80 verglichen wird. Der erste Entscheider 10 entscheidet, dass ein Abtastpunkt, bei dem der Absolutwert des Ausgangswertes des Subtrahierers 9 gleich ist oder größer, als ein vorherbestimmter Wert, ein schlechter Abtastpunkt ist. Im Falle von C ist die Abtastphase ungeeignet. Die Phasensteuenrorrichtung 5 steuert die Phase bei einer Vielzahl von Abtastpunkten und der optimale Abtastpunkt wird von dem ersten Entscheider 10 basierend auf der Vielzahl von Subtraktionsergebnissen festgelegt. Gemäß dem Beispiel, das in 4 gezeigt wird, ist der Wert des Subtraktionsergebnisses groß für C und klein für A, B und D. Durch die Einstellung eines geeigneten Wertes wird eine Phase als optimale Abtastphase ausgewählt, wenn sie den Anforderungen zumindest dahingehend genügt, dass der Absolutwert des Subtraktionsergebnisses kleiner ist, als der vorherbestimmter Wert.
  • Die optimale Abtastphase kann auf verschiedene Art und Weise bestimmt werden. Zum Beispiel kann, wenn eine Vielzahl von Fällen existiert, in denen die Absolutwerte des Subtraktionsergebnisses gleich ist oder kleiner, als ein vorherbestimmter Wert, eine Phase in Übereinstimmung mit dem kleinsten Wert unter diesen gewählt werden.
  • Alternativ dazu kann, wenn eine Vielzahl von Fällen existiert, bei der der Absolutwert des Subtraktionsergebnisses gleich oder kleiner sind, als der vorherbestimmter Wert, ein Mittelwert von diesen als die optimale Abtastphase eingestellt werden. Auf diese Weise kann der Abtastpunkt stabiler eingestellt werden.
  • Wie weiter oben erwähnt, wird die Phase der Phasensteuervorrichtung 5 sequentiell innerhalb einer Periode des Abtasttaktes verändert, und dieses wird über eine oder mehrere Perioden wiederholt. Wenn zwei oder mehr Phasen gefunden werden, die das maximale Subtraktionsergebnis aufweisen (zum Beispiel Phase 53 in 4), kann der Mittelwert von diesen als optimale Phase eingestellt werden.
  • Durch sequentielle Steuerung der Phase des Abtasttaktsignals, um sowohl die Größte als auch die Kleinste in einer Periode des Abtasttaktsignals zu bestimmen, wird der gesetzte Wert für den ersten Entscheider 10 als die Differenz zwischen den größten und den kleinsten Werten, welche mit einem vorherbestimmten Faktor multipliziert wird, bestimmt.
  • Darüber hinaus kann die Differenz zwischen den beiden Zählwerten generell mit einer anderen Rechenmethode festgestellt werden, ohne einen Subtrahierer zu verwenden.
  • In der beschriebenen Vorrichtung zur Verarbeitung eines Videosignals kann die optimale Phase mit einer kostengünstigen Schaltkreisstruktur eingestellt werden, weil die binarisierten Signale verwendet werden. Darüber hinaus ist es nicht notwendig, das Ausgangssignals des Binarizing-Schaltkreises mit einem digitalen Schaltkreis, der dem A/D-Wandler folgt, anzupassen. Darüber hinaus muss ein PLL Schaltkreis keinen Hochgeschwindigkeitsabtasttakt ausgeben, weil die Anzahl von Pegelveränderungen festgestellt wird, wodurch ein niedriger Energieverbrauch erreicht wird. Die Anpassung des Abtasttimings gewinnt an Bedeutung, wenn die Frequenz des Videosignals vergrößert wird, wobei die Vorrichtung zur Verarbeitung eines Videosignals die Abtastpunkte sogar dann optimieren kann, wenn die Frequenz höher wird.
  • 5 zeigt eine Struktur einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer zweiten Ausführungsvariante der vorliegenden Erfindung. Bei der Vorrichtung zur Verarbeitung eines Videosignals gemäß der ersten Ausführung, die in 1 gezeigt ist, wird die Ermittlung des optimalen Abtastpunktes irrtümlicherweise für Videoinformationen, die sich nicht stark ändern, ausgeführt. In so einem Fall wird in der Vorrichtung zur Verarbeitung eines Videosignals gemäß dieser Ausführungsvariante, die oben erwähnte, optimale Phaseneinstellung des Abtasttaktes für Videoinformationen, die sich nicht stark ändern, nicht durchgeführt.
  • Wie in 5 zu sehen ist, werden ein zweiter Entscheider 13 und ein Phasensteuerstoppschaltkreis 14 zur Verfügung gestellt. Der zweite Entscheider 13 weist einen Vergleicher auf, der den Zählwert, der von dem ersten Zähler 8 ausgegeben wird, mit einem vorherbestimmten Wert vergleicht. Wenn der Zählwert gleich ist oder kleiner, als der vorherbestimmte Wert, wird ein Phasensteuerstoppsignal 100 zu dem Phasensteuerstoppschaltkreis 14 gesendet, um die Ausgabe des Phasensteuersignals 90 zu beenden. Der Phasensteuerstoppschaltkreis 14 weist einen Schalter auf, der das Phasensteuersignal 90 durchlässt, und der Schalter wird durch das Phasensteuerstoppsignal 100 gesteuert.
  • Die Arbeitsweise wird im Weiteren erklärt. Für gewöhnliche Videosignale empfängt der Phasensteuerstoppschaltkreis 14 nicht das Phasensteuerstoppsignal 100, weil der Zählwert, der von dem ersten Zähler 8 ausgegeben wird, größer oder gleich dem vorherbestimmten Wert ist. In diesem Fall sendet der Phasensteuerstoppschaltkreis 14 das Phasensteuersignal 90, wie von dem ersten Entscheider 10 erhalten, zu der Phasensteuervorrichtung 5. Daraufhin steuert die Phasensteuervorrichtung 5 sequentiell die Phase, gemäß dem Phasensteuersignal 90 und stellt die optimale Abtastphase ein.
  • Im Gegensatz dazu empfängt der Phasensteuerstoppschaltkreis 14 das Phasensteuerstoppsignal 100 von dem zweiten Entscheider 13, wenn der Zählwert, der von dem ersten Zähler 8 ausgegeben wurde, kleiner ist, als der vorherbestimmte Wert. In diesem Falle stoppt der Phasensteuerstoppschaltkreis 14 die Ausgabe des Phasensteuersignals 90, das er von dem ersten Entscheider 10 erhalten hat. Wenn der Zählwert, der von dem ersten Zähler 8 ausgegeben worden ist, gleich ist oder kleiner, als der vorherbestimmte Wert, bedeutet dies, dass das Videosignal nicht stark variiert. In einem solchen Fall wird die Optimierung des Abtasttimings nicht durchgeführt, um eine Fehlfunktion in der Ermittlung des optimalen Abtastpunktes zu vermeiden. Dementsprechend wird die Phasensteuerung von dem Phasensteuerstoppschaltkreis 14 gestoppt, wenn das Ausgangssignal des ersten Zählers 8 gleich ist oder kleiner, als der vorherbestimmte Wert. So wird für ein Videosignal, das sich nicht stark verändert, eine Fehlfunktion bei der Detektion des optimalen Abtastpunktes verhindert.
  • 6 ist ein Blockdiagramm einer Vorrichtung zur Verarbeitung eines Videosignals gemäß einer dritten Ausführungsvariante der vorliegenden Erfindung. In Vorrichtung zur Verarbeitung eines Videosignals wird der optimale Abtastpunkt sogar dann ermittelt, wenn das Videosignal einen kleinen Pegel aufweist. Ein dritter Entscheiderschaltkreis 17 ist vorgesehen, um den Schwellwertpegel des Binarizing-Schaltkreises und des digitalen Wertes, der von dem A/D-Wandler ausgegeben wird, herabzusetzen, um den optimalen Abtastpunkt zu ermitteln.
  • Die Vorrichtung zur Verarbeitung eines Videosignals verfügt über einen Binarisationspegel-Steuerschaltkreis 15, einen Vergleicher 16 und einen dritten Entscheiderschaltkreis 17. Der Binarisationspegel-Steuerschaltkreis 15 wandelt den Schwellwertpegel des dritten Entscheiderschaltkreises 17 in einen analogen Pegel und gibt diesen an einen Schwellwertpegel des Binarizing-Schaltkreises 6 aus. Daraufhin vergleicht der Vergleicher 16 das Ausgangssignal des A/D-Wandlers 2 mit dem Schwellwertpegel des dritten Entscheiders 17. Der dritte Entscheider 17 verfügt über eine CPU und ermittelt den optimalen Abtastpunkt, auch wenn das Videosignal einen kleinen Pegel aufweist, indem ein kleiner Schwellwertpegel zur Binarisierung in dem Binarizing-Schaltkreis 6 und dem Vergleicher 16 eingestellt wird. Daraufhin gibt der dritte Entscheider 17 ein Phasensteuerstoppsignal 110 zu dem Phasensteuerstoppschaltkreis 14 aus, wenn die Videoinformation einen kleinen Pegel aufweist (oder wenn keine Videoinfor mationen, die gleich sind oder größer als ein vorherbestimmter Wert, detektiert werden), um die Anpassung des optimalen Abtastpunktes zu stoppen. In diesem Falle wird diese Information an einen Bediener mit Hilfe eines Videobildes, eines Audiosignals, einer Leuchtdiode oder dergleichen ausgegeben. Der Phasensteuerstoppschaltkreis 14 verfügt über einen Schalter, um das Phasensteuersignal 90 weiterzugeben, und der Schalter wird durch das Phasensteuerstoppsignal 110 gesteuert. Dementsprechend kann analog der Vorrichtung zur Verarbeitung eines Videosignals gemäß der ersten Ausführungsvariante ein optimaler Abtastpunkt eingestellt werden.
  • 7 zeigt ein Flussdiagramm der Steuerung des dritten Entscheiders 17 durch die CPU. Zuerst wird ein erster Zählwert des ersten Zählers 8 mit einem vorherbestimmten Wert (Schritt S20) verglichen. Wenn der Wert, der von dem ersten Zähler 8 ausgegeben worden ist, gleich ist oder größer, als der vorherbestimmter Wert, wird das Phasensteuerstoppsignal 110 nicht ausgegeben (Schritt S30). Dann sendet der Phasensteuerstoppschaltkreis 14 das empfangene Phasensteuersignal 90 von dem ersten Entscheider 10 zu der Phasensteuervorrichtung 5 und die Phasensteuervorrichtung 5 steuert die Phase sequentiell mit dem Phasensteuersignal 90 und stellt eine optimale Abtastphase ein. Dies ist die Steuerung für gewöhnliche Videosignale.
  • Im Gegensatz dazu wird das Phasensteuerstoppsignal 110 zu dem Phasensteuerstoppschaltkreis 14 (Schritt S22) gesendet, wenn der Wert, der von dem ersten Zähler 8 ausgegeben wird, kleiner ist, als der vorherbestimmter Wert. Dann stoppt der Phasensteuerstoppschaltkreis 14 die Ausgabe des Phasensteuersignals 90, welches er vom ersten Entscheider 10 empfangen hat, an die Phasensteuervorrichtung 5. Darüber hinaus verringert der dritte Entscheider 17 den Schwellwertpegel (analoger Wert) zur Binarisierung in der Binarisationspegel-Steuervorrichtung 15 (Schritt S24) und es wird wiederum entschieden, ob der Ausgangswert des ersten Zählers 8 gleich ist oder größer, als der Schwellwertpegel, oder nicht (Schritt S26). Wenn festgestellt wird, dass der Ausgabewert des ersten Zählers 8 kleiner ist, als der Schwellwertpegel, obwohl der Schwellwertpegel kleiner eingestellt worden ist, kehrt der Fluss zu Schritt S24 zurück, um den Schwellwert erneut zu verändern. Wenn festgestellt worden ist, dass der Ausgabewert des ersten Zählers 8 gleich ist oder größer, als der vorherbestimmte Wert, wird der Schwellwertpegel an den Vergleicher 16 (Schritt S28) weiterge geben. Daraufhin wird das digitale Ausgangssignal vom A/D-Wandler 2 mit dem gleichen Schwellwertpegel, wie der Binarizing-Schaltkreis 6 verglichen, um einen Bi-Pegel-Wert zu erhalten. Als nächstes wird die Weitergabe des Phasensteuerstoppsignals 110 an den Phasensteuerstoppschaltkreis 14 (Schritt S30) gestoppt und die Steuerung des optimalen Abtastpunktes wird vollzogen. Dafür sendet der Phasensteuerstoppschaltkreis 14 das Phasensteuersignal 90 zu dem Phasensteuerschaltkreis 5, um den optimalen Abtastpunkt einzustellen. Dementsprechend verändert der dritte Entscheider 17 den Schwellwertpegel der Binarisation in dem Binarizing-Schaltkreis 6 und in dem Vergleicher 16, wenn der Zählwert des ersten Zählers 8 gleich ist oder kleiner, als der vorherbestimmter Wert, so dass der optimale Abtastpunkt daraufhin ermittelt werden kann, auch wenn die Videoinformation klein ist.
  • Als nächstes wird eine Vorrichtung zur Verarbeitung eines Videosignals gemäß einer vierten Ausführungsvariante erklärt, die nicht Teil der Erfindung ist. In der Vorrichtung zur Verarbeitung eines Videosignals wird das Subtraktionsergebnis von Videosignalen in der Nähe eines Abtasttaktes durch Veränderung der Phase ermittelt. Der größte der Absolutwerte der Subtraktionsergebnisse korrespondiert mit einer Phase, bei der die Veränderung des Signalpegels am größten ist. Daraufhin wird die Phase, die mit den größten Werten in der Verteilung der Absolutwerte der Maximalwerte korrespondiert als optimaler Abtastpunkt eingestellt.
  • 8 ist ein Blockdiagramm der Vorrichtung zur Verarbeitung eines Videosignals gemäß der vierten Ausführungsvariante. Die Phasensteuervorrichtung 5 steuert die Phase des Abtasttaktsignals des PLL Schaltkreises 4 und gibt es an den A/D-Wandler 2 und an einen Verzögerungsschaltkreis 20 weiter. Der A/D-Wandler 2 digitalisiert das Ausgangsvideosignal 1. Der Verzögerungsschaltkreis 20, der über einen Verzögerungs-Flip-Flop (D-FF) verfügt, operiert mit dem Abtasttaktsignal und er verzögert das höchste Bit des Ausgangssignals des A/D-Wandlers 2 durch eine Abtasttaktperiode. Ein Subtrahierer 21 empfängt Ausgangssignale vom A/D-Wandler 2 und von dem Verzögerungsschaltkreis 20 und führt eine Subtraktion mit diesen durch, um das Ergebnis an einen Maximalwert-Detektionsschaltkreis 22 weiterzugeben. Der Maximalwertdetektor 22 detektiert ein Maximum der Absolutwerte des Subtraktionswertes in der Nähe einer Abtastung und sendet es an einen vierten Entscheider 23. Der vierte Entscheider 23 sendet ein Phasensteuersignal an die Phasensteuervorrichtung 5 um die Phase des Abtasttaktsignals sequentiell zu steuern, und um eine Phase beim Größten der Maximalwerte festzusetzen, welche durch den Maximalwertdetektor 22 ermittelt worden sind. Daraufhin wird der größte Wert als optimaler Abtastpunkt für die Phasensteuervorrichtung 5 eingestellt. Dementsprechend kann der optimale Abtastpunkt durch die Verwendung einer simplen Schaltkreisstruktur detektiert werden, bei der der Maximalwert des Subtraktionswertes des Videosignals in der Nähe einer Abtastung detektiert wird. Durch die Detektion der Verteilung der Maximalwerte, kann eine Veränderung des Signalpegels detektiert werden, und eine korrekte Abtastphase wird eingestellt. Gleichzeitig kann auch detektiert werden, wenn das Videosignal aus einem konstanten Pegel wie zum Beispiel „alles weiß" besteht und Fehlfunktionen können verhindert werden.
  • 9 zeigt ein Flussdiagramm der Steuerung der CPU in dem vierten Entscheider 22. Zunächst wird das Phasensteuersignal 90 an die Phasensteuervorrichtung 5 gesendet, um eine erste Abtastphase in einer Periode des Abtasttaktsignals einzustellen (Schritt S50). Als nächstes wird ein Maximum des Absolutwertes der Differenz der Videosignale in der Nähe einer Abtastung ermittelt (Schritt S52). Als nächstes wird überprüft, ob die Messung bei allen Abtastphasen, die in einer Periode eingestellt werden können, abgeschlossen worden ist (Schritt S54). Wenn ermittelt wird, dass die Messung nicht abgeschlossen ist, wird zu Schritt S50 zurückgekehrt, um das Phasensteuersignal für eine nächste Abtastphase einzustellen und der Absolutwert der Differenz wird empfangen. Wenn festgestellt wird, dass die Messung bei allen Abtastphasen abgeschlossen worden ist, wird das Phasensteuersignal für die Phase, welche zum Größten der Maximalwerte der Absolutwerte der Differenz führt, in den Phasen in einer Periode ermittelt (Schritt S56).
  • Als nächstes wird eine Vorrichtung zur Verarbeitung eines Videosignals in einer fünften Ausführungsvariante erklärt, die nicht Teil der Erfindung ist. Wie in 10 gezeigt wird, wird der optimale Abtasttakt in der Vorrichtung zur Verarbeitung eines Videosignals dadurch angepasst, dass ein spezielles Videosignal 30 verwendet wird, welches sich alternierend mit der Periode der Abtastfrequenz verändert. Die Phasensteuervorrichtung 5 passt die Phase des Abtasttaktsignals, welches von dem PLL Schaltkreis 4 generiert wird, an. Der A/D-Wandler 2 digitalisiert das spezielle Videosignal 30. Als nächstes wird ein oder eine Vielzahl von Bits im Ausgangssignal des A/D-Wandlers 2 in zwei Leitungen von einem Zwei phasenprozessor-Schaltkreis verarbeitet. In dem Zweiphasenprozessor-Schaltkreis wird das Signal von dem A/D-Wandler 2 an Verzögerungs-Flip-Flops (D-FF) 34, 35 in den beiden Leitungen gesendet. Daraufhin generieren Invertierer 31, 33 und ein 1/2 Frequenz-Demultiplier 32 ein Taktsignal in einer Frequenz, die halb auf der Abtasttaktsignalfrequenz und halb auf einem invertierten Taktsignal basiert, welche den Verzögerungs-Flip-Flops (D-FF) 34 und 35 entsprechend als Taktsignale zugesendet werden. Ein Taktdiagramm, welches in 11 dargestellt ist, zeigt die Ausgangssignale jedes Schaltkreises. Wenn zum Beispiel das Eingangssignal (ein Ausgangssignal des A/D-Wandlers) mit der Abtastperiode alternierend zwischen weiß und schwarz verändert wird, sind die Ausgangssignale der zwei Leitungen, welche der Zweiphasenbearbeitung (Ausgänge der Verzögerungs-Flip-Flops 35, 34) unterliegen, notwendigerweise bei konstanten Pegeln (weiß, weiß, weiß, ... oder schwarz, schwarz, ...) solange das Abtasttiming angemessen ist oder die Pegelveränderung beobachtet wird. Die Detektoren der Pegelveränderung 36 und 37 detektieren die Veränderung im Ausgangssignal der Verzögerungs-Flip-Flops 34, 35 und das Ergebnis der Detektion der Pegelveränderung wird an einen fünften Entscheiderschaltkreis 38 weitergegeben. Zum Beispiel wird dann, wenn eine Pegelveränderung auftritt, das Statussignal „1" an den fünften Entscheider 38 gesendet. In diesem Fall entscheidet der fünfte Entscheider 38, dass der Abtastpunkt schlecht ist und stellt die Phasensteuerung der Phasensteuervorrichtung 5 ein. Im Gegensatz dazu wird die Phase, bei der keine Pegelveränderung auftritt, als der optimale Abtastpunkt eingestellt, wenn keine Pegelveränderung auftaucht und entschieden worden ist, dass der optimale Abtastpunkt eingestellt worden ist. Dementsprechend kann der optimale Abtastpunkt durch eine simple Zweiphasenverarbeitung ermittelt werden, indem das spezielle Videosignal empfangen wird. Darüber hinaus kann die Pegelveränderung bei einer langsamen Verarbeitungsgeschwindigkeit detektiert werden und das ist vorteilhaft bei der Herstellung des Verarbeitungsschaltkreises in einem integrierten Schaltkreis. Neben dem Beispiel, das in 10 gezeigt wird, kann der Zweiphasenverarbeitungsschaltkreis gemäß verschiedener Schaltkreisstrukturen realisiert werden.
  • 12 zeigt ein Flussdiagramm der Steuerung der CPU in dem fünften Entscheider 38. Zunächst wird das spezielle Videosignal 30, welches sich mit der Periode der Abtastfrequenz zwischen schwarz und weiß verändert, gestartet um empfangen zu werden (Schritt S70). Als nächstes wird das Phasensteuersignal 90 auf die Phase des Abtasttaktsignals eingestellt, um an die Phasensteuervorrichtung 5 weitergegeben zu werden (Schritt S72). Als nächstes wird die Pegelveränderung des Signals überwacht, welches durch die Pegelveränderungsdetektoren 36, 37 an die Zweiphasenverarbeitung weitergegeben wird, (Schritt S74) und es wird festgestellt, ob eine Pegelveränderung auftritt, oder nicht (Schritt S76). Wenn eine Pegelveränderung festgestellt wird, weil der Abtastpunkt schlecht ist, kehrt der Fluss zu Schritt S72 zurück, um eine nächste Abtastphase einzustellen und die Überwachung fortzuführen. Wenn keine Pegelveränderung festgestellt wird, wird als nächstes entschieden, ob eine vorherbestimmte Zeit verstrichen ist oder nicht (Schritt S78). Wenn entschieden worden ist, dass die vorherbestimmte Zeit nicht verstrichen ist, kehrt der Fluss zu Schritt S74 zurück, um die Überwachung fortzuführen. Wenn festgestellt worden ist, dass die vorherbestimmte Zeit verstrichen ist, wird entschieden, dass es sich um einen optimalen Abtastpunkt handelt und die Phase wird als optimale Abtastphase eingestellt (Schritt S80).
  • Obwohl die vorliegende Erfindung in Verbindung mit den bevorzugten Ausführungsvarianten dargestellt worden ist, sei zur Kenntnis genommen, dass die nachstehenden Ansprüche den Umfang der vorliegenden Erfindung darstellen und dass verschiedene Veränderungen und Modifikationen darin eingeschlossen und damit Teil der vorliegenden Erfindung sind.

Claims (11)

  1. Ein Videosignalprozessor enthaltend: einen Taktgenerator (4), der dazu ausgebildet ist, ein Abtasttaktsignal zu generieren, um ein Videosignal, dass auf einem Eingangssynchronisationssignal basiert, zu digitalisieren; eine Phasensteuervorrichtung (5), welche dazu ausgebildet ist, die Phase des Abtasttaktsignals anhand einer Phase aus einer Vielzahl von Phasen innerhalb einer Periode des Abtasttaktsignals zu steuern; einen ersten Signalgenerator (6), der dazu ausgebildet ist, ein erstes Signal dann zu generieren, wenn das Eingangsvideosignal größer als ein Schwellwert ist; ein erster Zähler (7), der dazu ausgebildet ist, das erste Signal zu zählen, welches er von erstem Signalgenerator in einer vorbestimmten Zeit empfängt; einen zweiten Signalgenerator (2), welcher dazu ausgebildet ist, ein zweites Signal dann zu generieren, wenn das Eingangsvideosignal größer ist als ein weiterer Schwellwert, zeitlich angepasst an das Abtasttaktsignal, das von gesagter Phasensteuervorrichtung gesteuert wird; ein zweiter Zähler (8), der dazu ausgebildet ist, das zweite Signal zu zählen, welches von zweitem Signalgenerator in der vorbestimmten Zeit empfangen wird; und eine Steuereinheit (9, 10), die dazu ausgebildet ist, die Phasensteuervorrichtung dazu zu veranlassen, die Phase des Abtasttaktsignals innerhalb einer Periode des Abtasttaktsignals zu verändern, die dazu ausgebildet ist, die Phasenveränderung über eine oder mehrere Perioden des Abtasttaktsignals zu wiederholen und die dazu ausgebildet ist, die Phase des optimale Abtasttaktsignal einzustellen, basierend auf der Differenz zwischen den Ausgangssignalen des ersten und zweiten Zählers, erhalten für jede Phasenveränderung.
  2. Videosignalprozessor gemäß Anspruch 1, wobei der erste Signalgenerator (6) über eine Binarizing-Schaltung verfügt, die dazu ausgebildet ist, ein Videoeingangssignal in ein Bi-Pegel Signal umzuwandeln und besagter zweiter Signalgenerator (2) über einen Analogdigitalkonverter verfügt, der dazu ausgebildet ist, ein Eingangsvideosignal zu digitalisieren.
  3. Videosignalprozessor gemäß Anspruch 1, wobei besagte Steuereinheit (9, 10) dazu ausgebildet ist, eine Phase des Abtasttaktsignals, bei der ein Absolutwert der Zählwerte der ersten und zweiten Signale gleich oder kleiner als ein vorbestimmter Wert ist, als die Phase des optimalen Abtasttaktsignals einzustellen.
  4. Videosignalprozessor gemäß Anspruch 1, wobei die besagte Steuereinheit (9, 10) dazu ausgebildet ist, eine Phase des Abtasttaktsignals, bei der ein Absolutwert der Zählwerte der ersten und zweiten Signale gleich oder kleiner als ein vorbestimmter Wert ist und der Absolutwert am kleinsten ist, als die Phase des optimalen Abtasttaktsignals einzustellen.
  5. Videosignalprozessor gemäß Anspruch 1 wobei besagte Steuereinheit (9, 10) dazu ausgebildet ist die Phasensteuervorrichtung dazu zu veranlassen, die Phase des Abtasttaktsignals in einer Periode des Abtasttaktsignals sequenziell zu verändern und dann, wenn besagte Steuereinheit fortlaufend eine Phase des Abtasttaktsignals detektiert, bei der ein Absolutwert der Zählwerte der ersten und zweiten Signale gleich oder kleiner ist, als ein vorherbestimmter Wert, diese Steuereinheit dazu ausgebildet ist, einen Mittelwert der fortlaufend detektierten Phasen des Abtasttaktsignals als die Phase des optimalen Abtasttaktsignals einzustellen.
  6. Videosignalprozessor gemäß Anspruch 1, wobei besagte Steuereinheit (9, 10) dazu ausgebildet ist, besagte Phasensteuervorrichtung dazu zu veranlassen, die Phase des Abtasttaktsignals in einer Periode des Abtasttaktsignals sequenziell zu verändern, und wenn besagte Steuereinheit zwei oder mehr Phasen des Abtasttaktsignals detektiert, bei der ein Absolutwert der Zählwerte der ersten und zweiten Signale einen Maximalwert erreicht, besagte Steuereinheit dazu ausgebildet ist, einen Mittelwert der zwei oder mehr Phasen des Abtasttaktsignals als die Phase des optimalen Abtasttaktsignals einzustellen.
  7. Videosignalprozessor gemäß Anspruch 1, wobei besagte Steuereinheit (9, 10) dazu ausgebildet ist, die Steuerung besagter Phasensteuervorrichtung dann zu beenden, wenn der Ausgangswert des besagten ersten Zählers gleich oder kleiner ist, als ein vorherbestimmter Wert.
  8. Videosignalprozessor gemäß Anspruch 1, darüber hinaus enthaltend: eine Schwellwertsteuereinheit (15), die dazu ausgebildet ist, einen Wert für den Schwellwert des besagten ersten Signalgenerators zu steuern; und einen Vergleicher (16), der dazu ausgebildet ist, das Ausgangssignal des besagten zweiten Signalgenerators mit einem anderen Wert des Schwellwertes zu vergleichen; wobei besagte Steuereinheit (9, 10) dazu ausgebildet ist, zu entscheiden, ob der Ausgangswert des besagten ersten Zählers gleich oder kleiner ist, als ein vorherbestimmter Wert und welcher dazu ausgebildet ist, die Werte der Schwellwerte des besagten ersten Signalgenerators und des Vergleichers zu senken, wenn der Ausgangswert des besagten ersten Zählers kleiner oder gleich einem vorbestimmten Wert ist.
  9. Ein Verfahren zur Aufbereitung eines Videosignals nach folgenden Schritten: Generieren eines Abtasttaktsignals zur Digitalisierung eines Videosignals, basierend auf einem Eingangssynchronisationssignal; sequenzielle Veränderung der Phase des Abtasttaktsignals bei einer von einer Vielzahl von Phasen innerhalb einer Periode des Abtasttaktsignals und Wiederholung der Phaseneinstellung über eine oder mehrere Perioden des Abtasttaktsignals, wobei bei jeder der Phaseneinstellungen die Methode darüber hinaus die Schritte aufweist: Generieren eines ersten Signals, wenn das Eingangsvideosignal größer ist als ein Schwellwertpegel, und Zählen des ersten Signals in einer vorbestimmten Zeit; und Generieren eines zweiten Signals, wenn das Eingangsvideosignal größer ist als ein weiterer Schwellwertpegel, zeitlich angepasst an das Abtasttaktsignal und Zählen des zweiten Signals in einer vorbestimmten Zeit; und Einstellen einer Phase auf das optimale Abtasttaktsignal, basierend auf den Differenzen zwischen den Zählwerten, die durch die Wiederholung der Phasenveränderung ermittelt wurden.
  10. Verfahren zur Aufbereitung eines Videosignals gemäß Anspruch 9, wobei die Phasensteuerung dann gestoppt wird, wenn der Zählwert des ersten Signals kleiner oder gleich einem vorherbestimmten Wert ist.
  11. Verfahren zur Aufbereitung eines Videosignals gemäß Anspruch 9, wobei die Schwellwertpegel für die ersten und zweiten Signale dann gesenkt werden, wenn der Zählwert des ersten Signals kleiner oder gleich ist, als ein vorbestimmter Wert.
DE69933923T 1998-02-19 1999-02-18 Videosignalprozessor Expired - Lifetime DE69933923T2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3698298 1998-02-19
JP3698298 1998-02-19
PCT/JP1999/000706 WO1999042989A1 (fr) 1998-02-19 1999-02-18 Processeur de signaux video

Publications (2)

Publication Number Publication Date
DE69933923D1 DE69933923D1 (de) 2006-12-21
DE69933923T2 true DE69933923T2 (de) 2007-09-13

Family

ID=12484968

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69933923T Expired - Lifetime DE69933923T2 (de) 1998-02-19 1999-02-18 Videosignalprozessor

Country Status (7)

Country Link
US (1) US6462726B1 (de)
EP (1) EP1058234B1 (de)
JP (1) JP3934339B2 (de)
CN (1) CN1139247C (de)
CA (1) CA2321291C (de)
DE (1) DE69933923T2 (de)
WO (1) WO1999042989A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4787395B2 (ja) * 2000-03-02 2011-10-05 Necディスプレイソリューションズ株式会社 表示装置
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
US6675326B1 (en) * 2000-07-11 2004-01-06 Matsushita Electric Industrial Co., Ltd. Method and apparatus for detecting a data receiving error
US6559837B1 (en) * 2000-09-25 2003-05-06 Infocus Corporation Image luminance detection and correction employing histograms
TW562964B (en) * 2001-03-08 2003-11-21 Sanyo Electric Co Image display device
US20020193090A1 (en) * 2001-05-23 2002-12-19 Sugar Gary L. System and method for dynamic sampling rate adjustment to minimize power consumption in wideband radios
JP3883904B2 (ja) * 2001-06-15 2007-02-21 シャープ株式会社 表示装置及び表示システム
JP3751251B2 (ja) * 2002-01-11 2006-03-01 Necディスプレイソリューションズ株式会社 映像信号処理装置及び方法
JPWO2003081781A1 (ja) 2002-03-22 2005-07-28 ザインエレクトロニクス株式会社 半導体集積回路
EP1453238A1 (de) * 2003-02-25 2004-09-01 CoreOptics, Inc., c/o The Corporation Trust Center Verfahren und Schaltung zur Einstellung der Abtastphase in einem überabgetasteten Empfänger
JP2005099598A (ja) 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 表示装置
JP4787470B2 (ja) * 2004-03-30 2011-10-05 Necディスプレイソリューションズ株式会社 画像表示装置の動作方法および画像表示装置
US7061281B2 (en) 2004-06-15 2006-06-13 Mediatek Inc. Methods and devices for obtaining sampling clocks
KR20060060570A (ko) * 2004-11-30 2006-06-05 산요덴키가부시키가이샤 표시 장치용 구동 회로 및 플렉시블 프린트 배선판 및액티브 매트릭스형 표시 장치
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
CN100476946C (zh) 2005-06-13 2009-04-08 胜华科技股份有限公司 四色数据转换的方法及其装置
JP4858388B2 (ja) 2007-09-28 2012-01-18 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
TWI401668B (zh) * 2008-07-15 2013-07-11 Au Optronics Corp 訊號產生方法及應用其之顯示裝置與時脈控制器
CN101901589B (zh) * 2009-06-01 2013-01-02 奇景光电股份有限公司 影像处理系统与内存装置的取样相位校正方法
US8760631B2 (en) * 2010-01-27 2014-06-24 Intersil Americas Inc. Distance sensing by IQ domain differentiation of time of flight (TOF) measurements
US9385858B2 (en) * 2013-02-20 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing phase estimation for clock and data recovery
WO2017101083A1 (zh) * 2015-12-17 2017-06-22 华为技术有限公司 比较数据的设备和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270470A (en) * 1988-04-22 1989-10-27 Seiko Epson Corp Sampling circuit
JPH02124691A (en) 1988-11-02 1990-05-11 Seiko Epson Corp Sampling circuit
JPH07212616A (ja) 1994-01-25 1995-08-11 Matsushita Electric Ind Co Ltd 映像装置のサンプリングクロック発生回路
JP3389955B2 (ja) * 1994-07-11 2003-03-24 株式会社富士通ゼネラル サンプリングクロック自動調整方法及びその回路
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
US5748167A (en) * 1995-04-21 1998-05-05 Canon Kabushiki Kaisha Display device for sampling input image signals
JP3622270B2 (ja) * 1995-06-16 2005-02-23 セイコーエプソン株式会社 映像信号処理装置、情報処理システム及び映像信号処理方法
JP3487119B2 (ja) 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
US6147668A (en) * 1998-06-20 2000-11-14 Genesis Microchip Corp. Digital display unit of a computer system having an improved method and apparatus for sampling analog display signals

Also Published As

Publication number Publication date
WO1999042989A1 (fr) 1999-08-26
EP1058234A1 (de) 2000-12-06
CA2321291C (en) 2003-04-22
CA2321291A1 (en) 1999-08-26
CN1139247C (zh) 2004-02-18
JP3934339B2 (ja) 2007-06-20
EP1058234A4 (de) 2002-08-21
DE69933923D1 (de) 2006-12-21
CN1290388A (zh) 2001-04-04
EP1058234B1 (de) 2006-11-08
US6462726B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
EP0690611B1 (de) Videoeinzelbildabspeichervorrichtung mit System zur Analyse von analogen Videosignalen
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
US6348886B1 (en) Self-calibrating video digital to analog converter
CN1057417C (zh) 图像类型识别装置以及采用该装置的宽高比自动识别装置
KR100543991B1 (ko) 도트클럭재생방법및이를이용한도트클럭재생장치
KR100268061B1 (ko) 비디오 포맷 모드 검출기
US5767916A (en) Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion
US5805233A (en) Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion
US20050286643A1 (en) Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system
JP3398124B2 (ja) 液晶ディスプレイの画面自動調整装置及びその方法
US7391416B2 (en) Fine tuning a sampling clock of analog signals having digital information for optimal digital display
JP3487259B2 (ja) 映像表示装置とその表示方法
US8120395B2 (en) Use of data decisions for temporal placement of samplers
TWI449030B (zh) 自動模式偵測電路
US6724381B2 (en) Signal processing apparatus for generating clocks phase-synchronized with input signal
EP0805430B1 (de) Videoadapter und digitales Bildanzeigegerät
USRE40396E1 (en) Method for detecting and separating vertical and horizonal synchronous signals from computer system
TWI362867B (en) Parameter scanning for signal over-sampling
US6097444A (en) Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion
KR100433520B1 (ko) Out-of 레인지 모드 디스플레이 장치 및 방법
US5731843A (en) Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display
US20090079870A1 (en) Signal processing device
KR100221991B1 (ko) 영상 신호 처리 장치
US6927746B2 (en) Apparatus and method for detecting display mode
US9147375B2 (en) Display timing control circuit with adjustable clock divisor and method thereof

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8320 Willingness to grant licences declared (paragraph 23)