CN101901589B - 影像处理系统与内存装置的取样相位校正方法 - Google Patents
影像处理系统与内存装置的取样相位校正方法 Download PDFInfo
- Publication number
- CN101901589B CN101901589B CN 200910142050 CN200910142050A CN101901589B CN 101901589 B CN101901589 B CN 101901589B CN 200910142050 CN200910142050 CN 200910142050 CN 200910142050 A CN200910142050 A CN 200910142050A CN 101901589 B CN101901589 B CN 101901589B
- Authority
- CN
- China
- Prior art keywords
- sampling phase
- sampling
- data
- memory device
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及一种影像处理系统与内存装置的取样相位校正方法,该影像处理系统包括一内存装置、一内存装置控制器以及一处理器。内存装置控制器在一取样相位校正周期内提供一既定数量的取样相位、传送一特定测试数据至一数据线、分别根据取样相位取样所述特定测试数据、以及根据一最佳取样相位校正时脉信号的上升缘。处理器在取样相位校正周期内检测被取样的所述特定测试数据以取得定义出可用以正确取样所述特定测试数据的一最小取样相位与一最大取样相位、以及根据最小与最大取样相位决定最佳取样相位,其中最小与最大取样相位定义出一有效取样区间,并且最佳取样相位位于有效取样区间的前半部。
Description
技术领域
本发明是有关于一种内存装置的最佳取样相位校正方法,特别是有关于一种同步动态随机存取内存装置的最佳取样相位校正方法。
背景技术
当存取内存装置时,通常需要一些控制信号用以控制数据存取的正确性,这些控制信号可包括,例如,用以指示数据储存位置信息的地址信号、以及用以作为取样数据的时间参考依据的时脉信号等。以单存取(Single Data Rate,SDR)的内存装置为例,通常会在时脉的上升缘(rising edge)取样数据。而对于双存取(Double Data Rate,DDR)的内存装置,则是在时脉的上升缘与下降缘(falling edge)皆可取样数据,借此提高数据的传输速率。
图1是显示数据在线的数据DATA与时脉信号CLOCK的时序图。如图所示,由于数据在线的数据可能会持续变化,因此取样数据的时间点是否正确会关系到数据取样的准确率。例如,若在数据由高至低或由低至高的转换瞬时、或者在接近转换瞬时时进行数据取样,则可能会得到错误的取样结果。
传统内存装置的取样相位是定义在固定的取样点,也就是使用固定的时脉上升缘(或下降缘)与数据线的数据有效窗(Data Valid Window,DVW)的相对关系进行取样。然而,由于内存装置的数据有效窗易受供应电压、温度、操作频率或IC制程的变化影响而产生偏移,因而造成数据存取异常。因此,为了避免因数据有效窗偏移而造成的存取错误,需要一种最佳取样相位校正方法,用以取得内存装置的最佳取样相位,并且所校正出的最佳取样相位不会因供应电压、温度、操作频率或IC制程的变化而造成数据存取错误。
发明内容
本发明的目的在于提供一种影像处理系统及取样相位校正方法,用以取得内存装置的最佳取样相位,并且所校正出的最佳取样相位不会因供应电压、温度、操作频率或IC制程的变化而造成数据存取错误。
根据本发明的一实施例,本发明提供一种影像处理系统,包括一内存装置、一内存装置控制器以及一处理器。内存装置用以储存多个影像数据。内存装置控制器耦接至内存装置,用以根据一时脉信号与一地址信号透过多条数据线存取影像数据,其中在一取样相位校正周期内,内存装置控制器根据不同的时间长度延迟时脉信号的上升缘,用以提供一既定数量的取样相位、传送一特定测试数据至数据线、分别根据取样相位取样所述特定测试数据、以及根据一最佳取样相位校正时脉信号的上升缘,用以正确存取影像数据。处理器耦接至内存装置控制器,用以自一主机接收影像控制信号、处理影像控制信号并对应产生影像数据,其中被传送至所述数据线的所述特定测试数据与一预先储存的测试数据相同,其中在取样相位校正周期内,处理器检测被取样的所述特定测试数据以取得定义出可用以正确取样所述特定测试数据的一最小取样相位与一最大取样相位、以及根据最小取样相位与最大取样相位决定最佳取样相位,其中最小取样相位与最大取样相位定义出一有效取样区间,并且最佳取样相位位于有效取样区间的前半部。在取样相位校正周期内,所述处理器还选择所述取样相位的一个作为一测试取样相位,用以指示所述内存装置控制器根据所述测试取样相位取样所述特定测试数据、通过比较被取样的所述特定测试数据与该预先储存的测试数据以检测被取样的所述特定测试数据,以取得用以指示是否取样正确的一比较结果、储存所述比较结果,并根据所述比较结果使用二分搜寻法自所述取样相位选择另一个用以更新所述测试取样相位、以及重复所述取样、检测与更新的操作,用以根据储存的所述比较结果取得所述最小取样相位与所述最大取样相位。
本发明的另一实施例提供一种内存装置的取样相位校正方法,其中内存装置包括一或多条数据线用以传输存取自内存装置的数据,以及一时脉信号线用以传输一时脉信号。上述方法包括:在时脉信号的一时脉周期内提供一既定数量的取样相位,其中取样相位是分别通过根据不同的时间长度延迟时脉周期的上升缘而取得;传送一特定测试数据至数据线;分别根据取样相位取样所述特定测试数据,以取得一最小取样相位与一最大取样相位,其中最小取样相位为具有最短时间延迟并且可正确取样所述特定测试数据的一取样相位,并且最大取样相位为具有最长时间延迟并且可正确取样所述特定测试数据的一取样相位,并且最小取样相位与最大取样相位定义出一有效取样区间;根据有效取样区间决定一较佳取样相位范围,其中较佳取样相位范围位于有效取样区间的前半部;根据较佳取样相位范围决定一最佳取样相位,并根据最佳取样相位校正时脉信号用以存取数据;选择所述取样相位的一个作为一测试取样相位,用以取样所述特定测试数据;比较被取样的所述特定测试数据与该预先储存的测试数据,以取得用以指示是否取样正确的一比较结果;储存所述比较结果,并根据所述比较结果使用二分搜寻法自所述取样相位选择另一个用以更新所述测试取样相位;以及重复上述步骤,并根据储存的所述比较结果取得所述最小取样相位与所述最大取样相位。
本发明的影像处理系统与取样相位校正方法,可取得内存装置的最佳取样相位,并且所校正出的最佳取样相位不会因供应电压、温度、操作频率或IC制程的变化而造成数据存取错误,从而可避免因数据有效窗偏移而造成的存取错误。
附图说明
图1是显示数据与时脉信号的时序图;
图2是显示根据本发明的一实施例所述的影像处理系统;
图3是显示根据本发明的一实施例所述的取样相位校正流程图;
图4是显示根据本发明的一实施例所述的取样相位校正方法流程图;
图5是显示根据本发明的一实施例所述的数据有效取样区间示意图。
【主要组件符号说明】
200~影像处理系统;
201~内存装置;
202~内存装置控制器;
203~处理器;
204~只读存储器装置;
205~影像处理装置;
501~时间区间;
DATA~数据;
ADD、CLOCK、CK0、CK1、CK2、CKN、SV~信号。
具体实施方式
为使本发明的制造、操作方法、目标和优点能更明显易懂,下文特举几个较佳实施例,并配合所附附图,作详细说明如下:
实施例:
图2是显示根据本发明的一实施例所述的影像处理系统。影像处理系统200包括内存装置201、影像处理装置205、处理器203以及只读存储器装置204。影像处理装置205自一主机(图未示)接收影像控制信号SV、处理影像控制信号SV并产生对应的影像数据。内存装置201用以储存影像数据。影像处理装置205可包括内存装置控制器202用以控制内存装置201的存取操作,其中内存装置控制器202根据时脉信号CLOCK与地址信号ADD透过多条数据线存取影像数据DATA。根据本发明的一实施例,内存装置201可以是同步动态随机存取内存(Synchronous Dynamic Random Access Memory,SDRAM),并且只读存储器装置204可以是一电子可擦拭可编程只读存储器(ElectricallyErasable Programmable Read Only Memory)。
根据本发明的一实施例,处理器205可以软件以及/或韧体的形式储存事先定义的算法,用以执行该算法,并用以控制内存装置控制器202在一相位校正周期内执行内存装置201的取样相位检测与校正程序。值得注意的是,图2所示的处理器203也可整合于影像处理装置205内,因此本发明并不限于使用如图2所示的架构。
根据本发明的一实施例,取样相位校正周期可被设定于影像处理系统200开机后立即执行取样相位校正,或被设定于任意时间点。图3是显示根据本发明的一实施例所述的取样相位校正流程图。在此实施例中,取样相位校正程序被设定于影像处理系统200开机后立即执行。如图所示,系统开机后(步骤S301),处理器203判断是否需要先校正取样相位(步骤S302)。根据本发明的一实施例,处理器203可先检查只读存储器装置204是否已储存先前取得的最佳取样相位。若只读存储器装置204并未储存任一最佳取样相位,则处理器203开始执行取样相位校正(步骤S303),用以取得一最佳取样相位,并将取得的最佳取样相位储存于只读存储器装置204内(步骤S304)。另一方面,若只读存储器装置204已储存一最佳取样相位,则处理器203指示内存装置控制器202根据只读存储器装置204内所储存的最佳取样相位设定(或校正)时脉信号的相位(步骤S305),并且根据此最佳取样相位进行取样测试,用以判断此最佳取样相位是否适用(步骤S306)。若测试结果显示此最佳取样相位并不适用,则回到步骤S303重新执行取样相位校正。若测试结果显示此最佳取样相位适用,则内存装置控制器202不需再进行取样相位校正程序。此外,根据本发明的一实施例,处理器203可在既定时间区间检测系统供电状况(步骤S307)。当系统的供应电量低于任一系统组件(例如图2中所示的各组件、或影像处理系统200内所包含的其它光学或影像处理组件)的操作电压,则处理器203再次根据此最佳取样相位进行取样测试,用以判断此最佳取样相位是否适用(步骤S306)。
图4是显示根据本发明的一实施例所述的可应用于如图3的步骤303的详细取样相位检测与校正方法流程图。根据本发明的一实施例,内存装置控制器202首先提供一既定数量的取样相位(步骤S401)。根据本发明的一实施例,内存装置控制器202可将通过根据不同的时间长度延迟时脉信号的上升缘而取得一既定数量的取样相位。例如,将时脉周期等分成128个时间点,并且延迟时脉信号的上升缘至各128个时间点用以产生128个不同的取样相位。接着,内存装置控制器202传送一特定测试数据至数据线(步骤S402)。根据本发明的一实施例,内存装置控制器202可传送具有快速0与1变化的一测试数据至数据线,用以仿真最差的取样情况。接着,内存装置控制器202分别根据不同的取样相位自数据线取样上述特定测试数据(步骤S403),以取得一最小取样相位与一最大取样相位。根据本发明的一实施例,处理器203可,例如通过执行储存于软件以及/或韧体的算法,选择上述取样相位的一个作为一测试取样相位,用以指示内存装置控制器202根据此测试取样相位取样特定测试数据,并且通过比较被取样的特定测试数据与一预先储存的测试数据以检测被取样的特定测试数据是否正确,以取得对应的比较结果,其中预先储存的测试数据与被传送至数据线的特定测试数据相同,并且此比较结果记录着此测试取样相位是否为可正确取样测试数据的相位。处理器203还储存此比较结果,并根据比较结果使用二分搜寻法(binary search)自上述取样相位选择另一者用以更新测试取样相位(例如,使用二分搜寻法自128个取样相位选择下一个测试取样相位)。上述取样、检测与更新测试取样相位的操作会被重复执行,直到处理器203自储存的比较结果所记录的可正确取样的相位中,取得最大与最小取样相位,其中最小取样相位为具有最短时间延迟并且可正确取样特定测试数据的一取样相位,并且最大取样相位为具有最长时间延迟并且可正确取样特定测试数据的一取样相位,并且最小取样相位与最大取样相位定义出一有效取样区间。接着,处理器203根据有效取样区间决定一较佳取样相位范围(步骤S404)。根据本发明的一实施例,较佳取样相位范围可定义在有效取样区间的前半部,例如,有效取样区间的前20%至35%的一范围。最后,处理器203在此较佳取样相位范围内决定一最佳取样相位,并指示内存装置控制器202根据此最佳取样相位校正时脉信号(步骤S405),用以正确存取数据。
图5是显示根据本发明的一实施例所述的数据有效取样区间示意图。图5显示出数据在线一笔数据与不同取样相位的相对关系,其中内存装置控制器202根据不同的时间长度延迟时脉信号的上升缘,进而取得具有不同取样相位的取样时脉信号CK0、CK1、CK2…CKN。内存装置控制器202使用取样时脉信号CK0、CK1、CK2…CKN取样特定测试数据。根据被取样的特定测试数据检测结果,处理器203取得最小取样相位P1与最大取样相位P2。最小取样相位P1与最大取样相位P2定义出一有效取样区间,即此数据线的数据有效窗(Data Valid Window,DVW)。根据本发明的一实施例,处理器可进一步将有效取样区间的前20%至35%的一范围定义为一较佳取样相位范围(即,将与最小取样相位P1距离20%至35%的有效取样区间的长度的一范围定义为一较佳取样相位范围),例如图中的时间区间501,并且根据此较佳取样相位范围决定出最佳取样相位。例如,处理器203选择与最小取样相位具有30%的有效取样区间的长度的时间延迟的一取样相位作为最佳取样相位。根据本发明的另一实施例,处理器也可以根据内存装置201的操作电压在有效取样区间内调整较佳取样相位范围,并且在较佳取样相位范围内决定一最佳取样相位。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟悉此项技术的人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (14)
1.一种影像处理系统,其特征在于,包括:
一内存装置,用以储存多个影像数据;
一内存装置控制器,耦接至所述内存装置,用以根据一时脉信号与一地址信号透过多条数据线存取所述影像数据,其中在一取样相位校正周期内,所述内存装置控制器根据不同的时间长度延迟所述时脉信号的上升缘,用以提供一既定数量的取样相位、传送一特定测试数据至所述数据线、分别根据所述取样相位取样所述特定测试数据、以及根据一最佳取样相位校正所述时脉信号的上升缘,用以正确存取所述影像数据,其中被传送至所述数据线的所述特定测试数据与一预先储存的测试数据相同;以及
一处理器,耦接至所述内存装置控制器,用以自一主机接收影像控制信号、处理所述影像控制信号并对应产生所述影像数据,其中在所述取样相位校正周期内,所述处理器检测被取样的所述特定测试数据以取得定义出可用以正确取样所述特定测试数据的一最小取样相位与一最大取样相位、以及根据所述最小取样相位与所述最大取样相位决定所述最佳取样相位,其中所述最小取样相位与所述最大取样相位定义出一有效取样区间,并且所述最佳取样相位位于所述有效取样区间的前半部;所述处理器还选择所述取样相位的一个作为一测试取样相位,用以指示所述内存装置控制器根据所述测试取样相位取样所述特定测试数据、通过比较被取样的所述特定测试数据与该预先储存的测试数据以检测被取样的所述特定测试数据,以取得用以指示是否取样正确的一比较结果、储存所述比较结果,并根据所述比较结果使用二分搜寻法自所述取样相位选择另一个用以更新所述测试取样相位、以及重复所述取样、检测与更新的操作,用以根据储存的所述比较结果取得所述最小取样相位与所述最大取样相位。
2.根据权利要求1所述的影像处理系统,其特征在于,所述有效取样区间定义出所述数据线的一数据有效窗。
3.根据权利要求1所述的影像处理系统,其特征在于,所述处理器将所述有效取样区间的前20%至35%的一范围定义为一较佳取样相位范围,并且根据所述较佳取样相位范围决定所述最佳取样相位。
4.根据权利要求1所述的影像处理系统,其特征在于,所述处理器根据所述内存装置的操作电压在所述有效取样区间内定义出一较佳取样相位范围,其中所述较佳取样相位范围的长度小于所述有效取样区间的长度,并且所述处理器根据所述较佳取样相位范围决定所述最佳取样相位。
5.根据权利要求1所述的影像处理系统,其特征在于,所述处理器选择所述有效取样区间内与所述最小取样相位距离30%的所述有效取样区间的长度的一取样相位作为所述最佳取样相位。
6.根据权利要求1所述的影像处理系统,其特征在于,所述内存装置为一同步动态随机存取内存。
7.根据权利要求1所述的影像处理系统,其特征在于,所述处理器储存对应的软件/韧体用以指示所述内存装置控制器在所述相位校正周期内执行所述检测与校正操作。
8.根据权利要求7所述的影像处理系统,其特征在于,还包括一只读存储器装置用以储存所述最佳取样相位,其中所述处理器在所述相位校正周期开始时,先检查所述最佳取样相位是否已储存于所述只读存储器装置,并且当所述最佳取样相位已储存于所述只读存储器装置时,所述处理器指示所述内存装置控制器不执行所述检测与校正操作。
9.根据权利要求8所述的影像处理系统,其特征在于,所述只读存储器装置为一电子可擦拭可编程只读存储器。
10.一种内存装置的取样相位校正方法,其特征在于,所述内存装置包括一或多条数据线用以传输存取自所述内存装置的数据,以及一时脉信号线用以传输一时脉信号,所述方法包括:
在所述时脉信号的一时脉周期内提供一既定数量的取样相位,其中所述取样相位是分别通过根据不同的时间长度延迟所述时脉周期的上升缘而取得;
传送一特定测试数据至所述数据线,其中被传送至所述数据线的所述特定测试数据与一预先储存的测试数据相同;
分别根据所述取样相位取样所述特定测试数据,以取得一最小取样相位与一最大取样相位,其中所述最小取样相位为具有最短时间延迟并且可正确取样所述特定测试数据的一取样相位,并且所述最大取样相位为具有最长时间延迟并且可正确取样所述特定测试数据的一取样相位,并且所述最小取样相位与所述最大取样相位定义出一有效取样区间;
根据所述有效取样区间决定一较佳取样相位范围,其中所述较佳取样相位范围位于所述有效取样区间的前半部;
根据所述较佳取样相位范围决定一最佳取样相位,并根据所述最佳取样相位校正所述时脉信号用以存取所述数据;
选择所述取样相位的一个作为一测试取样相位,用以取样所述特定测试数据;
比较被取样的所述特定测试数据与该预先储存的测试数据,以取得用以指示是否取样正确的一比较结果;
储存所述比较结果,并根据所述比较结果使用二分搜寻法自所述取样相位选择另一个用以更新所述测试取样相位;以及
重复上述步骤,并根据储存的所述比较结果取得所述最小取样相位与所述最大取样相位。
11.根据权利要求10所述的内存装置的取样相位校正方法,其特征在于,所述有效取样区间定义出所述数据线的一数据有效窗。
12.根据权利要求10所述的内存装置的取样相位校正方法,其特征在于,还包括将所述有效取样区间的前20%至35%的一范围定义为所述较佳取样相位范围。
13.根据权利要求10所述的内存装置的取样相位校正方法,其特征在于,还包括根据所述内存装置的操作电压调整所述较佳取样相位范围。
14.根据权利要求10所述的内存装置的取样相位校正方法,其特征在于,还包括选择所述有效取样区间内与所述最小取样相位距离30%的所述有效取样区间的长度的一取样相位作为所述最佳取样相位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910142050 CN101901589B (zh) | 2009-06-01 | 2009-06-01 | 影像处理系统与内存装置的取样相位校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910142050 CN101901589B (zh) | 2009-06-01 | 2009-06-01 | 影像处理系统与内存装置的取样相位校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101901589A CN101901589A (zh) | 2010-12-01 |
CN101901589B true CN101901589B (zh) | 2013-01-02 |
Family
ID=43227083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910142050 Expired - Fee Related CN101901589B (zh) | 2009-06-01 | 2009-06-01 | 影像处理系统与内存装置的取样相位校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101901589B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487302B (zh) * | 2011-10-12 | 2015-06-01 | Raydium Semiconductor Corp | 串列資料流的取樣時脈選擇方法 |
CN102426861B (zh) * | 2011-11-28 | 2014-05-21 | 曙光信息产业(北京)有限公司 | 一种测试ddr3数据有效窗口的方法和装置 |
CN102496390A (zh) * | 2011-11-28 | 2012-06-13 | 曙光信息产业(北京)有限公司 | 一种测试ddr2数据有效窗口的方法和装置 |
CN103034572B (zh) * | 2012-12-14 | 2015-05-20 | 深圳Tcl新技术有限公司 | Ddr调试方法及系统 |
CN104065995B (zh) * | 2013-03-22 | 2017-09-22 | 晨星半导体股份有限公司 | 信号取样方法、数据加解密方法以及使用这些方法的电子装置 |
CN104616697A (zh) * | 2014-12-17 | 2015-05-13 | 曙光信息产业(北京)有限公司 | Qdr-sram的时钟相位调整方法和装置 |
CN111028881B (zh) * | 2019-10-24 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种Open Block测试装置、方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1058234A1 (en) * | 1998-02-19 | 2000-12-06 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
CN1713267A (zh) * | 2004-06-15 | 2005-12-28 | 联发科技股份有限公司 | 取样时钟脉冲相位选取方法与装置 |
-
2009
- 2009-06-01 CN CN 200910142050 patent/CN101901589B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1058234A1 (en) * | 1998-02-19 | 2000-12-06 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
CN1713267A (zh) * | 2004-06-15 | 2005-12-28 | 联发科技股份有限公司 | 取样时钟脉冲相位选取方法与装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101901589A (zh) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101901589B (zh) | 影像处理系统与内存装置的取样相位校正方法 | |
US8918686B2 (en) | Determining data valid windows in a system and method for testing an integrated circuit device | |
CN103618588B (zh) | 一种自动波特率检测方法及检测模块 | |
CN108874686B (zh) | 内存参数调节方法、装置及设备 | |
KR101369963B1 (ko) | 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법 | |
CN104903877A (zh) | 用于映射混合式数据命令/地址信号的训练 | |
US10720168B2 (en) | PPS tagging of acoustic sample data | |
US9502099B2 (en) | Managing skew in data signals with multiple modes | |
CN109213703B (zh) | 一种数据检测方法及数据检测装置 | |
CN105699789A (zh) | 故障指示器安装相序的识别方法 | |
CN105070321A (zh) | 存储器件的快速测试电路及方法 | |
CN103246621A (zh) | 电子装置、动态随机存取器的控制器以及动态随机存取器 | |
EP0855653A1 (en) | Memory controller with a programmable strobe delay | |
CN103701543A (zh) | 检测天线校准的方法及设备 | |
WO2014068739A1 (ja) | 情報処理装置、およびメモリ試験方法 | |
CN102426861B (zh) | 一种测试ddr3数据有效窗口的方法和装置 | |
JP2003050739A (ja) | メモリ制御装置 | |
US20160141012A1 (en) | Managing skew in data signals | |
WO2015124047A1 (zh) | 一种解析波形的方法和装置 | |
US8773926B2 (en) | Method for robust preamble location in a DQS signal | |
US8290729B2 (en) | Low voltage differential signaling timing test system and method | |
CN102254569B (zh) | 四倍数据速率qdr控制器及其实现方法 | |
JP6610939B2 (ja) | 時刻同期方法、振動センサー、振動検知装置、プログラム及び記録媒体 | |
CN110059390B (zh) | 待测器件验证装置及相关产品 | |
TWI411976B (zh) | 影像處理系統與取樣相位校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130102 Termination date: 20210601 |
|
CF01 | Termination of patent right due to non-payment of annual fee |