TWI411976B - 影像處理系統與取樣相位校正方法 - Google Patents

Description

影像處理系統與取樣相位校正方法

本發明係關於一種記憶體裝置之最佳取樣相位校正方法，特別關於一種同步動態隨機存取記憶體裝置之最佳取樣相位校正方法。

當存取記憶體裝置時，通常需要一些控制信號用以控制資料存取的正確性，這些控制信號可包括，例如，用以指示資料儲存位置資訊之位址信號、以及用以做為取樣資料之時間參考依據之時脈信號等。以單存取(Single Data Rate，SDR)之記憶體裝置為例，通常會在時脈的上升緣(rising edge)取樣資料。而對於雙存取(Double Data Rate，DDR)之記憶體裝置，則是在時脈的上升緣與下降緣(falling edge)皆可取樣資料，藉此提高資料的傳輸速率。

第1圖係顯示資料線上之資料DATA與時脈信號CLOCK之時序圖。如圖所示，由於資料線上之資料可能會持續變化，因此取樣資料之時間點是否正確會關係到資料取樣的準確率。例如，若於資料由高至低或由低至高之轉換暫態、或者於接近轉換暫態時進行資料取樣，則可能會得到錯誤的取樣結果。

傳統記憶體裝置的取樣相位係定義在固定之取樣點，也就是使用固定的時脈上升緣(或下降緣)與資料線之資料有效窗(Data Valid Window，DVW)之相對關係進行取樣。然而，由於記憶體裝置之資料有效窗易受供應電壓、溫度、操作頻率或IC製程的變化影響而產生偏移，因而造成資料存取異常。因此，為了避免因資料有效窗偏移而造成的存取錯誤，需要一種最佳取樣相位校正方法，用以取得記憶體裝置之最佳取樣相位，並且所校正出的最佳取樣相位不會因供應電壓、溫度、操作頻率或IC製程的變化而造成資料存取錯誤。

根據本發明之一實施例，一種影像處理系統，包括一記憶體裝置、一記憶體裝置控制器以及一處理器。記憶體裝置用以儲存複數影像資料。記憶體裝置控制器耦接至記憶體裝置，用以根據一時脈信號與一位址信號透過複數條資料線存取影像資料，其中於一取樣相位校正週期內，記憶體裝置控制器根據不同之時間長度延遲時脈信號之上升緣，用以提供一既定數量之取樣相位、傳送一特定測試資料至資料線、分別根據取樣相位取樣特定測試資料、以及根據一最佳取樣相位校正時脈信號之上升緣，用以正確存取影像資料。處理器耦接至記憶體裝置控制器，用以自一主機接收影像控制信號、處理影像控制信號並對應產生影像資料，其中於取樣相位校正週期內，處理器檢測被取樣之特定測試資料以取得定義出可用以正確取樣特定測試資料之一最小取樣相位與一最大取樣相位、以及根據最小取樣相位與最大取樣相位決定最佳取樣相位，其中最小取樣相位與最大取樣相位定義出一有效取樣區間，並且最佳取樣相位位於有效取樣區間之前半部。

本發明之另一實施例提供一種記憶體裝置之取樣相位校正方法，其中記憶體裝置包括一或多條資料線用以傳輸存取自記憶體裝置之資料，以及一時脈信號線用以傳輸一時脈信號。上述方法包括：於時脈信號之一時脈週期內提供一既定數量之取樣相位，其中取樣相位係分別藉由根據不同之時間長度延遲時脈週期之上升緣而取得；傳送一特定測試資料至資料線；分別根據取樣相位取樣特定測試資料，以取得一最小取樣相位與一最大取樣相位，其中最小取樣相位為具有最短時間延遲並且可正確取樣特定測試資料之一取樣相位，並且最大取樣相位為具有最長時間延遲並且可正確取樣特定測試資料之一取樣相位，並且最小取樣相位與最大取樣相位定義出一有效取樣區間；根據有效取樣區間決定一較佳取樣相位範圍，其中較佳取樣相位範圍位於有效取樣區間之前半部；以及根據較佳取樣相位範圍決定一最佳取樣相位，並根據最佳取樣相位校正時脈信號用以存取資料。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第2圖係顯示根據本發明之一實施例所述之影像處理系統。影像處理系統200包括記憶體裝置201、影像處理裝置205、處理器203以及唯讀記憶體裝置204。影像處理裝置205自一主機(圖未示)接收影像控制信號S_V 、處理影像控制信號S_V 並產生對應之影像資料。記憶體裝置201用以儲存影像資料。影像處理裝置205可包括記憶體裝置控制器202用以控制記憶體裝置201之存取操作，其中記憶體裝置控制器202根據時脈信號CLOCK與位址信號ADD透過複數條資料線存取影像資料DATA。根據本發明之一實施例，記憶體裝置201可以是同步動態隨機存取記憶體(Synchronous Dynamic Random Access Memory，SDRAM)，並且唯讀記憶體裝置204可以是一電子可擦拭可編程唯讀記憶體(Electrically Erasable Programmable Read Only Memory)。

根據本發明之一實施例，處理器205可以軟體以及/或韌體之形式儲存事先定義之演算法，用以執行該演算法，並用以控制記憶體裝置控制器202於一相位校正週期內執行記憶體裝置201之取樣相位檢測與校正程序。值得注意的是，第2圖所示之處理器203也可整合於影像處理裝置205內，因此本發明並不限於使用如第2圖所示之架構。

根據本發明之一實施例，取樣相位校正週期可被設定於影像處理系統200開機後立即執行取樣相位校正，或被設定於任意時間點。第3圖係顯示根據本發明之一實施例所述之取樣相位校正流程圖。在此實施例中，取樣相位校正程序被設定於影像處理系統200開機後立即執行。如圖所示，系統開機後(步驟S301)，處理器203判斷是否需要先校正取樣相位(步驟S302)。根據本發明之一實施例，處理器203可先檢查唯讀記憶體裝置204是否已儲存先前取得之最佳取樣相位。若唯讀記憶體裝置204並未儲存任一最佳取樣相位，則處理器203開始執行取樣相位校正(步驟S303)，用以取得一最佳取樣相位，並將取得之最佳取樣相位儲存於唯讀記憶體裝置204內(步驟S304)。另一方面，若唯讀記憶體裝置204已儲存一最佳取樣相位，則處理器203指示記憶體裝置控制器202根據唯讀記憶體裝置204內所儲存之最佳取樣相位設定(或校正)時脈信號之相位(步驟S305)，並且根據此最佳取樣相位進行取樣測試，用以判斷此最佳取樣相位是否適用(步驟S306)。若測試結果顯示此最佳取樣相位並不適用，則回到步驟S303重新執行取樣相位校正。若測試結果顯示此最佳取樣相位適用，則記憶體裝置控制器202不需再進行取樣相位校正程序。此外，根據本發明之一實施例，處理器203可於既定時間區間檢測系統供電狀況(步驟S307)。當系統之供應電量低於任一系統元件(例如第2圖中所示之各元件、或影像處理系統200內所包含之其它光學或影像處理元件)之操作電壓，則處理器203再次根據此最佳取樣相位進行取樣測試，用以判斷此最佳取樣相位是否適用(步驟S306)。

第4圖係顯示根據本發明之一實施例所述之可應用於如第3圖之步驟303之詳細取樣相位檢測與校正方法流程圖。根據本發明之一實施例，記憶體裝置控制器202首先提供一既定數量之取樣相位(步驟S401)。根據本發明之一實施例，記憶體裝置控制器202可將藉由根據不同之時間長度延遲時脈信號之上升緣而取得一既定數量之取樣相位。例如，將時脈週期等分成128個時間點，並且延遲時脈信號之上升緣至各128個時間點用以產生128個不同的取樣相位。接著，記憶體裝置控制器202傳送一特定測試資料至資料線(步驟S402)。根據本發明之一實施例，記憶體裝置控制器202可傳送具有快速0與1變化之一測試資料至資料線，用以模擬最差的取樣情況。接著，記憶體裝置控制器202分別根據不同的取樣相位自資料線取樣上述特定測試資料(步驟S403)，以取得一最小取樣相位與一最大取樣相位。根據本發明之一實施例，處理器203可，例如藉由執行儲存於軟體以及/或韌體之演算法，選擇上述取樣相位之一者作為一測試取樣相位，用以指示記憶體裝置控制器202根據此測試取樣相位取樣特定測試資料，並且藉由比較被取樣之特定測試資料與一預先儲存之測試資料以檢測被取樣之特定測試資料是否正確，以取得對應之比較結果，其中預先儲存之測試資料與被傳送至資料線之特定測試資料相同，並且此比較結果紀錄著此測試取樣相位是否為可正確取樣測試資料之相位。處理器203更儲存此比較結果，並根據比較結果使用二分搜尋法(binary search)自上述取樣相位選擇另一者用以更新測試取樣相位(例如，使用二分搜尋法自128個取樣相位選擇下一個測試取樣相位)。上述取樣、檢測與更新測試取樣相位之操作會被重複執行，直到處理器203自儲存之比較結果所紀錄之可正確取樣的相位中，取得最大與最小取樣相位，其中最小取樣相位為具有最短時間延遲並且可正確取樣特定測試資料之一取樣相位，並且最大取樣相位為具有最長時間延遲並且可正確取樣特定測試資料之一取樣相位，並且最小取樣相位與最大取樣相位定義出一有效取樣區間。接著，處理器203根據有效取樣區間決定一較佳取樣相位範圍(步驟S404)。根據本發明之一實施例，較佳取樣相位範圍可定義在有效取樣區間之前半部，例如，有效取樣區間之前20%至35%之一範圍。最後，處理器203在此較佳取樣相位範圍內決定一最佳取樣相位，並指示記憶體裝置控制器202根據此最佳取樣相位校正時脈信號(步驟S405)，用以正確存取資料。

第5圖係顯示根據本發明之一實施例所述之資料有效取樣區間示意圖。第5圖顯示出資料線上一筆資料與不同取樣相位之相對關係，其中記憶體裝置控制器202根據不同之時間長度延遲時脈信號之上升緣，進而取得具有不同取樣相位之取樣時脈信號CK₀ 、CK₁ 、CK₂ ...CK_N 。記憶體裝置控制器202使用取樣時脈信號CK₀ 、CK₁ 、CK₂ ...CK_N 取樣特定測試資料。根據被取樣之特定測試資料檢測結果，處理器203取得最小取樣相位P1與最大取樣相位P2。最小取樣相位P1與最大取樣相位P2定義出一有效取樣區間，即此資料線之資料有效窗(Data Valid Window，DVW)。根據本發明之一實施例，處理器可進一步將有效取樣區間之前20%至35%之一範圍定義為一較佳取樣相位範圍(即，將與最小取樣相位P1距離20%至35%之有效取樣區間之長度之一範圍定義為一較佳取樣相位範圍)，例如圖中的時間區間501，並且根據此較佳取樣相位範圍決定出最佳取樣相位。例如，處理器203選擇與最小取樣相位具有30%之有效取樣區間之長度之時間延遲之一取樣相位作為最佳取樣相位。根據本發明之另一實施例，處理器也可以根據記憶體裝置201之操作電壓於有效取樣區間內調整較佳取樣相位範圍，並且於較佳取樣相位範圍內決定一最佳取樣相位。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200．．．影像處理系統

201．．．記憶體裝置

202．．．記憶體裝置控制器

203．．．處理器

204．．．唯讀記憶體裝置

205．．．影像處理裝置

501．．．時間區間

DATA．．．資料

ADD、CLOCK、CK₀ 、CK₁ 、CK₂ 、CK_N 、S_V ．．．信號

第1圖係顯示資料與時脈信號之時序圖。

第2圖係顯示根據本發明之一實施例所述之影像處理系統。

第3圖係顯示根據本發明之一實施例所述之取樣相位校正流程圖。

第4圖係顯示根據本發明之一實施例所述之取樣相位校正方法流程圖。

第5圖係顯示根據本發明之一實施例所述之資料有效取樣區間示意圖。

200．．．影像處理系統

201．．．記憶體裝置

202．．．記憶體裝置控制器

203．．．處理器

204．．．唯讀記憶體裝置

205．．．影像處理裝置

DATA．．．資料

ADD、CLOCK、S_V ．．．信號

Claims (17)

1. 一種影像處理系統，包括：一記憶體裝置，用以儲存複數影像資料；一記憶體裝置控制器，耦接至上述記憶體裝置，用以根據一時脈信號與一位址信號透過複數條資料線存取上述影像資料，其中於一取樣相位校正週期內，上述記憶體裝置控制器根據不同之時間長度延遲上述時脈信號之上升緣，用以提供一既定數量之取樣相位、傳送一特定測試資料至上述資料線、分別根據上述取樣相位取樣上述特定測試資料、以及根據一最佳取樣相位校正上述時脈信號之上升緣，用以正確存取上述影像資料；以及一處理器，耦接至上述記憶體裝置控制器，用以自一主機接收影像控制信號、處理上述影像控制信號並對應產生上述影像資料，其中於上述取樣相位校正週期內，上述處理器檢測被取樣之上述特定測試資料以取得定義出可用以正確取樣上述特定測試資料之一最小取樣相位與一最大取樣相位、以及根據上述最小取樣相位與上述最大取樣相位決定上述最佳取樣相位，其中上述最小取樣相位與上述最大取樣相位定義出一有效取樣區間，上述處理器根據上述記憶體裝置之操作電壓於上述有效取樣區間內定義出一較佳取樣相位範圍，其中上述較佳取樣相位範圍之長度小於上述有效取樣區間之長度，並且上述處理器根據上述較佳取樣相位範圍決定上述最佳取樣相位，並且上述最佳取樣相位位於上述有效取樣區間之前半部。
2. 如申請專利範圍第1項所述之影像處理系統，其 中上述有效取樣區間定義出上述資料線之一資料有效窗(Data Valid Window，DVW)。
3. 如申請專利範圍第1項所述之影像處理系統，其中於上述取樣相位校正週期，上述處理器更選擇上述取樣相位之一者作為一測試取樣相位，用以指示上述記憶體裝置控制器根據上述測試取樣相位取樣上述特定測試資料、藉由比較被取樣之上述特定測試資料與一預先儲存之測試資料以檢測被取樣之上述特定測試資料，以取得用以指示是否取樣正確之一比較結果、儲存上述比較結果，並根據上述比較結果使用二分搜尋法(binary search)自上述取樣相位選擇另一者用以更新上述測試取樣相位、以及重複上述取樣、檢測與更新之操作，用以根據儲存之上述比較結果取得上述最小取樣相位與上述最大取樣相位，其中上述預先儲存之測試資料與被傳送至上述資料線之上述特定測試資料相同。
4. 如申請專利範圍第1項所述之影像處理系統，其中上述處理器將上述有效取樣區間之前20%至35%之一範圍定義為一較佳取樣相位範圍，並且根據上述較佳取樣相位範圍決定上述最佳取樣相位。
5. 如申請專利範圍第1項所述之影像處理系統，其中上述處理器選擇上述有效取樣區間內與上述最小取樣相位距離30%之上述有效取樣區間之長度之一取樣相位作為上述最佳取樣相位。
6. 如申請專利範圍第1項所述之影像處理系統，其中上述記憶體裝置為一同步動態隨機存取記憶體 (SDRAM)。
7. 如申請專利範圍第1項所述之影像處理系統，其中上述處理器儲存對應之軟體/韌體用以指示上述記憶體裝置控制器於上述相位校正週期內執行上述檢測與校正操作。
8. 如申請專利範圍第7項所述之影像處理系統，更包括一唯讀記憶體裝置用以儲存上述最佳取樣相位，其中上述處理器於上述相位校正週期開始時，先檢查上述最佳取樣相位是否已儲存於上述唯讀記憶體裝置，並且當上述最佳取樣相位已儲存於上述唯讀記憶體裝置時，上述處理器指示上述記憶體裝置控制器不執行上述檢測與校正操作。
9. 如申請專利範圍第8項所述之影像處理系統，其中上述唯讀記憶體裝置為一電子可擦拭可編程唯讀記憶體(Electrically Erasable Programmable Read Only Memory)。
10. 一種記憶體裝置之取樣相位校正方法，其中上述記憶體裝置包括一或多條資料線用以傳輸存取自上述記憶體裝置之資料，以及一時脈信號線用以傳輸一時脈信號，上述方法包括：於上述時脈信號之一時脈週期內提供一既定數量之取樣相位，其中上述取樣相位係分別藉由根據不同之時間長度延遲上述時脈週期之上升緣而取得；傳送一特定測試資料至上述資料線；分別根據上述取樣相位取樣上述特定測試資料，以取 得一最小取樣相位與一最大取樣相位，其中上述最小取樣相位為具有最短時間延遲並且可正確取樣上述特定測試資料之一取樣相位，並且上述最大取樣相位為具有最長時間延遲並且可正確取樣上述特定測試資料之一取樣相位，並且上述最小取樣相位與上述最大取樣相位定義出一有效取樣區間；根據上述有效取樣區間決定一較佳取樣相位範圍，其中上述較佳取樣相位範圍位於上述有效取樣區間之前半部；根據上述記憶體裝置之操作電壓調整上述較佳取樣相位範圍；以及根據上述較佳取樣相位範圍決定一最佳取樣相位，並根據上述最佳取樣相位校正上述時脈信號用以存取上述資料。
11. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，其中上述有效取樣區間定義出上述資料線之一資料有效窗(Data Valid Window，DVW)。
12. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，更包括：選擇上述取樣相位之一者作為一測試取樣相位，用以取樣上述特定測試資料；比較被取樣之上述特定測試資料與一預先儲存之測試資料，以取得用以指示是否取樣正確之一比較結果，其中上述預先儲存之測試資料與被傳送至上述資料線之上述特定測試資料相同； 儲存上述比較結果，並根據上述比較結果使用二分搜尋法(binary search)自上述取樣相位選擇另一者用以更新上述測試取樣相位；以及重複上述步驟，並根據儲存之上述比較結果取得上述最小取樣相位與上述最大取樣相位。
13. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，更包括將上述有效取樣區間之前20%至35%之一範圍定義為上述較佳取樣相位範圍。
14. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，更包括選擇上述有效取樣區間內與上述最小取樣相位具有30%之上述有效取樣區間之長度之一取樣相位作為上述最佳取樣相位。
15. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，其中上述記憶體裝置為一同步動態隨機存取記憶體(SDRAM)。
16. 如申請專利範圍第10項所述之記憶體裝置之取樣相位校正方法，其中上述記憶體裝置耦接至一影像處理裝置，並且上述資料包括上述影像處理裝置所處理之影像資料。
17. 如申請專利範圍第16項所述之記憶體裝置之取樣相位校正方法，其中上述影像處理裝置更包括一處理器，用以儲存對應之軟體/韌體以執行上述檢測與校正步驟。