JP5864519B2 - エンファシス付加装置及びエンファシス付加方法 - Google Patents

エンファシス付加装置及びエンファシス付加方法 Download PDF

Info

Publication number
JP5864519B2
JP5864519B2 JP2013246268A JP2013246268A JP5864519B2 JP 5864519 B2 JP5864519 B2 JP 5864519B2 JP 2013246268 A JP2013246268 A JP 2013246268A JP 2013246268 A JP2013246268 A JP 2013246268A JP 5864519 B2 JP5864519 B2 JP 5864519B2
Authority
JP
Japan
Prior art keywords
value
emphasis
amplitude
input box
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013246268A
Other languages
English (en)
Other versions
JP2015106724A (ja
Inventor
哲郎 大日向
哲郎 大日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2013246268A priority Critical patent/JP5864519B2/ja
Publication of JP2015106724A publication Critical patent/JP2015106724A/ja
Application granted granted Critical
Publication of JP5864519B2 publication Critical patent/JP5864519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、試験対象物(DUT:device under test )に入力される元信号の試験用信号に対し、使用されるコンピュータバス・相互接続規格(以下、単に「通信規格」とも言う)に応じたエンファシスを付加するエンファシス付加装置及びエンファシス付加方法に関する。
信号(特に、Gbit/sの高速信号)がプリント基板を通過することで、信号レベルの減衰や品質劣化が生じ、アイの開口が閉じてしまうため、送信側で送信する信号の特定の周波数成分を強調することにより、伝送路で減衰しやすい周波数を補償し、受信側で受信する信号の品質を改善する技術としてエンファシス(Emphasis)が従来より知られている。
そして、エンファシスには、エンファシスを加えていないデータ信号のアイ振幅(Eye Amplitude)に対し、xdBの分だけ強調する「プリエンファシス」と、xdBの分だけ小さくする「ディエンファシス」の2つの考え方があり、装置内部や装置と試験対象物との間に使用されるコンピュータバス・相互接続規格(通信規格)に応じて何れか一方又は両方の考え方が採用される。
具体的に、InfiniBand等はプリエンファシス波形の考え方が採用され、PCI Express,SATA,USB等はディエンファシス波形の考え方が採用される。また、Xilinx社のVirtexでは、InfiniBandやPCI Expressを含め、多種の規格に対応しており、プリエンファシスとディエンファシス波形の両方の考え方が採用される。
そして、プリエンファシス波形の考え方を採用した装置としては、下記特許文献1に開示されるエンファシス付加装置が知られている。このエンファシス付加装置では、横軸を時間、縦軸を変調量としてプリエンファシス波形パターンを表示画面上に表示させ、このプリエンファシス波形パターンにおいてビットを強調させることが可能な箇所のタップにカーソルを配置し、このカーソルの移動に応じて可変される振幅量に基づいて表示画面上のプリエンファシス波形パターンと同一のエンファシス波形を生成して元信号に付加している。
特開2012−060630号公報
ところで、上述した特許文献1のエンファシス付加装置に限らず、試験用信号にエンファシスを付加する場合、アイ振幅の単位は「Vp-p (mV)」、エンファシスの振幅はアイ振幅に対して「dB」で設定されるのが一般的である。
しかしながら、一般的に設定されたエンファシス波形の振幅値をVp-p 値で設定する場合、設定されているエンファシス波形のdB値を変更しながら所定のVp-p 値となるように調整するが、dB値は0.1dB単位で調節されることが多いため、元のアイ振幅が大きな値であったときは調整されるVp-p 値が大きく変化してしまい、Vp-p 値の細かい数値設定が困難であった。また、切りの悪い数値では、端数処理されてしまい正確なVp-p 値を設定することが困難であった。
また、近年ではDUTの低電圧化が進んでおり、試験中に上述したような方法でエンファシス波形の振幅値(Vp-p 値)を調整した場合では、dB値は0.1dB単位で調節されるため、変更したdB値によってはDUTの耐電圧を超えるようなVp-p 値が設定されてしまい、DUTの故障に繋がる虞があった。
さらに、従来の装置では、アイ振幅の設定値を変更した場合にエンファシス波形の振幅も基準となるアイ振幅の変更に伴って変動してしまうため、アイ振幅の何れかのみを簡易的に設定することができなかった。
そこで、本発明は上記問題点に鑑みてなされたものであって、従来からのdB値によるエンファシス波形の振幅値設定に加えて、Vp-p 値を直接設定可能とする機能を備えたエンファシス付加装置及びエンファシス付加方法を提供することを目的としている。
上記した目的を達成するため、本発明の請求項1に記載されたエンファシス付加装置は、試験対象物に入力するデジタルの試験用信号に任意のエンファシス波形を付加するエンファシス付加装置1であって、
前記試験用信号に付加するエンファシス波形におけるビットの強弱調整が可能な箇所であるタップに設定する振幅値をdB値として入力するdB値入力用ボックス4Caと、前記振幅値をVp-p 値として入力するVp-p 値入力用ボックス4Cbとを、設定される前記振幅値の単位に応じて選択的に表示部4の表示画面上に表示制御するとともに、前記表示部に表示した前記dB値入力用ボックス又は前記V p-p 値入力用ボックス内に、選択されたエンファシス波形で前回設定した振幅値又は前記エンファシス波形のデフォルト値を表示させる表示制御部5と、
設定入力された前記振幅値基づく振幅量を用いて前記各タップのエンファシスを生成するための設定値を算出する算出処理部6と、
該算出処理部で算出された前記設定値に基づいて生成したエンファシス波形を前記試験用信号に付加するエンファシス波形付加部7と、
を備えたことを特徴とする。
請求項2に記載されたエンファシス付加装置は、請求項1記載のエンファシス付加装置において、前記算出処理部6は、さらに前記dB値入力用ボックス4Caに入力されたdB値である前記振幅値をVp-p 値に換算したdB値換算振幅値を算出する機能と、前記Vp-p 値入力用ボックス4Cbに入力されたVp-p 値である前記振幅値をdB値に換算したVp-p 値換算振幅値を算出する機能とを有し、
前記表示制御部5は、
対応する前記dB値入力用ボックスの近傍に関連付けした状態で表示され、前記算出処理部で換算された当該dB値入力用ボックスに入力された前記dB値を p-p 値に換算した前記dB値換算振幅値を表示するdB値換算表示ボックス4Daと、
対応する前記Vp-p 値入力用ボックスの近傍に関連付けした状態で表示され、前記算出処理部で換算された当該Vp-p 値入力用ボックスに入力された前記Vp-p 値をdB値に換算した前記Vp-p 値換算振幅値を表示するVp-p 値換算表示ボックス4Dbと、
を前記表示部4の表示画面上に表示制御することを特徴とする。
請求項3に記載されたエンファシス付加装置は、請求項1又は2記載のエンファシス付加装置において、前記算出処理部6は、
前記dB値入力用ボックス4Caに入力された振幅値をV p-p 値に換算するときは、下記数式1及び数式2を用いて換算し、
前記V p-p 値入力用ボックス4Cbに入力された振幅値をdB値に換算するときは、下記数式3乃至数式5を用いて換算することを特徴とする請求項1又は2記載のエンファシス付加装置。
(数式1)
α=20log 10 (EA)+Cursor[dB]
但し、数式1において、EAは選択したエンファシスにおけるアイ振幅(V p-p )、Cursor[dB]は前記dB値入力ボックスに入力されたdB値である。
(数式2)
Cursor[V p-p ]=10^((α)/20)
但し、数式2において、Cursor[V p-p ]は、前記dB値入力ボックスに入力されたdB値をV p-p 値に換算した値である。
(数式3)
β=20log 10 (Cursor[V p-p ])
但し、数式3において、Cursor[V p-p ]は、前記V p-p 値入力ボックスに入力されたV p-p 値である。
(数式4)
γ=20log 10 (EA)
但し、数式4において、EAは、選択したエンファシスにおけるアイ振幅(V p-p )である。
(数式5)
Cursor[dB]=β−γ
但し、数式5において、Cursor[dB]は、前記V p-p 値入力ボックスに入力されたV p-p をdB値に換算した値である。
また、請求項4記載のエンファシス付加方法は、試験対象物に入力するデジタルの試験用信号に任意のエンファシス波形を付加するエンファシス付加方法であって、
前記試験用信号に付加するエンファシス波形におけるビットの強弱調整が可能な箇所であるタップに設定する振幅値をdB値として入力するdB値入力用ボックス4Caと、前記振幅値をV p-p 値として入力するV p-p 値入力用ボックス4Cbとを、設定される前記振幅値の単位に応じて選択的に表示部4の表示画面上に表示制御するステップと、
前記表示部に表示した前記dB値入力用ボックス又は前記V p-p 値入力用ボックス内に、選択されたエンファシス波形で前回設定した振幅値又は前記エンファシス波形のデフォルト値を表示させるステップと、
設定入力された前記振幅値に基づく振幅量を用いて前記各タップのエンファシスを生成するための設定値を算出するステップと、
前記算出された前記設定値に基づいてエンファシス波形を前記試験用信号に付加するステップと、
を含むことを特徴とする。
本発明によれば、選択したエンファシス波形のタップに設定する振幅値の単位がdB値又はVp-p 値の何れであっても直接数値入力して設定することができるため、例えばdB値をVp-p 値に換算してから設定入力するような算出処理の手間が省け、また試験中にエンファシス波形の振幅値をVp-p 値で調整することができる。
従って、従来のようにdB値を調整によって急激にDUTの耐電圧を超えるようなVp-p 値が設定されてしまう虞がなく、安全にDUTの試験を行うことができる。
また、設定処理部は、設定入力した振幅値(dB値)をVp-p 値に換算する機能と、設定入力した振幅値(Vp-p 値)をdB値に換算する機能を備え、設定入力する振幅値にの単位に合わせて表示したdB値入力用ボックス又はVp-p 値入力用ボックスの近傍に関連付けされた状態でdB値換算表示ボックス又はVp-p 値換算表示ボックスが表示されるため、振幅値をdB値又はVp-p 値で設定入力するだけで、設定入力された振幅値を他方の単位に換算した振幅値を確認することができる。
本発明に係るエンファシス付加装置の構成を示す機能ブロック構成図である。 同装置においてエンファシス設定画面の一例を表示した図である。 (a)は数値入力エリアの表示形態例を示す図であり、(b)は数値入力エリアの他の表示形態例を示す図である。 エンファシス付加部の具体的な回路構成の一例を示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、この形態に基づいて当業者等によりなされる実施可能な他の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
本発明に係るエンファシス付加装置は、例えば高速バスを有するコネクタ付き回路実装基板等を試験対象物(DUT)とし、この試験対象物に同軸ケーブル等の伝送路を介して入力される試験用信号の波形歪みを克服するべく、試験用信号(元信号)にエンファシス波形を付加するものである。
また、本明細書では、試験用信号に付加するエンファシス波形としてOIF208.029.06で規定されている「1post−1pre−Cursor」のプリエンファシス波形を用いた実施例で説明するが、これに限定されない。例えば、エンファシス波形としてはプリエンファシス波形の他にディエンファシス波形でもよく、また1post−1pre−Cursorの他に2post−1pre−Cursor、3post−Cursor、1post−1pre−Cursor、2post−Cursor、1post−Cursor等のエンファシス波形でもよい。
まず、本例のエンファシス付加装置1の構成について説明する。
図1に示すように、エンファシス付加装置1は、予め決められた所定パターンの試験用信号(元信号)にエンファシス波形を付加するにあたり、操作部2、情報記憶部3、表示部4、表示制御部5、算出処理部6、エンファシス波形付加部7を備えて概略構成されている。
操作部2は、例えば操作キー(決定キーやテンキー)、ノブ、マウスやタッチパネル等のポインティングデバイスで構成される。操作部2は、試験用信号に付加するエンファシス波形の波形パターン(2post−1pre−Cursor、3post−Cursor、1post−1pre−Cursor、2post−Cursor、1post−Cursor等に該当する波形パターン、以下「エンファシス波形パターン」という)の選択操作、選択したエンファシスにおけるアイ振幅や振幅の設定値(dB値、Vp-p 値)の数値入力、後述する入力画面切替キー4Eの選択操作等、装置を駆動する上で必要な各種操作や設定を行う際にユーザに操作され、操作内容に応じた操作情報(キーの押下情報、ノブの回転位置又はスライド位置に応じた位置情報)を表示制御部5に出力している。
また、操作部2がユーザに操作され、後述する数値入力エリア4Bにエンファシス波形の振幅値(dB値又はVp-p 値)が入力されると、入力された数値内容を示す数値情報を表示制御部5と算出処理部6に出力している。このとき、算出処理部6には、振幅値を入力したときの数値入力エリア4Bの表示形態を示す表示形態情報(つまり、振幅値入力ボックス4CがdB値を入力する形態であるか、又はVp-p 値を入力する形態であるかを示す情報)も一緒に出力される。
なお、操作部2としてポインティングデバイスの機能を有する構成とした場合は、表示部4の表示画面上に表示されるカーソルの移動に伴う位置情報、ソフトボタンの押下に伴う選択情報を常時検出して得られる位置検出情報を、表示制御部5に逐次出力する位置検出部(不図示)を備えた構成とすればよい。
情報記憶部3は、元信号となる試験用信号にエンファシス波形を付加するために必要な各種情報を記憶している。各種情報としては、予め決められた複数種類のエンファシス波形パターンに応じたイメージ波形や各エンファシス波形パターンの波形形状を特定するための各パラメータ値(各パターンに設定された振幅値(dB値又はVp-p 値)のデフォルト値を含む)等の波形情報、表示部4の表示画面の1ドット当たりの振幅量や1ドット当たりの時間、算出処理部6で数値入力されたエンファシス波形の振幅値であるVp-p 値をdB値に換算又はdB値をVp-p 値に換算するのに使用する換算用計算式、算出処理部6で算出されたエンファシス波形の振幅値(入力された振幅値(eB値又はVp-p 値)換算した算出結果、選択されたエンファシス波形パターンに前回設定した振幅値(dB値又はVp-p 値)等がある。
表示部4は、例えば液晶表示器(LCD:Liquid Crystal Display)や有機又は無機ELディスプレイ(electroluminescence display )等の表示機器で構成され、操作部2の操作に基づく表示制御部5の制御により、各種設定画面の表示や数値入力の際の数値表示等を行っている。
表示制御部5は、操作部2の操作に基づく操作情報や情報記憶部3に記憶された各種情報に基づく表示内容を表示部4の表示画面上に表示制御している。また、図1の例では、操作部2、表示部4、表示制御部5を機能分けして別々のブロックで示したが、これらをコンピュータグラフィックスとマウスなどのポインティングデバイスを用いた直感的な操作により各種の操作・設定が行える機能を有するGUI(graphical user interface)で構成することもできる。
表示制御部5は、図2に示すように、設定画面上に設けられた波形表示エリア4Aに、操作部2で複数の中から選択されたエンファシス波形パターンを表示制御する。波形表示エリア4Aに表示されるエンファシス波形パターンのイメージ波形は、縦軸が基準波形の振幅電圧値に対してエンファシスをかける量に対応して増減される振幅量(変動量)である変調量を示し、横軸が時間を示している。
なお、本例では、エンファシス波形パターンにおいて、設定した振幅値によって増減されるビットを強調させることのできる箇所を「タップ」と称し、このタップに対応してカーソル(Cursor)が配置されている。また、エンファシス波形パターンは、波形の一部(正のビット又は負のビットの一部)を表示してもよく、またエンファシス波形パターン全体を表示するようにしてもよい。図2では、エンファシス波形として1post−1pre−Cursorのプリエンファシス波形が表示され、タップ数は正のビット側の2つが表示された例である。
さらに、表示制御部5は、図3に示すように、波形表示エリア4Aの近傍(図例では波形表示エリア4Aの右側)に設けられた数値入力エリア4Bに、エンファシス波形の振幅値(dB値又はVp-p 値)を直接入力するテキストボックスと、入力された振幅値を最小桁数で1ずつ増減させるスピンボタンとを有するスピンボックスで構成されエンファシス波形パターンのタップに対応したカーソル毎に設けられる振幅値入力ボックス4C(dB値入力用ボックス4Ca、Vp-p 値入力用ボックス4Cb、アイ振幅値入力用ボックス4Cc)と、操作部2の操作によって振幅値入力ボックス4Cに入力された数値情報である振幅値(dB値又はVp-p 値)とを表示制御する。
図例では、選択されたエンファシス波形が1post−1pre−Cursorのプリエンファシス波形であり、2つあるタップに対応するカーソル毎の振幅値入力ボックス4C(「post」のタップに対応するCursor1、「pre」のタップに対応するCursor2の2つ)が表示されている。
なお、数値入力エリア4Bの表示形態としては、図3(a)に示すように、エンファシス波形の振幅値をdB値で入力するdB値入力用ボックス4Caが表示される画面形態と、図3(b)に示すようにVp-p 値を入力するVp-p 値入力用ボックス4Cbが表示される画面形態の2通りある。
さらに、図3(a)、(b)に示すように、各振幅値入力ボックス4Cの近傍には、それぞれの振幅値をdB値若しくはVp-p 値に換算したときの値(換算振幅値)が、振幅値入力ボックス4C内の数値変更の度に更新表示される振幅値換算表示ボックス4D(dB値換算表示ボックス4Da、Vp-p 値換算表示ボックス4Db)が表示される。
つまり、dB値入力用ボックス4Ca近傍には、対応するカーソルと関連付けされた状態でdB値換算表示ボックス4Daが表示され、dB値入力用ボックス4Caに入力されたdB値をVp-p 値に換算したdB値換算振幅値を表示する。図3(a)の表示例では、例えばCursor1におけるdB値入力用ボックス4Caに「6.0」を入力すると、dB値換算表示ボックス4DaにVp-p 値換算された「0.798」が表示される。
また、Vp-p 値入力用ボックス4Cb近傍には、対応するカーソルと関連付けされた状態でVp-p 値換算表示ボックス4Dbが表示され、Vp-p 値入力用ボックス4Cbに入力されたVp-p 値をdB値に換算したVp-p 値換算振幅値を表示する。図3(b)の表示例では、例えばCursor1におけるVp-p 値入力用ボックス4Cbに「0.798」を入力すると、Vp-p 値換算表示ボックス4DbにdB値換算された「6.0」が表示される。
なお、試験用信号に付加するエンファシス波形パターンが選択されたときは、振幅値入力ボックス4Cを空欄の状態で表示してもよいが、例えば選択されたエンファシス波形で前回設定された振幅値(dB値又はVp-p 値)を情報記憶部3から読み出して表示したり、波形情報を情報記憶部3から読み出して予めエンファシス波形毎に設定されたデフォルト値を表示したりする構成でもよい。
また、表示制御部5は、図2に示すように、エンファシス波形の振幅値を設定する際に、入力する振幅値の単位に応じて適宜振幅値入力ボックス4Cの表示形態を切り替えるための入力画面切替手段となる入力画面切替キー4Eを表示する。そして、操作部2によって入力画面切替キー4Eが操作されると、この操作に伴って現在の数値入力エリア4Bの表示形態を示す表示形態情報が操作部2から算出処理部6に出力される。なお、入力画面切替キー4Eは、表示画面上に表示制御するソフトキーで構成する他、筐体に設けられる操作キーのようなハード部品として具備する構成としてもよい。
算出処理部6は、操作部2からの数値情報(振幅値入力ボックス4Cに設定入力された振幅値であるdB値又はVp-p 値)及び入力画面切替キー4Eの操作に基づく表示形態情報と、情報記憶部3の各種情報とに基づき、選択されたエンファシス波形パターンの基準波形の振幅電圧値に対してエンファシス(プリエンファシス又はディエンファシス)かける量によって増減される振幅量(変動量)を算出し、表示画面上のエンファシス波形パターンと同一のエンファシス波形がエンファシス波形付加部8で試験用信号に付加されるように、算出された振幅量(変動量)を、後述する切替回路13に設定値として出力している。
つまり、表示画面上のエンファシス波形パターンと同一のエンファシス波形がエンファシス波形付加部8で試験用信号に付加されるように、算出処理部6で算出した振幅量(変動量)を、後述する切替回路13の各セレクタP1,P2,P3,P4に対応して4つの振幅電圧(VEE1,VEE2,VEE3,VEE4)に振り分け、振り分けた4つの振幅電圧(VEE1,VEE2,VEE3,VEE4)を設定値として出力している。
また、算出処理部6は、操作部2からの数値情報を入力される度に、数値入力エリア4Bの現在の表示形態情報と、情報記憶部3の各種情報とから振幅値換算表示ボックス4Dに表示する換算振幅値(dB値換算振幅値、Vp-p 値換算振幅値)を常に算出しており、入力された振幅値(dB値又はVp-p 値)を換算して換算振幅値(dB値換算振幅値又はVp-p 値換算振幅値)となるように換算処理し、算出した換算結果(換算振幅値)を情報記憶部3と表示制御部5に出力している。
なお、算出処理部6は、振幅値入力ボックス4C内の振幅値が変更されると、この変更内容に合わせて振幅値換算表示ボックス4D内の数値も更新表示されるように換算振幅値を算出し表示制御部5に出力している。
ここで、算出処理部6において、入力された振幅値(dB値又はVp-p 値)を換算振幅値に換算するときの処理手順について説明する。
なお、換算用計算式としては、下記に示すようにdB値をVp-p 値に換算する方法として下記数式1、2を用い、Vp-p 値をdB値に換算する方法として下記数式3〜5を用い、アイ振幅の振幅値(Vp-p )をEAとして表記する。
(dB値→Vp-p 値への換算処理について)
まず、ユーザによりEAと各カーソルのdB値がそれぞれ入力されると、算出処理部6は、アイ振幅を加味した各カーソルのdB値を下記数式1を用いて算出する。
α=20log10(EA)+Cursor[dB]・・・(数式1)
次に、数式1で算出したαとを用いて、下記数式2に代入して各カーソルのdB値をVp-p 値に換算する。
Cursor[Vp-p ]=10^((α)/20)・・・(数式2)
そして、各カーソルに対応した換算結果であるCursor[Vp-p ]をdB値換算振幅値として表示制御部5に出力する。
(Vp-p 値→dB値への換算処理について)
まず、ユーザによりEAと各カーソルのVp-p 値がそれぞれ入力されると、算出処理部6は、下記数式3、4を用いて各カーソルのVp-p 値をdB値に換算する。
β=20log10(Cursor[Vp-p ])・・・(数式3)
γ=20log10(EA)・・・(数式4)
そして、算出したアイ振幅の振幅値(β)と、各カーソルの振幅値(γ)を差し引いてカーソル毎の換算値を取得する。
β−γ=Cursor[dB]・・・(数式5)
そして、各カーソルに対応した換算結果であるCursor[dB]をVp-p 値換算振幅値として表示制御部5に出力する。
エンファシス波形付加部8は、試験対象物に入力される所定パターンの試験用信号(エンファシス付加前の元信号)に対し、設定されたエンファシス波形パターンと同じエンファシス波形を付加して出力している。
さらに説明すると、エンファシス波形付加部8は、図4に示すように制御回路11、データ保持回路12、切替回路13、増幅回路14、加算回路15を備えた周知の回路によって構成することができる。
制御回路11は、D/Aコンバータを含む回路であり、算出処理部6からの設定値(振幅電圧:VEE1,VEE2,VEE3,VEE4)を、増幅回路14の後述する各増幅器14a,14b,14c,14dを個別に制御するためのアナログ値からなる制御信号(4つの制御電圧)に変換して出力している。
データ保持回路12は、C(クロック)端子の立ち上がりのエッジでD端子の入力の値がQ出力として保持される4つのD型フリップフロップ回路(以下、D−FFと略称する)12a,12b,12c,12dを直列接続して構成される。データ保持回路12は、初段のD−FF12aのD端子にエンファシス波形を付加する前の試験用信号が入力され、位相が1ビットずれとなる4つのデータ信号に分岐して各D−FF12a,12b,12c,12dのQ端子から出力している。
切替回路13は、データ保持回路12の4つのD−FF12a,12b,12c,12dのQ端子と1対1に対応して接続される4つのセレクタP1,P2,P3,P4で構成される。切替回路13の各セレクタP1,P2,P3,P4は、切替信号の入力により、極性が「POS(ポジティブ)」又は「NEG(ネガティブ)」の何れかの状態に予め設定されている。
増幅回路14は、切替回路13の4つのセレクタP1,P2,P3,P4の出力と1対1に対応して接続される4つの増幅器14a,14b,14c,14dで構成される。これら4つの増幅器14a,14b,14c,14dは、制御回路11からの制御信号(4つの制御電圧)によって個別に電圧が制御される。
加算回路15は、増幅回路14の4つの増幅器14a,14b,14c,14dの出力を加算し、試験用信号にエンファシス波形を付加した信号を出力している。
なお、エンファシス波形付加部8の構成は、ユーザによって選択されたエンファシス波形パターンと同じエンファシス波形を試験用信号に付加できればよいため、図4に示す回路構成に限定されるものではない。
以上説明したように、本例のエンファシス付加装置1では、試験用信号に所望のエンファシス波形を付加するにあたり、試験用信号に付加するエンファシス波形を選択し、このエンファシス波形のタップに対応して配置されたカーソルに設定入力するときの振幅値の単位に合わせた振幅値入力ボックス4Cの表示形態となるように、入力画面切替キー4Eを操作してdB値入力用ボックス4Ca又はVp-p 値入力用ボックス4Cbを切替表示する。
これにより、選択したエンファシス波形のタップに設定する振幅値の単位がdB値又はVp-p 値の何れであっても直接数値入力して設定することができるため、例えばdB値をVp-p 値に換算してから設定入力するような算出処理の手間が省け、また試験中にエンファシス波形の振幅値をVp-p 値で調整することができる。従って、従来のようにdB値を調整によって急激にDUTの耐電圧を超えるようなVp-p 値が設定されてしまう虞がなく、安全にDUTの試験を行うことができる。
また、算出処理部6は、設定入力した振幅値(dB値)をVp-p 値に換算する機能と、設定入力した振幅値(Vp-p 値)をdB値に換算する機能を備え、設定入力する振幅値にの単位に合わせて表示したdB値入力用ボックス4Ca又はVp-p 値入力用ボックス4Cbの近傍に各カーソルと関連付けされた状態でdB値換算表示ボックス4Da又はVp-p 値換算表示ボックス4Dbが表示されるため、振幅値をdB値又はVp-p 値で設定入力するだけで、設定入力された振幅値を他方の単位に換算した振幅値を確認することができる。
1…エンファシス付加装置
2…操作部
3…情報記憶部
4…表示部
4A…波形表示エリア
4B…数値入力エリア
4C…振幅値入力ボックス(4Ca…dB値入力用ボックス、4Cb…Vp-p 値入力用ボックス、4Cc…アイ振幅値入力用ボックス)
4D…換算値表示ボックス(4Da…dB値換算表示ボックス、4Db…Vp-p 値換算表示ボックス)
4E…入力画面切替キー(入力画面切替手段)
5…表示制御部
6…算出処理部
7…エンファシス波形付加部
11 制御回路
12 データ保持回路
13 切替回路
14 増幅回路
15 加算回路

Claims (4)

  1. 試験対象物に入力するデジタルの試験用信号に任意のエンファシス波形を付加するエンファシス付加装置(1)であって、
    前記試験用信号に付加するエンファシス波形におけるビットの強弱調整が可能な箇所であるタップに設定する振幅値をdB値として入力するdB値入力用ボックス(4Ca)と、前記振幅値をVp-p 値として入力するVp-p 値入力用ボックス(4Cb)とを、設定される前記振幅値の単位に応じて選択的に表示部の表示画面上に表示制御するとともに、前記表示部に表示した前記dB値入力用ボックス又は前記V p-p 値入力用ボックス内に、選択されたエンファシス波形で前回設定した振幅値又は前記エンファシス波形のデフォルト値を表示させる表示制御部(5)と、
    設定入力された前記振幅値基づく振幅量を用いて前記各タップのエンファシスを生成するための設定値を算出する算出処理部(6)と、
    該算出処理部で算出された前記設定値に基づいて生成したエンファシス波形を前記試験用信号に付加するエンファシス波形付加部(7)と、
    を備えたことを特徴とするエンファシス付加装置。
  2. 前記算出処理部(6)は、さらに前記dB値入力用ボックス(4Ca)に入力されたdB値である前記振幅値をVp-p 値に換算したdB値換算振幅値を算出する機能と、前記Vp-p 値入力用ボックス(4Cb)に入力されたVp-p 値である前記振幅値をdB値に換算したVp-p 値換算振幅値を算出する機能とを有し、
    前記表示制御部(5)は、
    対応する前記dB値入力用ボックスの近傍に関連付けした状態で表示され、前記算出処理部で換算された当該dB値入力用ボックスに入力された前記dB値を p-p 値に換算した前記dB値換算振幅値を表示するdB値換算表示ボックス(4Da)と、
    対応する前記Vp-p 値入力用ボックスの近傍に関連付けした状態で表示され、前記算出処理部で換算された当該Vp-p 値入力用ボックスに入力された前記Vp-p 値をdB値に換算した前記Vp-p 値換算振幅値を表示するVp-p 値換算表示ボックス(4Db)と、
    を前記表示部(4)の表示画面上に表示制御することを特徴とする請求項1記載のエンファシス付加装置。
  3. 前記算出処理部(6)は、
    前記dB値入力用ボックス(4Ca)に入力された振幅値をV p-p 値に換算するときは、下記数式1及び数式2を用いて換算し、
    前記V p-p 値入力用ボックス(4Cb)に入力された振幅値をdB値に換算するときは、下記数式3乃至数式5を用いて換算することを特徴とする請求項1又は2記載のエンファシス付加装置。
    (数式1)
    α=20log 10 (EA)+Cursor[dB]
    但し、数式1において、EAは選択したエンファシスにおけるアイ振幅(V p-p )、Cursor[dB]は前記dB値入力ボックスに入力されたdB値である。
    (数式2)
    Cursor[V p-p ]=10^((α)/20)
    但し、数式2において、Cursor[V p-p ]は、前記dB値入力ボックスに入力されたdB値をV p-p 値に換算した値である。
    (数式3)
    β=20log 10 (Cursor[V p-p ])
    但し、数式3において、Cursor[V p-p ]は、前記V p-p 値入力ボックスに入力されたV p-p 値である。
    (数式4)
    γ=20log 10 (EA)
    但し、数式4において、EAは、選択したエンファシスにおけるアイ振幅(V p-p )である。
    (数式5)
    Cursor[dB]=β−γ
    但し、数式5において、Cursor[dB]は、前記V p-p 値入力ボックスに入力されたV p-p をdB値に換算した値である。
  4. 試験対象物に入力するデジタルの試験用信号に任意のエンファシス波形を付加するエンファシス付加方法であって、
    前記試験用信号に付加するエンファシス波形におけるビットの強弱調整が可能な箇所であるタップに設定する振幅値をdB値として入力するdB値入力用ボックス(4Ca)と、前記振幅値をV p-p 値として入力するV p-p 値入力用ボックス(4Cb)とを、設定される前記振幅値の単位に応じて選択的に表示部(4)の表示画面上に表示制御するステップと、
    前記表示部に表示した前記dB値入力用ボックス又は前記V p-p 値入力用ボックス内に、前回設定した振幅値又は前記エンファシス波形のデフォルト値を表示させるステップと、
    設定入力された前記振幅値に基づく振幅量を用いて前記各タップのエンファシスを生成するための設定値を算出するステップと、
    前記算出された前記設定値に基づいてエンファシス波形を前記試験用信号に付加するステップと、
    を含むことを特徴とするエンファシス付加方法。
JP2013246268A 2013-11-28 2013-11-28 エンファシス付加装置及びエンファシス付加方法 Active JP5864519B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013246268A JP5864519B2 (ja) 2013-11-28 2013-11-28 エンファシス付加装置及びエンファシス付加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013246268A JP5864519B2 (ja) 2013-11-28 2013-11-28 エンファシス付加装置及びエンファシス付加方法

Publications (2)

Publication Number Publication Date
JP2015106724A JP2015106724A (ja) 2015-06-08
JP5864519B2 true JP5864519B2 (ja) 2016-02-17

Family

ID=53436652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013246268A Active JP5864519B2 (ja) 2013-11-28 2013-11-28 エンファシス付加装置及びエンファシス付加方法

Country Status (1)

Country Link
JP (1) JP5864519B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110235694A1 (en) * 2010-02-02 2011-09-29 Tektronix, Inc. Apparatus and Method for Generating a Waveform Test Signal Having Crest Factor Emulation of Random Jitter

Also Published As

Publication number Publication date
JP2015106724A (ja) 2015-06-08

Similar Documents

Publication Publication Date Title
JP5306166B2 (ja) 通信装置
US9544864B1 (en) Data transmission system and receiving device
JP2012060630A (ja) エンファシス付加装置及びエンファシス付加方法
US9100030B1 (en) Real-time modification of waveform characteristics in arbitrary waveform generator
US8218611B2 (en) Signal generator providing ISI scaling to touchstone files
JP6162921B2 (ja) 信号発生装置及び発生方法
JP5864519B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP6124927B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP5844791B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP5533386B2 (ja) 音響信号処理装置
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
US10033344B2 (en) Digital signal processor and audio device
US9479365B2 (en) Method for performing loop unrolled decision feedback equalization in an electronic device with aid of voltage feedforward, and associated apparatus
CN109213708B (zh) 一种串行解串链路发射机的驱动器
JP4815123B2 (ja) 電磁妨害を低減する方法とタイミングコントローラー
US7155164B1 (en) Method and apparatus for performing transmit pre-emphasis
JP6888210B2 (ja) パルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法
EP1753221A2 (en) Media player and control method thereof
JP6893963B2 (ja) エンファシス付加装置、エンファシス付加方法及び誤り率測定装置
CN109728794B (zh) 滤波器系数计算装置和方法及其信号生成装置和方法
JP6694806B2 (ja) 測定装置及び該装置のパラメータ設定方法
JP6483201B2 (ja) エンファシス発生器およびエンファシス発生方法
JP2004287738A (ja) 伝送波形解析装置
JP2004333592A (ja) 音場制御装置
JP7508625B1 (ja) 誤り率測定装置及び誤り率測定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151224

R150 Certificate of patent or registration of utility model

Ref document number: 5864519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250