JP6888210B2 - パルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法 - Google Patents

Description

本発明は、パルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法に関する。

近年、電子機器や通信機器の高性能化に伴い、機器間でのシリアル伝送の速度が高速化し続けている。しかしながら、このような高速のシリアル伝送に用いられる伝送線路は、高ビットレートのデジタル信号に対してはローパスフィルタとして機能し、伝送線路を伝搬するデジタル信号の高周波成分を大きく減衰させてしまう。このため、伝送線路のローパスフィルタ特性によって失われてしまう高周波成分を補償するために、デジタル信号にプリエンファシスをかけて低周波成分に対して高周波成分を相対的に持ち上げる技術が従来より知られている。

例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）（Peripheral Component Interconnect Express）などの通信規格に準拠した被試験対象（Device Under Test：ＤＵＴ）に対するコンプライアンステストでは、様々なプリエンファシスがかけられたデジタル信号が試験信号としてＤＵＴの伝送線路に入力される。

図５に、プリエンファシスがかけられたデジタル信号の波形の一例を示す。この波形には、複数の振幅量Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを増減可能な箇所（以下、「エンファシスタップ」又は単に「タップ」と称する）が存在する。すなわち、図５の例のエンファシスタップ数は４である。なお、通信規格によって必要なエンファシスタップ数は異なる。

図６は、デジタル信号にプリエンファシスをかけるための構成を示す図である。エンファシス信号付加回路５０のゲインは、通信規格に応じたＤＡＣ値が設定されたＤＡＣ（Ｄ／Ａ変換器）５１からのアナログ電圧に応じて変化する。これにより、エンファシス信号付加回路５０に入力されたアナログ制御信号は、通信規格に応じたプリエンファシスをかけられて、ＤＵＴ１００に入力される。なお、図６は１タップ分の構成を示しており、実際にはエンファシスタップ数と同数のＤＡＣ５１が必要となる。コンプライアンステストにおいては、通信規格ごとに規定された切替時間内にエンファシス信号付加回路５０のエンファシスゲインを順次切り替える必要がある。

なお、ＤＡＣとしては、設定されるＤＡＣ値の切り替わりのタイミングで、グリッチやセトリング時間のばらつきが発生しない電流セル型のものが知られている（例えば、特許文献１参照）。

特開２００３−１１５７６１号公報

しかしながら、特許文献１に開示されたような従来のＤＡＣでは、通信規格ごとに規定された切替時間内にエンファシス信号付加回路のゲインを順次切り替えることが容易ではない。例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）ではゲインの切替時間として５００ｎｓｅｃが求められるが、従来のＤＡＣが持つμｓｅｃオーダのセトリング時間が足かせとなり、規定された切替時間内でのゲインの高速な切替が不可能になってしまうという問題があった。

上述の問題を解決するために、例えば、複数のＤＡＣによるインターリーブ動作を用いることが考えられるが、この場合には必要なＤＡＣ数が膨大となり、またＤＡＣ値の設定タイミングも難しくなるため、実現性に問題がある。

本発明は、このような従来の課題を解決するためになされたものであって、汎用のマルチチャンネルＤＡＣからの複数のアナログ電圧を高速に切り替えて外部に出力することができるパルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法を提供することを目的とする。

上記課題を解決するために、本発明に係るパルスパターン発生装置は、ＰＣＩＥｘｐｒｅｓｓ（登録商標）、ＵＳＢ（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ、ＣＥＩのうちのいずれかの通信規格に関するコンプライアンステストで使用される、複数のエンファシスタップのそれぞれのエンファシスゲインに対応したデジタル値であるプリセット値が入力されるとともに、入力された前記プリセット値に応じたアナログ電圧を出力するＤ／Ａ変換器が、前記通信規格に応じた各前記エンファシスタップ用の複数のチャンネルにそれぞれ設置されてなるマルチチャンネルＤＡＣと、各前記Ｄ／Ａ変換器に前記プリセット値をそれぞれ設定するデジタル値設定部と、前記複数のチャンネルの中から任意のチャンネルを選択するための選択信号に応じて前記複数のチャンネルの中から１つのチャンネルを選択し、選択した前記任意のチャンネルから出力された前記アナログ電圧を外部に出力する経路選択スイッチと、パルスパターンを発生させるパルスパターン発生器と、前記経路選択スイッチから出力された前記アナログ電圧に応じたゲインで、前記パルスパターンにエンファシスを付加するエンファシス信号付加回路と、を備え、前記デジタル値設定部により設定される前記プリセット値は、前記通信規格に応じたプリエンファシスが前記パルスパターンにかかるように、前記ゲインを調整するための値であり、前記マルチチャンネルＤＡＣ及び前記経路選択スイッチの個数は、それぞれ前記通信規格に応じた前記複数のエンファシスタップの数以上であり、前記デジタル値設定部は、前記通信規格ごとに複数の前記プリセット値を記憶するＤＡＣ値記憶部を有し、所望の前記通信規格の前記複数のプリセット値を前記ＤＡＣ値記憶部から読み出して、各前記Ｄ／Ａ変換器に読み出した各前記プリセット値をそれぞれ設定し、前記経路選択スイッチは、前記デジタル値設定部により各前記Ｄ／Ａ変換器に各前記プリセット値がそれぞれ設定された後に、選択する前記任意のチャンネルを前記選択信号に応じて順次切り替える構成である。

この構成により、本発明に係るパルスパターン発生装置は、汎用のマルチチャンネルＤＡＣからの複数のアナログ電圧を高速に切り替えてエンファシス信号付加回路に出力することにより、エンファシス信号付加回路のゲインを高速に切り替えることができる。
また、この構成により、本発明に係るパルスパターン発生装置は、パルスパターン発生器から出力されたパルスパターンに、各種の通信規格に応じたプリエンファシスをかけることができる。例えば、本発明に係るパルスパターン発生装置は、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のコンプライアンステストで使用されるプリセット値に応じたプリエンファシスを、要求される５００ｎｓｅｃ以下の切替時間で切り替えることが可能となる。

また、本発明に係る誤り率測定システムは、上記のパルスパターン発生装置と、被試験対象を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定装置と、を備え、前記試験信号は、前記エンファシス信号付加回路によりエンファシスを付加された前記パルスパターンである構成である。

この構成により、本発明に係る誤り率測定システムは、エンファシス信号付加回路のゲインを高速に切り替えることができるため、被試験対象から出力される被測定信号に対する誤り率測定を高速に行うことができる。

また、本発明に係るパルスパターン発生方法は、上記のパルスパターン発生装置を用いるパルスパターン発生方法であって、前記マルチチャンネルＤＡＣの前記複数のチャンネルにそれぞれ設置された前記Ｄ／Ａ変換器に前記プリセット値をそれぞれ設定するステップと、各前記Ｄ／Ａ変換器により、前記プリセット値に応じた前記アナログ電圧を出力するステップと、前記経路選択スイッチにより、前記選択信号に応じて前記複数のチャンネルの中から１つのチャンネルを選択し、選択した前記任意のチャンネルから出力された前記アナログ電圧を外部に出力する経路選択ステップと、を含み、前記経路選択ステップで選択される前記任意のチャンネルが前記選択信号に応じて順次切り替わる構成である。

この構成により、本発明に係るパルスパターン発生方法は、汎用のマルチチャンネルＤＡＣからの複数のアナログ電圧を高速に切り替えてエンファシス信号付加回路に出力することにより、エンファシス信号付加回路のゲインを高速に切り替えることができる。
また、この構成により、本発明に係るパルスパターン発生方法は、パルスパターン発生器から出力されたパルスパターンに、各種の通信規格に応じたプリエンファシスをかけることができる。例えば、本発明に係るパルスパターン発生方法は、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のコンプライアンステストで使用されるプリセット値に応じたプリエンファシスを、要求される５００ｎｓｅｃ以下の切替時間で切り替えることが可能となる。

本発明は、汎用のマルチチャンネルＤＡＣからの複数のアナログ電圧を高速に切り替えて外部に出力することができるパルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法を提供するものである。

第１の実施形態に係る高速切替装置の構成を示すブロック図である。 ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のプリセット値を示す表である。 第１の実施形態に係る高速切替装置による高速切替方法の処理を示すフローチャートである。 第２の実施形態に係る誤り率測定システムの構成を示すブロック図である。 プリエンファシスがかけられたデジタル信号の波形の一例を示す図である。 従来のデジタル信号にプリエンファシスをかけるための構成を示すブロック図である。

以下、本発明に係るパルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法の実施形態について、図面を用いて説明する。

（第１の実施形態）
本発明の第１の実施形態に係る高速切替装置は、出力するアナログ電圧を高速に切り替える装置である。図１に示すように、本実施形態に係る高速切替装置１０は、少なくとも１つのマルチチャンネルＤＡＣ１１と、少なくとも１つの経路選択スイッチ１２と、操作部１３と、デジタル値設定部としての制御部１４と、を備える。

マルチチャンネルＤＡＣ１１は、入力されたデジタル値（以下、「ＤＡＣ値」とも称する）に応じたアナログ電圧を出力する複数のＤ／Ａ変換器（以下、「ＤＡＣ」とも称する）１５を有している。各ＤＡＣ１５は、複数のチャンネルＣＨ１〜ＣＨ１６のそれぞれに設置されている。なお、図１では、ＤＡＣ１５の個数及びチャンネル数を１６としたが、これ以外の値であってもよい。

経路選択スイッチ１２は、高速アナログスイッチであり、例えばＭＯＳ系の半導体スイッチで構成することができる。経路選択スイッチ１２は、制御部１４から出力される、複数のチャンネルの中から任意のチャンネルを選択するための選択信号に応じて、複数のチャンネルＣＨ１〜ＣＨ１６の中から任意の１つのチャンネルを選択し、選択した任意の１つのチャンネルから出力されたアナログ電圧を外部に出力するようになっている。また、経路選択スイッチ１２は、選択する任意のチャンネルを選択信号に応じて順次切り替えるようになっている。なお、経路選択スイッチ１２によるチャンネルの切替時間は、例えば４０ｎｓｅｃ以下であり、ＤＡＣ単体のμｓｅｃオーダのセトリング時間、すなわち各ＤＡＣ１５においてＤＡＣ値の設定が完了するまでの時間よりも十分に短い。

制御部１４は、例えばＣＰＵ、ＤＡＣ値記憶部１８を構成するＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、高速切替装置１０を構成する上記各部の動作を制御する。さらに、制御部１４は、所定のプログラムを実行することにより、スイッチ切替制御部１９をソフトウェア的に構成するようになっている。

ＤＡＣ値記憶部１８は、ＤＡＣ値として、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）、ＵＳＢ（登録商標）（Universal Serial Bus）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ、ＣＥＩ（Common Electrical Interface）などの通信規格に関するコンプライアンステストで使用されるプリセット値を記憶するものである。例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のＧｅｎ３では、図２に示すような１１種類のプリセット値Ｐ０〜Ｐ１０が規定されている。

なお、ＤＡＣ値として通信規格ごとのプリセット値を使用する場合には、マルチチャンネルＤＡＣ１１及び経路選択スイッチ１２の個数は、それぞれ通信規格に応じたエンファシスタップ数以上である必要がある。

スイッチ切替制御部１９は、あらかじめ設定された順番で、複数のチャンネルの中から任意のチャンネルを選択するための選択信号を経路選択スイッチ１２に順次出力するようになっている。

操作部１３は、ユーザによる操作入力を行うためのものであり、キーボード、タッチパネル、又はマウスのような入力デバイスを含んで構成される。例えば、ユーザは、操作部１３を用いて、上記の複数の通信規格の中から１つの通信規格を選択することができるようになっている。また、操作部１３は、エンファシスタップごとの複数のチャンネルＣＨ１〜ＣＨ１６のうち、選択対象となるチャンネルの指定と、指定された全てのチャンネルを選択する際の順番とを、設定可能に構成されていてもよい。

制御部１４は、操作部１３により選択された通信規格のエンファシスゲインに対応した複数のプリセット値をＤＡＣ値記憶部１８から読み出して、各エンファシスタップ用の各チャンネルＣＨ１〜ＣＨ１６に設置されたＤＡＣ１５に読み出したプリセット値をそれぞれ設定するようになっている。なお、各ＤＡＣ１５に設定されるＤＡＣ値は、上記のような通信規格ごとに規定されたプリセット値に限定されず、制御部１４は、操作部１３により入力された任意のデジタル値を各ＤＡＣ１５に設定してもよい。

以下、本実施形態の高速切替装置１０を用いる高速切替方法について、図３のフローチャートを参照しながらその処理の一例を説明する。

まず、ユーザによる操作部１３の操作により、複数の通信規格の中から１つの通信規格が選択される（ステップＳ１）。

次に、制御部１４は、ステップＳ１で選択された通信規格のエンファシスゲインに対応した複数のプリセット値をＤＡＣ値記憶部１８から読み出して、各エンファシスタップ用の各チャンネルＣＨ１〜ＣＨ１６に設置されたＤＡＣ１５に、読み出したプリセット値をそれぞれ設定する（ステップＳ２）。なお、ステップＳ２において各ＤＡＣ１５に設定されるＤＡＣ値は、上記のような通信規格ごとに規定されたプリセット値に限定されず、任意のデジタル値であってもよい。

次に、各ＤＡＣ１５は、ステップＳ２で設定されたプリセット値又は任意のデジタル値に応じたアナログ電圧を出力する（ステップＳ３）。これにより、各ＤＡＣ１５からアナログ電圧が常に出力されている状態となる。

次に、スイッチ切替制御部１９は、各エンファシスタップ用の経路選択スイッチ１２に選択信号を出力して、所望のプリセット値が設定された１つのチャンネルをエンファシスタップごとに選択する（経路選択ステップＳ４）。

次に、経路選択スイッチ１２は、ステップＳ４で選択されたチャンネルからのアナログ電圧を、エンファシスタップごとに外部に出力する（経路選択ステップＳ５）。

次に、スイッチ切替制御部１９は、ステップＳ２でプリセット値が設定された全てのチャンネルがステップＳ４にて選択されたか否かを判断する（経路選択ステップＳ６）。否定判断の場合にはステップＳ４に戻り、スイッチ切替制御部１９は、まだ選択されていないチャンネルを選択するように、経路選択スイッチ１２を切り替える。肯定判断の場合には処理を終了する。

つまり、上記のステップＳ４〜Ｓ６の処理により、経路選択ステップＳ５で選択されるチャンネルが選択信号に応じて順次切り替わるようになっている。なお、ステップＳ４の処理の前に、ユーザによる操作部１３の操作により、エンファシスタップごとに選択対象となるチャンネル（あるいは、プリセット値）を指定する処理や、指定された全てのチャンネルを選択する際の順番を設定する処理などを追加してもよい。

以上説明したように、本実施形態に係る高速切替装置１０は、チャンネルの切り替えを実行する前に、あらかじめ汎用のマルチチャンネルＤＡＣ１１内の複数のＤＡＣ１５にＤＡＣ値を設定しておくようになっている。これにより、各ＤＡＣ１５からアナログ電圧が常に出力されている状態となる。さらに、本実施形態に係る高速切替装置１０は、それらの出力を経路選択スイッチ１２で順次切り替えることにより、各ＤＡＣ１５のセトリング時間に関わらず、汎用のマルチチャンネルＤＡＣ１１からの複数のアナログ電圧を高速に切り替えて外部に出力することができる。

（第２の実施形態）
図４は、第１の実施形態に係る高速切替装置１０を有するパルスパターン発生装置２０と、誤り率測定装置３０と、を備える第２の実施形態に係る誤り率測定システム４０を示している。以下では、第１の実施形態に係る高速切替装置１０の構成及び動作についての説明は省略する場合がある。

図４に示すように、パルスパターン発生装置２０は、高速切替装置１０と、シンセサイザ２１と、ジッタ変調源２２と、パルスパターン発生器２３と、エンファシス信号付加回路２４と、を備える。

ジッタ変調源２２は、シンセサイザ２１が生成するクロックに所望のジッタを付加してジッタクロックを発生させるようになっている。

パルスパターン発生器２３は、ジッタ変調源２２から入力されたジッタクロックを用いて、２^ｎ−１のビット周期を有する擬似ランダムビット系列や、規格で規定されるCompliance Pattern（ＣＰ）、Modified Compliance Pattern（ＭＣＰ）などのパルスパターンを発生させるようになっている。

エンファシス信号付加回路２４は、高速切替装置１０の経路選択スイッチ１２から出力されたアナログ電圧に応じたゲインで、パルスパターン発生器２３から出力されたパルスパターンにエンファシスを付加するようになっている。エンファシス信号付加回路２４によりエンファシスを付加されたパルスパターンは、ＤＵＴ１００を試験するための試験信号としてＤＵＴ１００に入力される。

ここで、高速切替装置１０の制御部１４により設定されるＤＡＣ値が、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）、ＵＳＢ（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ、ＣＥＩなどの通信規格で規定されたプリセット値である場合には、パルスパターン発生器２３から出力されたパルスパターンにこれらの通信規格に応じたプリエンファシスがかかるように、エンファシス信号付加回路２４のゲインを調整することができる。

誤り率測定装置３０は、エンファシス信号付加回路２４から出力された試験信号の入力に伴ってＤＵＴ１００から出力される被測定信号と試験信号とを比較して、被測定信号の誤り率を測定するようになっている。ＤＵＴ１００が対応する規格の例としては、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）、ＵＳＢ（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ、ＣＥＩなどが挙げられる。

なお、図４の例では、パルスパターン発生装置２０を誤り率測定装置３０と別体の構成として説明したが、パルスパターン発生装置２０を誤り率測定装置３０と一体に構成することもできる。

以上説明したように、本実施形態に係るパルスパターン発生装置２０は、高速切替装置１０を備えることにより、汎用のマルチチャンネルＤＡＣ１１からの複数のアナログ電圧を高速に切り替えてエンファシス信号付加回路２４に出力できるため、エンファシス信号付加回路２４のゲインを高速に切り替えることができる。

また、本実施形態に係るパルスパターン発生装置２０は、パルスパターン発生器２３から出力されたパルスパターンに、各種の通信規格に応じたプリエンファシスをかけることができる。例えば、本発明に係るパルスパターン発生装置２０は、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）のコンプライアンステストで使用されるプリセット値に応じたプリエンファシスを、要求される５００ｎｓｅｃ以下の切替時間で切り替えることが可能となる。

また、本実施形態に係る誤り率測定システム４０は、エンファシス信号付加回路２４のゲインを高速に切り替えて、パルスパターン発生器２３から出力されたパルスパターンにかけるプリエンファシスを高速に切り替えることができるため、被試験対象から出力される被測定信号に対する誤り率測定を高速に行うことができる。なお、高速切替装置１０は、パルスパターン発生装置２０に限らず、電圧を高速に切り替えるあらゆる用途に適用できる。例えば、高速切替装置１０は、誤り率測定装置３０側に組み込まれていてもよい。

１０ 高速切替装置
１１ マルチチャンネルＤＡＣ
１２ 経路選択スイッチ
１３ 操作部
１４ 制御部
１５ ＤＡＣ
１８ ＤＡＣ値記憶部
１９ スイッチ切替制御部
２０ パルスパターン発生装置
２１ シンセサイザ
２２ ジッタ変調源
２３ パルスパターン発生器
２４ エンファシス信号付加回路
３０ 誤り率測定装置
４０ 誤り率測定システム
１００ ＤＵＴ

Claims (3)

1. ＰＣＩＥｘｐｒｅｓｓ（登録商標）、ＵＳＢ（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ、ＣＥＩのうちのいずれかの通信規格に関するコンプライアンステストで使用される、複数のエンファシスタップのそれぞれのエンファシスゲインに対応したデジタル値であるプリセット値が入力されるとともに、入力された前記プリセット値に応じたアナログ電圧を出力するＤ／Ａ変換器（１５）が、前記通信規格に応じた各前記エンファシスタップ用の複数のチャンネル（ＣＨ１〜ＣＨ１６）にそれぞれ設置されてなるマルチチャンネルＤＡＣ（１１）と、
   各前記Ｄ／Ａ変換器に前記プリセット値をそれぞれ設定するデジタル値設定部（１４）と、
   前記複数のチャンネルの中から任意のチャンネルを選択するための選択信号に応じて前記複数のチャンネルの中から１つのチャンネルを選択し、選択した前記任意のチャンネルから出力された前記アナログ電圧を外部に出力する経路選択スイッチ（１２）と、
   パルスパターンを発生させるパルスパターン発生器（２０）と、
   前記経路選択スイッチから出力された前記アナログ電圧に応じたゲインで、前記パルスパターンにエンファシスを付加するエンファシス信号付加回路（２４）と、を備え、
   前記デジタル値設定部により設定される前記プリセット値は、前記通信規格に応じたプリエンファシスが前記パルスパターンにかかるように、前記ゲインを調整するための値であり、
   前記マルチチャンネルＤＡＣ及び前記経路選択スイッチの個数は、それぞれ前記通信規格に応じた前記複数のエンファシスタップの数以上であり、
   前記デジタル値設定部は、前記通信規格ごとに複数の前記プリセット値を記憶するＤＡＣ値記憶部（１８）を有し、所望の前記通信規格の前記複数のプリセット値を前記ＤＡＣ値記憶部から読み出して、各前記Ｄ／Ａ変換器に読み出した各前記プリセット値をそれぞれ設定し、
   前記経路選択スイッチは、前記デジタル値設定部により各前記Ｄ／Ａ変換器に各前記プリセット値がそれぞれ設定された後に、選択する前記任意のチャンネルを前記選択信号に応じて順次切り替えることを特徴とするパルスパターン発生装置。
2. 請求項１に記載のパルスパターン発生装置（２０）と、
   被試験対象（１００）を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を測定する誤り率測定装置（３０）と、を備え、
   前記試験信号は、前記エンファシス信号付加回路によりエンファシスを付加された前記パルスパターンであることを特徴とする誤り率測定システム。
3. 請求項１に記載のパルスパターン発生装置（２０）を用いるパルスパターン発生方法であって、
   前記マルチチャンネルＤＡＣの前記複数のチャンネルにそれぞれ設置された前記Ｄ／Ａ変換器に前記プリセット値をそれぞれ設定するステップ（Ｓ２）と、
   各前記Ｄ／Ａ変換器により、前記プリセット値に応じた前記アナログ電圧を出力するステップ（Ｓ３）と、
   前記複数のチャンネルの中から任意のチャンネルを選択するための前記選択信号に応じて前記複数のチャンネルの中から１つのチャンネルを選択し、選択した前記任意のチャンネルから出力された前記アナログ電圧を外部に出力する経路選択ステップ（Ｓ４〜Ｓ６）と、を含み、
   前記経路選択ステップで選択される前記任意のチャンネルが前記選択信号に応じて順次切り替わることを特徴とするパルスパターン発生方法。

Images