JP6651568B2 - 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 - Google Patents
3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 Download PDFInfo
- Publication number
- JP6651568B2 JP6651568B2 JP2018073156A JP2018073156A JP6651568B2 JP 6651568 B2 JP6651568 B2 JP 6651568B2 JP 2018073156 A JP2018073156 A JP 2018073156A JP 2018073156 A JP2018073156 A JP 2018073156A JP 6651568 B2 JP6651568 B2 JP 6651568B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- significant bit
- variable amplifier
- ternary
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Description
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部11と、
前記論理積信号を増幅する第1可変増幅器12aと、前記最上位ビット信号を増幅する第2可変増幅器12bと、前記論理和信号を増幅する第3可変増幅器12cとを有する可変増幅部12と、
前記第1可変増幅器の出力信号と前記第2可変増幅器の出力信号を加算し、この加算による第1加算信号と前記第3可変増幅器の出力信号を加算した第2加算信号を出力する加算部13と、
前記3値信号のオフ時に前記最上位ビット信号を低レベル、前記最下位ビット信号を高レベルと定義し、前記第1加算信号の振幅レベルと前記第3可変増幅器の出力信号の振幅レベルが1:1となるように前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御する制御部14とを備えたことを特徴とする。
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部11と、
前記論理積信号を増幅する第1可変増幅器12aと、前記最上位ビット信号を増幅する第2可変増幅器12bと、前記論理和信号を増幅する第3可変増幅器12cとを有する可変増幅部12と、
前記第2可変増幅器の出力信号と前記第3可変増幅器の出力信号を加算し、この加算による第1加算信号と前記第1可変増幅器の出力信号を加算した第2加算信号を出力する加算部13と、
前記3値信号のオフ時に前記最上位ビット信号を高レベル、前記最下位ビット信号を低レベルと定義し、前記第1可変増幅器の出力信号の振幅レベルと前記第1加算信号の振幅レベルが1:1となるように前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御する制御部とを備えたことを特徴とする。
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第1可変増幅器12aで増幅するステップと、
前記最上位ビット信号を第2可変増幅器12bで増幅するステップと、
前記論理和信号を第3可変増幅器12cで増幅するステップと、
前記論理積信号の増幅信号と前記最上位ビットの増幅信号を加算して第1加算信号を出力するステップと、
前記第1加算信号と前記論理和信号の増幅信号を加算して第2加算信号を出力するステップと、
前記3値信号のオフ時に前記最上位ビットを低レベル、前記最下位ビットを高レベルと定義し、前記第1加算信号の振幅レベルと前記論理和信号の増幅信号の振幅レベルが1:1となるように、前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする。
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第1可変増幅器12aで増幅するステップと、
前記最上位ビット信号を第2可変増幅器12bで増幅するステップと、
前記論理和信号を第3可変増幅器12cで増幅するステップと、
前記最上位ビットの増幅信号と前記論理和信号の増幅信号を加算して第1加算信号を出力するステップと、
前記第1加算信号と前記論理積信号の増幅信号を加算して第2加算信号を出力するステップと、
前記3値信号のオフ時に前記最上位ビットを高レベル、前記最下位ビットを低レベルと定義し、前記論理積信号の増幅信号の振幅レベルと前記第1加算信号の振幅レベルが1:1となるように、前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする。
図1に示すように、第1実施の形態のパルスパターン発生装置1は、被測定物Wに入力するパターン信号(テスト信号)を発生するものであり、USB3.0/3.1規格で規定される低レベル、高レベル、中間値レベルの3値によるLFPS信号を発生する3値信号発生装置2を含む。
次に、上記のように構成される第1形態の3値信号発生装置2を用いて3値信号を発生する方法について図2〜図4を参照しながら説明する。
次に、3値信号発生装置2を含むパルスパターン発生装置1の第2実施の形態の構成について図5を参照しながら説明する。なお、図5において、上述した図1の第1実施の形態と同一の構成や同一の機能を有する要素には同一番号を付し、その説明を省略または簡略している。
次に、上記のように構成される第1形態の3値信号発生装置2を用いて3値信号を発生する方法について図6〜図8を参照しながら説明する。
次に、本実施の形態の具体的な適用例として、図3の(VH+VM):VL=1:1の関係を満足する振幅レベルとして、VH=0.15Vpp、VM=0.15Vpp、VL=0.30Vppを設定した場合の01パターンとPRBS7のシミュレーション結果を図9および図10に示す。また、本実施の形態を適用しない場合の01パターンのシミュレーション結果を図11に示す。
本実施の形態によれば、USB3.0/3.1規格で規定される3値のLFPS信号の発生をする際に、USB3.0/3.1規格で規定される高レベル、中間値レベル、低レベルによる3値の信号を発生することができる。
2 3値信号発生装置
11 論理回路部
11a 論理積回路
11b バッファ回路
11c 論理和回路
12 可変増幅部
12a 第1可変増幅器
12b 第2可変増幅器
12c 第3可変増幅器
13 加算部
13a 第1加算器
13b 第2加算器
14 制御部
C コンデンサ
W 被測定物
Claims (6)
- 低レベル、高レベル、中間値レベルの3値信号を発生する3値信号発生装置(2)であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部(11)と、
前記論理積信号を増幅する第1可変増幅器(12a)と、前記最上位ビット信号を増幅する第2可変増幅器(12b)と、前記論理和信号を増幅する第3可変増幅器(12c)とを有する可変増幅部(12)と、
前記第1可変増幅器の出力信号と前記第2可変増幅器の出力信号を加算し、この加算による第1加算信号と前記第3可変増幅器の出力信号を加算した第2加算信号を出力する加算部(13)と、
前記3値信号のオフ時に前記最上位ビット信号を低レベル、前記最下位ビット信号を高レベルと定義し、前記第1加算信号の振幅レベルと前記第3可変増幅器の出力信号の振幅レベルが1:1となるように前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御する制御部(14)とを備えたことを特徴とする3値信号発生装置。 - 低レベル、高レベル、中間値レベルの3値信号を発生する3値信号発生装置(2)であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部(11)と、
前記論理積信号を増幅する第1可変増幅器(12a)と、前記最上位ビット信号を増幅する第2可変増幅器(12b)と、前記論理和信号を増幅する第3可変増幅器(12c)とを有する可変増幅部(12)と、
前記第2可変増幅器の出力信号と前記第3可変増幅器の出力信号を加算し、この加算による第1加算信号と前記第1可変増幅器の出力信号を加算した第2加算信号を出力する加算部(13)と、
前記3値信号のオフ時に前記最上位ビット信号を高レベル、前記最下位ビット信号を低レベルと定義し、前記第1可変増幅器の出力信号の振幅レベルと前記第1加算信号の振幅レベルが1:1となるように前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御する制御部とを備えたことを特徴とする3値信号発生装置。 - 低レベル、高レベル、中間値レベルの3値信号を発生する3値信号発生方法であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第1可変増幅器(12a)で増幅するステップと、
前記最上位ビット信号を第2可変増幅器(12b)で増幅するステップと、
前記論理和信号を第3可変増幅器(12c)で増幅するステップと、
前記論理積信号の増幅信号と前記最上位ビットの増幅信号を加算して第1加算信号を出力するステップと、
前記第1加算信号と前記論理和信号の増幅信号を加算して第2加算信号を出力するステップと、
前記3値信号のオフ時に前記最上位ビットを低レベル、前記最下位ビットを高レベルと定義し、前記第1加算信号の振幅レベルと前記論理和信号の増幅信号の振幅レベルが1:1となるように、前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする3値信号発生方法。 - 低レベル、高レベル、中間値レベルの3値信号を発生する3値信号発生方法であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第1可変増幅器(12a)で増幅するステップと、
前記最上位ビット信号を第2可変増幅器(12b)で増幅するステップと、
前記論理和信号を第3可変増幅器(12c)で増幅するステップと、
前記最上位ビットの増幅信号と前記論理和信号の増幅信号を加算して第1加算信号を出力するステップと、
前記第1加算信号と前記論理積信号の増幅信号を加算して第2加算信号を出力するステップと、
前記3値信号のオフ時に前記最上位ビットを高レベル、前記最下位ビットを低レベルと定義し、前記論理積信号の増幅信号の振幅レベルと前記第1加算信号の振幅レベルが1:1となるように、前記第1可変増幅器、前記第2可変増幅器、前記第3可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする3値信号発生方法。 - コンデンサ(C)を介してAC結合される被測定物(W)に対し、請求項1又は請求項2の3値信号発生装置(2)で発生した3値信号をパターン信号として入力することを特徴とするパルスパターン発生装置。
- コンデンサ(C)を介してAC結合される被測定物(W)に対し、請求項3又は請求項4の3値信号発生方法で発生した3値信号をパターン信号として入力するステップを含むことを特徴とするパルスパターン発生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073156A JP6651568B2 (ja) | 2018-04-05 | 2018-04-05 | 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073156A JP6651568B2 (ja) | 2018-04-05 | 2018-04-05 | 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186669A JP2019186669A (ja) | 2019-10-24 |
JP6651568B2 true JP6651568B2 (ja) | 2020-02-19 |
Family
ID=68341623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018073156A Active JP6651568B2 (ja) | 2018-04-05 | 2018-04-05 | 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6651568B2 (ja) |
-
2018
- 2018-04-05 JP JP2018073156A patent/JP6651568B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019186669A (ja) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8384406B2 (en) | Semiconductor test apparatus and test method | |
JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
US20050156586A1 (en) | Combination test method and test device | |
TWI551042B (zh) | 用於內插數位控制放大器增益的系統及方法 | |
WO2010095378A1 (ja) | 出力装置および試験装置 | |
US20170012610A1 (en) | Voltage mode transmitter | |
JP2020112553A (ja) | 試験測定装置及び波形合成方法 | |
JP6651568B2 (ja) | 3値信号発生装置及び3値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法 | |
TWI684331B (zh) | 接收器及其共模電壓校準方法 | |
US10305708B2 (en) | Methods, systems, and apparatus for the improvement of signal integrity over an unbalanced differential channel | |
US8289049B2 (en) | Signal level adjustment method, signal level adjustment system and signal level adjustment circuit | |
KR20070089343A (ko) | 오프셋 제거형 프리 증폭회로 및 오프셋 조정방법 | |
US11336501B2 (en) | Signal generation apparatus and signal generation method | |
KR20150086701A (ko) | 캘리브레이션 회로 및 이를 포함한 반도체 장치 | |
JP5410454B2 (ja) | パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法 | |
JP6545213B2 (ja) | 3値信号発生装置及び3値信号発生方法 | |
JP6625169B1 (ja) | 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法 | |
JP2018164206A (ja) | 高速切替装置、それを用いたパルスパターン発生装置、誤り率測定システム、及び高速切替方法 | |
JP6450035B2 (ja) | 論理回路の制御方法 | |
US10819315B1 (en) | Voltage mode signal transmitter | |
JP6294288B2 (ja) | 論理回路及び論理回路の制御方法 | |
US20070139070A1 (en) | Buffer having predriver to help improve symmetry of rise and fall transitions in an output signal | |
KR100791635B1 (ko) | 고속 적응형 이퀄라이저 | |
JP6716478B2 (ja) | D/a変換装置 | |
WO2004025866A1 (ja) | 信号伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6651568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |