JP6545213B2 - ３値信号発生装置及び３値信号発生方法 - Google Patents

３値信号発生装置及び３値信号発生方法 Download PDF

Info

Publication number
JP6545213B2
JP6545213B2 JP2017053052A JP2017053052A JP6545213B2 JP 6545213 B2 JP6545213 B2 JP 6545213B2 JP 2017053052 A JP2017053052 A JP 2017053052A JP 2017053052 A JP2017053052 A JP 2017053052A JP 6545213 B2 JP6545213 B2 JP 6545213B2
Authority
JP
Japan
Prior art keywords
signal
differential
level
lfps
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017053052A
Other languages
English (en)
Other versions
JP2018157393A (ja
Inventor
一浩 山根
一浩 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2017053052A priority Critical patent/JP6545213B2/ja
Priority to CN201810093987.4A priority patent/CN108628795B/zh
Priority to US15/888,364 priority patent/US10079701B1/en
Publication of JP2018157393A publication Critical patent/JP2018157393A/ja
Application granted granted Critical
Publication of JP6545213B2 publication Critical patent/JP6545213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

本発明は、ユニバーサル・シリアル・バス（以下、ＵＳＢという）３．０／３．１規格で規定されるＬＦＰＳ(Low Frequency Periodic Signaling)信号の３値信号を発生する３値信号発生装置及び３値信号発生方法に関する。
従来、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば、下記特許文献１に開示されるような誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として印可し、このテスト信号を被測定物内部又は外部でループバックし、エラー検出器で受信してテスト信号との比較により、例えばテスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。
ところで、コンピュータ等の情報機器に周辺機器を接続するためのシリアルバス規格の一つとしてＵＳＢが知られている。そして、ＵＳＢデバイスまたはホストを被測定物として各種測定を行う際のネゴシエーションでは、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号が用いられる。３値のＬＦＰＳ信号は、例えば２０ｎｓ〜１００ｎｓの周期（ｔＰｅｒｉｏｄ）、４０％〜６０％のデューティ比のパルスで構成される図５に示すようなバースト信号（ｔＢｕｒｓｔ，ｔＲｅｐｅａｔ）である。尚、特に図示はしないが、ＵＳＢ３．０／３．１規格には、ＬＦＰＳ送信時間を含め、動作モードを決めるための信号が定義されている。
従来、誤り率測定装置では、ネゴシエーション時にＵＳＢデバイスまたはホストのステートダイアグラムをループバックモードに遷移させ、ＵＳＢデバイスまたはホストからループバックされるＬＦＰＳ信号をエラー検出器がフレームに沿った受信を行うことで各種測定を実行しているが、ネゴシエーション時には高レベルと低レベルによる２値のＮＲＺ信号をＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号に見立てて使用していた。
特開２００７−２７４４７４号公報
しかしながら、２値のＮＲＺ信号によるＬＦＰＳ信号は、ＵＳＢ３．０／３．１規格に準拠していない疑似的な信号であり、高レベルと低レベルとの間の中間値が得られず、ＵＳＢ３．０／３．１規格で規定される高レベル、中間値レベル、低レベルによる３値の信号にならないという問題があった。しかも、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を２値のＮＲＺ信号で生成すると、ＵＳＢ３．０／３．１規格で規定されている入出力間のＡＣ結合による過渡応答が発生し、バースト区間とパターンに依存した差動信号間のコモンモード電圧にズレが生じて被測定物であるＵＳＢデバイスまたはホストの受信部で問題を起こし、信号を正常に受信することができないという問題が生じる。
このため、２チャネルのパターン発生器を用いて２つの信号を合成することによりＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を生成することが考えられる。しかし、２チャネルのパターン発生器を用いて２つの信号を合成する際には、２つの信号の位相差によるグリッチ・ノイズ（ひげ状のパルス）が発生する可能性があり、２つの信号の位相を合わせるためのスキュー調整（等長配線）が必要であった。しかも、２つの信号の位相を合わせるためには、例えばオシロスコープなどの波形観測器を用いた波形の確認が必要となり、利用者への作業負担が増すという問題があった。加えて、信号合成のためには、高コストな２チャネルのパターン発生器が必要不可欠であり、その分だけ全体のコストが嵩むという問題が生じる。
そこで、本発明は上記問題点に鑑みてなされたものであって、ＵＳＢ３．０／３．１規格で規定されるＬＦＰＳ信号の３値信号を安価に発生することが可能な３値信号発生装置及び３値信号発生方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項１に記載された３値信号発生装置は、低レベル、高レベル、中間値レベルの３値のＬＦＰＳ信号のバースト区間を示す中間値制御信号が入力される第１のイネーブル端子を有し、イネーブル信号が所望のレベルのときに論理を固定して出力するように、２値のＮＲＺ信号から生成される疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第１の差動信号と該第１の差動信号の論理レベルを反転した第１の反転差動信号とを出力する第１の差動増幅部２ｂと、
前記中間値制御信号が入力される第２のイネーブル端子を有し、イネーブル信号が所望のレベルのときに論理を固定して出力するように、前記疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第２の差動信号と該第２の差動信号の論理レベルを反転した第２の反転差動信号とを出力する第２の差動増幅部２ｃと、
前記第１の差動増幅部からの前記第１の差動信号と、前記第２の差動増幅部からの前記第２の反転差動信号とを合成して前記３値のＬＦＰＳ信号を正論理出力する第１の信号合成部３ａと、
前記第１の差動増幅部からの前記第１の反転差動信号と、前記第２の差動増幅部からの前記第２の差動信号とを合成して前記３値のＬＦＰＳ信号を負論理出力する第２の信号合成部３ｂとを備えたことを特徴とする。
請求項２に記載された３値信号発生装置は、請求項１の３値信号発生装置において、
前記第１の差動増幅部２ｂおよび前記第２の差動増幅部２ｃは、出力イネーブル機能付き差動増幅回路であることを特徴とする。
請求項３に記載された３値信号発生装置は、請求項１の３値信号発生装置において、
前記第１の信号合成部３ａおよび前記第２の信号合成部３ｂは、パワーコンバイナーであることを特徴とする。
請求項４に記載された３値信号発生方法は、低レベル、高レベル、中間値レベルの３値のＬＦＰＳ信号のバースト区間を示す中間値制御信号を第１の差動増幅部２ｂの第１のイネーブル端子に入力するステップと、
イネーブル信号が所望のレベルのときに論理を固定して出力するように、２値のＮＲＺ信号から生成される疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第１の差動信号と該第１の差動信号の論理レベルを反転した第１の反転差動信号とを前記第１の差動増幅部から出力するステップと、
前記中間値制御信号を第２の差動増幅部２ｃの第２のイネーブル端子に入力するステップと、
イネーブル信号が所望のレベルのときに論理を固定して出力するように、前記疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第２の差動信号と該第２の差動信号の論理レベルを反転した第２の反転差動信号とを前記第２の差動増幅部から出力するステップと、
前記第１の差動増幅部からの前記第１の差動信号と、前記第２の差動増幅部からの前記第２の反転差動信号とを合成して前記３値のＬＦＰＳ信号を正論理出力するステップと、
前記第１の差動増幅部からの前記第１の反転差動信号と、前記第２の差動増幅部からの前記第２の差動信号とを合成して前記３値のＬＦＰＳ信号を負論理出力するステップとを含むことを特徴とする。
本発明によれば、ＵＳＢ３．０／３．１規格で規定される３値ＬＦＰＳ信号を１チャネルのパターン発生器を用いた安価な構成によって実現することができる。
本発明に係る３値信号発生装置のブロック構成図である。 被測定物の測定を行う際の構成例を示す図である。 本発明に係る３値信号発生方法のフローチャート図である。 本発明に係る３値信号発生装置の論理値表の一例を示す図である。 ＵＳＢ３．０／３．１規格で規定されるＬＦＰＳ信号を示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
本発明は、１チャネルのパターン発生器が発生するＡＵＸ Ｏｕｔｐｕｔ（疑似ＬＦＰＳ信号出力）およびＧａｔｉｎｇ Ｏｕｔｐｕｔ（中間値制御信号出力）の２値ＮＲＺ信号出力を用いてＵＳＢ３．０／３．１規格で規定される低レベル、高レベル、中間値レベルの３値のＬＦＰＳ信号（低周波バースト信号）を生成する３値信号発生装置及び３値信号発生方法に関するものである。
尚、パターン発生器は、ＡＵＸ Ｏｕｔｐｕｔを備えており、ビットレートに同期した分周クロックやパルスパターン長の周期に同期したタイミング信号を出力することができる。ＡＵＸ Ｏｕｔｐｕｔは、例えばプログラマブルロジックで信号を生成しており、本発明では疑似ＬＦＰＳ信号を生成し、出力させている。
また、パターン発生器は、Ｇａｔｉｎｇ Ｏｕｔｐｕｔを備えており、Ｂｕｒｓｔ信号期間を示すタイミング信号を出力することができる。Ｇａｔｉｎｇ Ｏｕｔｐｕｔは、例えばプログラマブルロジックで信号を生成しており、本発明では中間値制御信号を生成し、出力させている。
図１に示すように、本実施の形態の３値信号発生装置１は、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を発生するため、ＬＦＰＳ発生部２と信号合成部３を備えて概略構成される。
ＬＦＰＳ発生部２は、論理回路部２ａ、第１の差動増幅部２ｂ、第２の差動増幅部２ｃを含んで構成される。
論理回路部２ａは、３値信号発生装置１の初段に設けられ、例えばＥＣＬロジックなどで構成される。論理回路部２ａには、疑似ＬＦＰＳ信号と中間値制御信号（以下、Ｇａｔｉｎｇ信号という）が入力される。
疑似ＬＦＰＳ信号とＧａｔｉｎｇ信号は、例えば従来より周知の１チャネルのパターン発生器が発生するＡＵＸ Ｏｕｔｐｕｔ（疑似ＬＦＰＳ信号出力）およびＧａｔｉｎｇ Ｏｕｔｐｕｔ（中間値制御信号出力）が用いられる。
疑似ＬＦＰＳ信号は、高レベルＨと低レベルＬの２値のＮＲＺ信号から生成され、図４に示すように、低レベル：Ｌ、高レベル：Ｈ、Ｄｏｎ’ｔ ｃａｒｅ：Ｘからなる信号である。また、Ｇａｔｉｎｇ信号は、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号のバースト区間を示す信号であり、低レベル：Ｌ又は高レベル：Ｈからなる。本例では、低レベル：Ｌがバースト区間を示すＧａｔｉｎｇ信号として説明するが、高レベル：Ｈがバースト区間を示すようにしてもよい。
論理回路部２ａは、疑似ＬＦＰＳ信号とＧａｔｉｎｇを第１の差動増幅部２ｂに出力する。また、論理回路部２ａは、疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号とＧａｔｉｎｇ信号を第２の差動増幅部２ｃに出力する。
第１の差動増幅部２ｂは、論理回路部２ａの後段に接続され、論理が固定されるドライバ、例えばドライバアンプなどの出力イネーブル機能付き差動増幅回路で構成される。第１の差動増幅部２ｂは、入力端子とイネーブル端子とを有し、入力端子には疑似ＬＦＰＳ信号が論理回路部２ａを介して入力され、イネーブル端子にはＧａｔｉｎｇ信号がイネーブル信号Ｅｎａ１として論理回路部２ａを介して入力される。
第１の差動増幅部２ｂは、例えばイネーブルがオフ（Ｇａｔｉｎｇ信号が高レベル：Ｈ）のときに論理を固定して出力するように、入力端子に入力される疑似ＬＦＰＳ信号のレベルがリファレンス電圧を基準として高いか低いかに応じて後段の信号合成部３での損失を考慮した所定の出力電圧になるように差動信号Ｐ１と差動信号Ｐ１の論理レベルを反転した反転差動信号Ｎ１とを出力する。
すなわち、第１の差動増幅部２ｂは、図４の論理値表に示すように、低レベル：Ｌの疑似ＬＦＰＳ信号が入力端子に入力され、高レベル：Ｈのイネーブル信号Ｅｎａ１がイネーブル端子に入力されると、低レベル：Ｌの差動信号Ｐ１を後述する第１の信号合成部３ａに出力するとともに、高レベル：Ｈの反転差動信号Ｎ１を後述する第２の信号合成部３ｂに出力する。
また、第１の差動増幅部２ｂは、図４の論理値表に示すように、高レベル：Ｈの疑似ＬＦＰＳ信号が入力端子に入力され、高レベル：Ｈのイネーブル信号Ｅｎａ１がイネーブル端子に入力されると、高レベル：Ｈの差動信号Ｐ１を後述する第１の信号合成部３ａに出力するとともに、低レベル：Ｌの反転差動信号Ｎ１を後述する第２の信号合成部３ｂに出力する。
さらに、第１の差動増幅部２ｂは、図４の論理値表に示すように、Ｄｏｎ’ｔ ｃａｒｅ：Ｘの疑似ＬＦＰＳ信号が入力端子に入力され、低レベル：Ｌのイネーブル信号Ｅｎａ１がイネーブル端子に入力されると、高レベル：Ｈの差動信号Ｐ１を後述する第１の信号合成部３ａに出力するとともに、低レベル：Ｌの反転差動信号Ｎ１を後述する第２の信号合成部３ｂに出力する。
第２の差動増幅部２ｃは、論理回路部２ａの後段に第１の差動増幅部２ｂと並設して接続され、第１の差動増幅部２ｂと同様に、論理が固定されるドライバ、例えばドライバアンプなどの出力イネーブル機能付き差動増幅回路で構成される。第２の差動増幅部２ｃは、入力端子とイネーブル端子とを有し、入力端子には反転疑似ＬＦＰＳ信号が論理回路部２ａを介して入力され、イネーブル端子にはＧａｔｉｎｇ信号がイネーブル信号Ｅｎａ２として論理回路部２ａを介して入力される。
第２の差動増幅部２ｃは、例えばイネーブルがオフ（Ｇａｔｉｎｇ信号が高レベル：Ｈ）のときに論理を固定して出力するように、入力端子に入力される反転疑似ＬＦＰＳ信号のレベルがリファレンス電圧を基準として高いか低いかに応じて後段の信号合成部３での損失を考慮した所定の出力電圧になるように差動信号Ｐ２と差動信号Ｐ２の論理レベルを反転した反転差動信号Ｎ２とを出力する。
すなわち、第２の差動増幅部２ｃは、図４の論理値表に示すように、低レベル：Ｌの疑似ＬＦＰＳ信号が入力端子に入力され、高レベル：Ｈのイネーブル信号Ｅｎａ２がイネーブル端子に入力されると、高レベル：Ｈの差動信号Ｐ２を後述する第２の信号合成部３ｂに出力するとともに、低レベル：Ｌの反転差動信号Ｎ２を後述する第１の信号合成部３ａに出力する。
また、第２の差動増幅部２ｃは、図４の論理値表に示すように、高レベル：Ｈの疑似ＬＦＰＳ信号が入力端子に入力され、高レベル：Ｈのイネーブル信号Ｅｎａ２がイネーブル端子に入力されると、低レベル：Ｌの差動信号Ｐ２を後述する第２の信号合成部３ｂに出力するとともに、高レベル：Ｈの反転差動信号Ｎ２を後述する第１の信号合成部３ａに出力する。
さらに、第２の差動増幅部２ｃは、図４の論理値表に示すように、Ｄｏｎ’ｔ ｃａｒｅ：Ｘの疑似ＬＦＰＳ信号が入力端子に入力され、低レベル：Ｌのイネーブル信号Ｅｎａ２がイネーブル端子に入力されると、高レベル：Ｈの差動信号Ｐ２を後述する第２の信号合成部３ｂに出力するとともに、低レベル：Ｌの反転差動信号Ｎ２を後述する第１の信号合成部３ａに出力する。すなわち、第２の差動増幅部２ｃは、低レベル：Ｌのイネーブル信号Ｅｎａ２がイネーブル端子に入力されると、第１の差動増幅部２ｂと同じ論理レベルの差動信号Ｐ２（＝Ｐ１）と反転差動信号Ｎ２（＝Ｎ１）を出力する。
尚、第１の差動増幅部２ｂと第２の差動増幅部２ｃによる２組の差動増幅部は、論理回路部２ａに対して等長配線にて接続する方が更に好ましい。
また、疑似ＬＦＰＳ信号の論理レベルを反転して第２の差動増幅部２ｃに入力する構成であれば、論理回路部２ａの構成を省くことができる。この場合、第１の差増増幅部２ｂと第２の差動増幅部２ｃに入力される差動信号間のスキューを厳密に管理するため、等長のケーブルを用いて疑似ＬＦＰＳ信号と反転疑似ＬＦＰＳ信号を入力する必要がある。なお、論理回路部２ａは差動増幅器で構成を置き換えることができる。
信号合成部３は、ＬＦＰＳ発生部２の次段に接続され、第１の信号合成部３ａと第２の信号合成部３ｂを含んで構成される。
第１の信号合成部３ａは、例えばパワーコンバイナーなどで構成される。第１の信号合成部３ａには、第１の差動増幅部２ｂからの差動信号Ｐ１と第２の差動増幅部２ｃからの反転差動信号Ｎ２が入力され、差動信号Ｐ１と反転差動信号Ｎ２を合成し、差動信号Ｐ１と反転差動信号Ｎ２のレベル状態に応じてＵＳＢ３．０／３．１規格で規定される低レベル：Ｌ、高レベル：Ｈ、中間値レベル：Ｍの３値ＬＦＰＳ信号を正論理出力する。
第２の信号合成部３ｂは、第１の信号合成部３ａと同様に、例えばパワーコンバイナーなどで構成される。第２の信号合成部３ｂには、第１の差動増幅部２ｂからの差動信号Ｎ１と第２の差動増幅部２ｃからの反転差動信号Ｐ２が入力され、差動信号Ｎ１と反転差動信号Ｐ２を合成し、差動信号Ｎ１と反転差動信号Ｐ２のレベル状態に応じてＵＳＢ３．０／３．１規格で規定される低レベル：Ｌ、高レベル：Ｈ、中間値レベル：Ｍの３値ＬＦＰＳ信号を負論理出力する。
信号合成部３（３ａ，３ｂ）において、Ｐ１／Ｐ２として低レベル：Ｌ、Ｎ２／Ｎ１として低レベル：Ｌを入力した場合は低レベル：Ｌが信号合成されて出力される。Ｐ１／Ｐ２として高レベル：Ｈ、Ｎ２／Ｎ１として高レベル：Ｈを入力した場合は高レベル：Ｈが信号合成されて出力される。Ｐ１／Ｐ２として高レベル：Ｈ、Ｎ２／Ｎ１として低レベル：Ｌを入力する場合またはＰ１／Ｐ２として低レベル：Ｌ、Ｎ２／Ｎ１として高レベル：Ｈを入力した場合は中間値レベル：Ｍが信号合成されて出力される。本発明では、Ｐ１／Ｐ２として高レベル：Ｈ、Ｎ２／Ｎ１として低レベル：Ｌを信号合成することで中間値レベル：Ｍを実現している。
尚、２組の差動増幅部２ｂ，２ｃと信号合成部３との間は、等長配線にて接続する方が更に好ましい。
そして、上記のように構成される３値信号発生装置１は、図２に示すように、被測定物Ｗの測定を行う場合、パターン発生器１１と接続し、３値ＬＦＰＳ信号とパターン発生器１１の主信号とを信号合成部１２で信号合成して被測定物ＷとしてのＵＳＢの測定に使用する。尚、信号合成部１２は差動信号のため２系統必要となる。また、パワーコンバイナー（６ｄＢ損失）で信号合成する必要があるため、高振幅出力のドライバアンプを用いることで最終的な出力振幅の低下を補償する。
次に、上記のように構成される３値信号発生装置１を用いた３値信号発生方法について図３のフローチャートを参照しながら説明する。
まず、１チャネルのパターン発生器から疑似ＬＦＰＳ信号とＧａｔｉｎｇ信号を生成出力し、第１の差動増幅部２ｂおよび第２の差動増幅部２ｃの入力端子に疑似ＬＦＰＳ信号をそれぞれ入力するとともに、第１の差動増幅部２ｂおよび第２の差動増幅部２ｃのイネーブル端子にＧａｔｉｎｇ信号をそれぞれ入力する（ＳＴ１）。
そして、第１の差動増幅部２ｂは、Ｇａｔｉｎｇ信号が所望のレベル（例えば低レベル：Ｌ）のときに論理を固定して出力するように、疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて差動信号Ｐ１と反転差動信号Ｎ１とを出力する（ＳＴ２）。
また、第２の差動増幅部２ｃは、Ｇａｔｉｎｇ信号が所望のレベル（例えば低レベル：Ｌ）のときに論理を固定して出力するように、疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて差動信号Ｐ２と反転差動信号Ｎ２とを出力する（ＳＴ３）。
そして、第１の信号合成部３ａは、第１の差動増幅部２ｂからの差動信号Ｐ１と、第２の差動増幅部２ｃからの反転差動信号Ｎ２とを合成してＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を正論理出力する（ＳＴ４）。
また、第２の信号合成部３ｂは、第１の差動増幅部２ｂからの反転差動信号Ｎ１と、第２の差動増幅部２ｃからの差動信号Ｐ２とを合成してＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を負論理出力する（ＳＴ５）。
次に、上記のように構成される３値信号発生装置１の動作について、図４の論理値表に従って説明する。尚、図４の論理値表の正負は、使用するデバイスに合わせて適宜変更しても良い。
論理回路部２ａは、図２のパターン発生器１１からのＡＵＸ Ｏｕｔｐｕｔ（ＬＦＰＳ信号出力）およびＧａｔｉｎｇ Ｏｕｔｐｕｔ（中間値制御信号出力）の２値ＮＲＺ信号出力により、疑似ＬＦＰＳ信号とＧａｔｉｎｇ信号が入力されると、第１の差動増幅部２ｂに疑似ＬＦＰＳ信号を非反転入力するとともに、第２の差動増幅部２ｃに疑似ＬＦＰＳ信号を反転入力する。また、論理回路部２ａは、Ｇａｔｉｎｇ信号を第１の差動増幅部２ｂ及び第２の差動増幅部２ｃのイネーブル端子にそれぞれイネーブル信号Ｅｎａ１，Ｅｎａ２として入力する。
そして、第１の差動増幅部２ｂは、差動信号Ｐ１を第１の信号合成部３ａに出力するとともに、差動信号Ｐ１の論理レベルを反転した反転差動信号Ｎ１を第２の信号合成部３ｂに出力する。また、第２の差動増幅部２ｃは、差動信号Ｐ２を第２の信号合成部３ｂに出力するとともに、差動信号Ｐ２の論理レベルを反転した反転差動信号Ｎ２を第１の信号合成部３ａに出力する。
そして、第１の信号合成部３ａは、第１の差動増幅部２ｂから低レベル：Ｌの差動信号Ｐ１が入力され、第２の差動増幅部２ｃから低レベル：Ｌの反転差動信号Ｎ２が入力されると、ＵＳＢ３．０／３．１規格で規定される低レベル：ＬのＬＦＰＳ信号を正論理出力する（Ｏｕｔ＿Ｐ）。このとき、第２の信号合成部３ｂは、第２の差動増幅部２ｃから高レベル：Ｈの差動信号Ｐ２が入力され、第１の差動増幅部２ｂから高レベル：Ｈの反転差動信号Ｎ１が入力され、ＵＳＢ３．０／３．１規格で規定される高レベル：ＨのＬＦＰＳ信号を負論理出力する（Ｏｕｔ＿Ｎ）。
また、第１の信号合成部３ａは、第１の差動増幅部２ｂから高レベル：Ｈの差動信号Ｐ１が入力され、第２の差動増幅部２ｃから高レベル：Ｈの反転差動信号Ｎ２が入力されると、ＵＳＢ３．０／３．１規格で規定される高レベル：ＨのＬＦＰＳ信号を正論理出力する（Ｏｕｔ＿Ｐ）。このとき、第２の信号合成部３ａは、第２の差動増幅部２ｃから低レベル：Ｌの差動信号Ｐ２が入力され、第１の差動増幅部２ｂから低レベル：Ｌの反転差動信号Ｎ１が入力され、ＵＳＢ３．０／３．１規格で規定される低レベル：ＬのＬＦＰＳ信号を負論理出力する（Ｏｕｔ＿Ｎ）。
さらに、第１の信号合成部３ａは、第１の差動増幅部２ｂから高レベル：Ｈの差動信号Ｐ１が入力され、第２の差動増幅部２ｃから低レベル：Ｌの反転差動信号Ｎ２が入力されると、ＵＳＢ３．０／３．１規格で規定される中間値レベル：ＭのＬＦＰＳ信号を正論理出力する（Ｏｕｔ＿Ｐ）。このとき、第２の信号合成部３ｂは、第２の差動増幅部２ｃから低レベル：Ｌの差動信号Ｐ２が入力され、第１の差動増幅部２ｂから高レベル：Ｈの反転差動信号Ｎ１が入力され、ＵＳＢ３．０／３．１規格で規定される中間値レベル：ＭのＬＦＰＳ信号を負論理出力する（Ｏｕｔ＿Ｎ）。
このように、本実施の形態によれば、１チャネルのパターン発生器が出力する２値のＮＲＺ信号（疑似ＬＦＰＳ信号）とＧａｔｉｎｇ信号（中間値制御信号）を用いた安価な構成により、ＵＳＢ３．０／３．１規格で規定される３値ＬＦＰＳ信号を正しく生成でき、全体のコストを抑えた３値信号発生装置を提供することができる。
また、疑似ＬＦＰＳ信号をＧａｔｉｎｇ信号で３値信号制御を行うことで疑似ＬＦＰＳ信号入力とＧａｔｉｎｇ信号間のスキュー調整が不要になるようにＧａｔｉｎｇ信号を速くしてタイミングに余裕を待たせれば、厳密なスキュー調整の手間を無くすことが可能である。これにより、例えばオシロスコープなどの波形観測器を用いた波形の確認を行う必要がなく、利用者に余計な作業負担をかけることもない。その際、差動増幅部２ｂ，２ｃとして出力イネーブル機能付き差動増幅部を使用することで不要な信号の伝搬を抑止し、グリッチ・ノイズを発生させないようにできる。
さらに、信号合成時のスキューに関して、予め配線長やデバイスの伝搬遅延等を設計時に考慮しておくことで位相差を補償することができる。一般的にＬＦＰＳ信号に要求される波形品質はパターン発生器に比べて要求が低いため、安価で低コストの汎用高速デバイスを使用することができる。また、ＵＳＢ３．０／３．１規格の３値ＬＦＰＳ信号を２値ＮＲＺ信号で生成すると、規格で要求されているＡＣ結合条件において過渡応答が発生し、差動間の過渡応答が定常まで遷移するまでＵＳＢデバイスまたはホストがＬＦＰＳ信号を信号送信の期間内に取りこぼす恐れがあるが、そのリスクを回避することが可能である。
以上、本発明に係る３値信号発生装置及び３値信号発生方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。例えば、低レベルと高レベルを反転させた逆論理や変形の範疇において応用可能である。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。
１ ３値信号発生装置
２ ＬＦＰＳ発生部
２ａ 論理回路部
２ｂ 第１の差動増幅部
２ｃ 第２の差動増幅部
３ 信号合成部
３ａ 第１の信号合成部
３ｂ 第２の信号合成部
１１ パターン発生器
Ｗ 被測定物（ＤＵＴ）

Claims (4)

  1. 低レベル、高レベル、中間値レベルの３値のＬＦＰＳ信号のバースト区間を示す中間値制御信号が入力される第１のイネーブル端子を有し、イネーブル信号が所望のレベルのときに論理を固定して出力するように、２値のＮＲＺ信号から生成される疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第１の差動信号と該第１の差動信号の論理レベルを反転した第１の反転差動信号とを出力する第１の差動増幅部（２ｂ）と、
    前記中間値制御信号が入力される第２のイネーブル端子を有し、イネーブル信号が所望のレベルのときに論理を固定して出力するように、前記疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第２の差動信号と該第２の差動信号の論理レベルを反転した第２の反転差動信号とを出力する第２の差動増幅部（２ｃ）と、
    前記第１の差動増幅部からの前記第１の差動信号と、前記第２の差動増幅部からの前記第２の反転差動信号とを合成して前記３値のＬＦＰＳ信号を正論理出力する第１の信号合成部（３ａ）と、
    前記第１の差動増幅部からの前記第１の反転差動信号と、前記第２の差動増幅部からの前記第２の差動信号とを合成して前記３値のＬＦＰＳ信号を負論理出力する第２の信号合成部（３ｂ）とを備えたことを特徴とする３値信号発生装置。
  2. 前記第１の差動増幅部（２ｂ）および前記第２の差動増幅部（２ｃ）は、出力イネーブル機能付き差動増幅回路であることを特徴とする請求項１記載の３値信号発生装置。
  3. 前記第１の信号合成部（３ａ）および前記第２の信号合成部（３ｂ）は、パワーコンバイナーであることを特徴とする請求項１記載の３値信号発生装置。
  4. 低レベル、高レベル、中間値レベルの３値のＬＦＰＳ信号のバースト区間を示す中間値制御信号を第１の差動増幅部（２ｂ）の第１のイネーブル端子に入力するステップと、
    イネーブル信号が所望のレベルのときに論理を固定して出力するように、２値のＮＲＺ信号から生成される疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第１の差動信号と該第１の差動信号の論理レベルを反転した第１の反転差動信号とを前記第１の差動増幅部から出力するステップと、
    前記中間値制御信号を第２の差動増幅部（２ｃ）の第２のイネーブル端子に入力するステップと、
    イネーブル信号が所望のレベルのときに論理を固定して出力するように、前記疑似ＬＦＰＳ信号の論理レベルを反転した反転疑似ＬＦＰＳ信号のリファレンス電圧を基準とするレベルの高低に応じて第２の差動信号と該第２の差動信号の論理レベルを反転した第２の反転差動信号とを前記第２の差動増幅部から出力するステップと、
    前記第１の差動増幅部からの前記第１の差動信号と、前記第２の差動増幅部からの前記第２の反転差動信号とを合成して前記３値のＬＦＰＳ信号を正論理出力するステップと、
    前記第１の差動増幅部からの前記第１の反転差動信号と、前記第２の差動増幅部からの前記第２の差動信号とを合成して前記３値のＬＦＰＳ信号を負論理出力するステップとを含むことを特徴とする３値信号発生方法。
JP2017053052A 2017-03-17 2017-03-17 ３値信号発生装置及び３値信号発生方法 Active JP6545213B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017053052A JP6545213B2 (ja) 2017-03-17 2017-03-17 ３値信号発生装置及び３値信号発生方法
CN201810093987.4A CN108628795B (zh) 2017-03-17 2018-01-31 三进制信号产生装置及三进制信号产生方法
US15/888,364 US10079701B1 (en) 2017-03-17 2018-02-05 Three-valued signal generation device and three-valued signal generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053052A JP6545213B2 (ja) 2017-03-17 2017-03-17 ３値信号発生装置及び３値信号発生方法

Publications (2)

Publication Number Publication Date
JP2018157393A JP2018157393A (ja) 2018-10-04
JP6545213B2 true JP6545213B2 (ja) 2019-07-17

Family

ID=63491234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053052A Active JP6545213B2 (ja) 2017-03-17 2017-03-17 ３値信号発生装置及び３値信号発生方法

Country Status (3)

Country Link
US (1) US10079701B1 (ja)
JP (1) JP6545213B2 (ja)
CN (1) CN108628795B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118041367B (zh) * 2024-04-12 2024-07-09 无锡力芯微电子股份有限公司 一种三进制译码器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2237482B (en) * 1989-10-19 1993-11-17 Stc Plc Digital binary to ternary converter circuit
ATE172052T1 (de) * 1992-08-06 1998-10-15 Koninkl Philips Electronics Nv Empfangsanordnung zum empfang eines digitalen signals von einem übertragungsmedium mit variablen entzerrungsmitteln
JP4098844B2 (ja) * 1997-02-26 2008-06-11 富士通株式会社 クロック位相引込み・追従装置
US7469016B2 (en) * 2004-12-03 2008-12-23 Panasonic Corporation Circuit for generating ternary signal
JP2007124084A (ja) * 2005-10-26 2007-05-17 Sanyo Electric Co Ltd ３値パルス発生回路
JP4288355B2 (ja) * 2006-01-31 2009-07-01 国立大学法人北陸先端科学技術大学院大学 三値論理関数回路
JP4468322B2 (ja) 2006-03-31 2010-05-26 アンリツ株式会社 ビット誤り測定装置
US7920077B2 (en) * 2006-05-03 2011-04-05 Agency For Science, Technology And Research Method and system for decompressing at least two two-valued symbol sequences into a three-valued communication sequence
US7755375B2 (en) * 2008-01-08 2010-07-13 Advantest Corporation Test apparatus, probe card, and test method
US8149150B2 (en) * 2008-01-09 2012-04-03 National University Corporation Shizuoka University Cyclic analog/digital converter
EP2339744A1 (fr) * 2009-12-16 2011-06-29 The Swatch Group Research and Development Ltd. Circuit mélangeur basse tension pour un dispositif de transmission de signaux UWB
US8457247B2 (en) * 2010-11-18 2013-06-04 Plx Technology, Inc. In-band generation of low-frequency periodic signaling
JP2013149338A (ja) * 2011-03-01 2013-08-01 Elpida Memory Inc 半導体装置及び半導体装置の生産方法
US8829941B2 (en) * 2011-12-10 2014-09-09 Advanced Micro Devices, Inc. Low-power high-gain multistage comparator circuit
US8654890B2 (en) * 2011-12-14 2014-02-18 Texas Instruments Incorporated Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range
US9490791B2 (en) * 2013-08-29 2016-11-08 Advanced Micro Devices, Inc. Method and circuit for detecting USB 3.0 LFPS signal

Also Published As

Publication number Publication date
US10079701B1 (en) 2018-09-18
CN108628795A (zh) 2018-10-09
US20180270090A1 (en) 2018-09-20
CN108628795B (zh) 2021-01-08
JP2018157393A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US8384406B2 (en) Semiconductor test apparatus and test method
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US8125259B2 (en) Duty cycle distortion (DCD) jitter modeling, calibration and generation methods
US8559492B2 (en) Transmitter-only IC chip having external loopback test function and external loopback test method using the same
JP2006250586A (ja) 半導体集積回路、およびその試験方法
US20170337152A1 (en) Port mirroring for peripheral component interconnect express devices
WO2010095378A1 (ja) 出力装置および試験装置
JP6545213B2 (ja) ３値信号発生装置及び３値信号発生方法
US9354274B2 (en) Circuit test system electric element memory control chip under different test modes
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
JP2005233933A (ja) 組合せ試験方法及び試験装置
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
US11112456B2 (en) Signal skew measurement method, apparatus, medium, and electronic device
JP4197657B2 (ja) 試験装置及び設定方法
KR102513739B1 (ko) Mipi d-phy 고속 송신기의 이퀄라이징 시스템
JP6651568B2 (ja) ３値信号発生装置及び３値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法
US20230324459A1 (en) Testing system and testing method
JP7068443B2 (ja) 受信デバイス、伝送システム、自動車
JP2005512439A (ja) クロックドインターフェイスを有するシステム
JP2018160865A (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
JP2009165103A (ja) 信号伝送システム及び信号変換回路
JP2006092072A (ja) 回路機能検証方法
JPH0777384B2 (ja) 回線シミュレータ
CN113721136A (zh) 一种基于fpga的同步422接口的测试激励实现系统及方法
TW201935874A (zh) 發送器與相關後置補償系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190618

R150 Certificate of patent or registration of utility model

Ref document number: 6545213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250