KR100201783B1 - 연산 데이타 오류정정장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

연산 데이타 오류정정장치.

2. 발명이 해결하려고 하는 기술적 과제

BCD 가산기 및 압축기를 추가하여 연산장치의 연산 결과 데이타의 오류를 정정할 수 있도록 하고자 함.

3. 발명의 해결방법의 요지

연산장치에 입력된 데이타와 동일한 연산 데이타를 입력받아 BCD(Binary Coded Decimal) 디코딩하고, 연산장치의 연산결과를 입력받아 BCD 디코딩하는 수단과, 상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 연산을 수행하는 수단과, 상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 압축하고, 상기 BCD 디코딩수단으로부터 디코딩된 연산장치의 연산 결과를 입력받아 압축하여 압축한 연산 데이타와 압축한 연산장치의 연산 결과 데이타를 서로 비교하는 수단 및 상기 압축 및 비교수단의 비교결과에 의해 상기 연산수단의 연산결과와 상기 연산장치 연산결과 중 하나를 선택하는 수단을 구비함.

4. 발명의 중요한 용도

컴퓨터 프로세서나 연산장치의 연산 오류를 정정하는데 이용됨.

Description

연산 데이타 오류정정장치

본 발명은 컴퓨터 프로세서나 연산장치(Arithmetic Logic Unit)에서 발생할 수 있는 연산 결과의 오류를 정정하는 장치에 관한 것이다.

종래의 오류 정정 방법은 페리티(parity) 검사 또는 하밍 코드(Hamming code)를 이용하였다. 그러나 이러한 방법은 원래의 정보에 여분의 정보를 추가로 첨가하여 오류를 찾아내는 방법으로서 통신을 위해서 주로 고안된 방법이다. 이러한 이유로 해서 연산을 주로하는 컴퓨터(Processor)나 연산장치(Arithmetic Logic Unit)와 같은 장치에 이용하기는 적합하지 못한 문제점이 있었다.

따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 최소의 회로 즉, BCD(Binary Coded Decimal) 가산기 및 압축기(COMPRESSION UNIT)를 이용하여 연산 데이타에 대해 BCD 디코딩하여 연산을 수행하고, 그리고, 연산 데이타를 BCD 디코딩하여 압축한 데이타와 연산장치의 연산 결과를 BCD 디코딩하여 압축한 데이타를 비교하여 비교 결과 데이타가 서로 다를 경우 BCD 가산기를 통해 연산한 데이타를 출력하도록 하여 연산 장치에서 발생할 수 있는 연산 결과의 오류를 정정할 수 있는 장치를 제공하는데 그 목적이 있다.

도 1 은 본 발명에 적용되는 시스템 구성도,

도 2 는 본 발명에 따른 연산 데이타 오류정정장치의 상세 블럭 구성도,

도 3 은 본 발명에 따른 동작 타이밍도,

도 4 는 본 발명에 따른 압축기의 세부 구성도,

* 도면의 주요부분에 대한 부호의 설명

21,27,31 : 먹스

22,23 : BCD 디코더

24 : BCD 가산기

25,29 : 래치

26 : BIN 디코더

28 : 압축기

30 : 비교기

상기 목적을 달성하기 위한 본 발명은, 연산장치에 입력된 데이타와 동일한 연산 데이타를 입력받아 BCD(Binary Coded Decimal) 디코딩하고, 연산장치의 연산결과를 입력받아 BCD 디코딩하는 수단과, 상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 연산을 수행하는 수단과, 상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 압축하고, 상기 BCD 디코딩수단으로부터 디코딩된 연산장치의 연산 결과를 입력받아 압축하여 압축한 연산 데이타와 압축한 연산장치의 연산 결과 데이타를 서로 비교하는 수단 및 상기 압축 및 비교수단의 비교결과에 의해 상기 연산수단의 연산결과와 상기 연산장치 연산결과 중 하나를 선택하여 출력하는 수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

도 1 은 본 발명이 적용되는 시스템의 구성도로서, 본 발명은 컴퓨터 프로세서나 또는 연산장치(10)와 결합되어 연산장치(10)에 입력되는 두개의 16비트 연산 데이타를 입력받아 연산 및 압축을 수행하고, 연산장치(10)로부터 연산 결과 데이타를 입력받아 압축한 후, 압축한 두개의 데이타를 서로 비교함으로써, 연산장치(10)에서 계산된 데이타가 정확한지를 판단한다.

도 2 를 통해 본 발명의 상세한 동작을 살펴보기로 한다.

도 2 는 본 발명에 따른 연산 데이타 오류정정장치(20)의 상세 블럭 구성도로서, 도면에서 21,27,31은 먹스(MUX), 22,23은 BCD 디코더(DECODER), 24는 BCD 가산기, 25,29는 래치(LATCH), 26은 이진화(BINary) 디코더, 28은 압축기(Compression Unit), 30은 비교기를 각각 나타낸다.

먼저, 본 발명의 동작을 간단히 설명하면 다음과 같다.

본 발명은 두 개의 16비트(BIT) 연산 데이타(OPERAND)를 필요로 한다. 연산장치(10)에서 상기 두 연산 데이타(OPERAND)에 대해서 연산을 실시하는 동안에 본 발명은 입력된 두 연산 데이타(OPERAND)를 BCD 디코더(22,23)에 의해서 BCD 디코딩(Decoding)을 실시하면 20비트의 BCD 연산 데이타가 된다. 이러한 BCD 연산 데이타에 대해 BCD 가산기(ADDER)(24)에 의해서 연산이 실시된다.

이와 동시에 압축기(COMPRESSION UNIT)(28)에 의해 두 BCD 연산 데이타에 대한 압축을 실시한다. 그리고, 연산장치(10)에서 결과가 출력되고, 이 결과를 BCD 디코더(23)에 의해서 BCD 디코딩(Decoding)을 실시하여 압축기를 통해 압축을 실시한다. 그런 다음, BCD 연산 데이타를 압축한 데이타와 연산장치(10)의 연산 결과를 압축한 데이타를 서로 비교하여 비교 결과가 서로 다를 경우에 플래그(FLAG)를 발생시킨다. 그리고, 플래그(FLAG)가 발생했을 경우에는 BCD 가산기(ADDER)에 의한 연산 결과 값을 다시한번 이진화(BINARY) 디코더(26)에 의해 이진화 디코딩을 실시하여 이 값을 최종 결과로 출력하고, 플래그(FLAG)가 발생하지 않았을 경우에는 연산장치에 의한 결과 값을 최종결과로 출력한다.

상기와 같은 개략적인 동작을 도 2 및 도 3 을 참조하여 상세히 살펴보기로 한다.

본 발명은 클럭(CLK)이 하이(high)인 동안(101)에 연산 데이타의 두 입력에 대해 연산장치(10)에 의한 연산 및 BCD 가산기(24), 압축기(28)에 의한 연산 및 압축을 실시한다. 그리고, 클럭(CLK) 로우(low)인 동안(102)에는 연산장치(10)에 의해 계산된 연산결과에 대한 압축을 실시한다. 이렇게하여 얻어진 두 압축 데이타를 비교하여 최종 결과를 선택한 후, 출력한다.

먼저, 클럭이 하이인 동안(101)의 처리과정을 살펴보면 다음과 같다.

제1 BCD 디코더(22)는 16비트 연산 데이타를 입력받고, 제1 먹스(mux)(21)는 클럭이 하이인 동안(101)에는 16비트 연산 데이타를 선택하여 제2 BCD 디코더(23)로 출력한다.

제1 및 제2 BCD 디코더(22,23)는 입력된 16비트 연산 데이타에 대해 각각 BCD 디코딩(Decoding)을 실시한다. 16비트(BIT) 이진 연산 데이타(OPERAND)를 BCD 디코딩(Decoding)을 실시하면 20비드(BIT)의 BCD 연산 데이타(OPERAND)가 된다.

BCD 가산기(24)는 상기 제1 및 제2 BCD 디코더(22,23)로부터 출력된 두개의 20비트 BCD 연산 데이타에 대해 연산을 실시하여 그 결과를 래치(25)로 출력한다.

그리고, 이와는 별도로 제2 먹스(27)는 클럭이 하이(high)인 동안 제1 BCD 디코더(22)로부터 출력된 20비트 BCD 연산 데이타를 선택하여 압축기(28)로 출력한다.

압축기는 제2 BCD 디코더(23)로부터 20비트 BCD 연산 데이타와 제2 먹스(27)로부터 20비트 BCD 연산 데이타를 입력받아 압축을 실시하여 4비트(BIT)의 압축 데이타를 래치(29)로 출력한다.

래치(29)는 압축기(28)로부터 출력된 압축 BCD 연산 데이타를 래치(latch)하여 클럭이 로우(low)로 될 때까지 래치한 데이타를 일시 저장한다.

다음은 클럭(CLK)이 로우(low)인 동안(102)의 처리과정을 살펴보면 다음과 같다.

클럭이 로우가 되면 제1 먹스(21)는 연산장치(10)에 의해 계산된 연산 결과를 선택하여 제2 BCD 디코더(23)로 출력한다. 제2 BCD 디코더(23)는 제1 먹스(21)로부터 입력된 연산장치(10)의 연산 결과 데이타를 BCD 디코딩하여 압축기(28)로 20비트(BIT)의 BCD 연산 데이타를 출력한다.

또한, 제2 먹스(27)는 클럭이 로우인 동안(102)에는 0을 선택하여 압축기(28)로 출력한다. 압축기(28)는 제2 먹스(27)와 제2 BCD 디코더(23)로부터 입력된 데이타를 4비트로 압축하여 비교기(30)로 출력한다.

래치(29)는 클럭이 하이인 동안(101) 압축기(29)로부터 입력된 압축 BCD 연산 데이타를 비교기(30)로 출력하고, 비교기(30)는 압축기(28)로부터 입력된 압축한 연산장치의 결과 데이타와 래치(29)로부터 입력된 압축 BCD 연산 데이타를 서로 비교하여 일치하지 않을 경우는 플래그를 1로하여 출력하고, 같을 경우는 플래그(FLAG)를 0으로 하여 외부 및 제3 먹스(31)로 출력한다.

또한, BCD 가산기(24)에 연결된 래치(25)는 클럭이 로우(low)가 되면 래치한 BCD 가산기(24)의 연산 결과를 이진화(BIN) 디코더(26)로 출력하고, 이진화 디코더(26)는 이를 이진화 디코딩하여 제3 먹스(31)로 출력한다.

제3 먹스(31)는 연산장치(10)로부터 연산 결과 데이타와 상기 이진화 디코더(26)로부터 BCD 가산기(24)의 연산 결과 데이타를 입력받아 비교기(30)로부터 출력된 플래그가 0이면 연산장치(10)의 결과를 최종 결과 값으로 출력하고, 플래그가 1이면 BCD 가산기(24)에서 연산된 결과를 최종 연산 결과 값으로 출력한다.

도 4 는 본 발명에 따른 압축기의 구성도로서, 압축기는 2개의 BCD 20비트 가산기(41,42)와 4개의 BCD 4비트 가산기(43 내지 46)로 구성된다.

압축 방법을 설명하면, 예를들어 225+176이라는 연산을 한다고 가정하면 실제 계산된 결과는 401이된다. 그러나 연산장치(10)가 잘못 계산하여 400이 되었다고 하자.

225 -- X = (x1, x2, x3)

+ 176 -- Y = (y1, y2, y3)

400(？？？)

각각의 연산 데이타(OPERAND)에 대한 BCD 가산을 실시하면 다음과 같다.

(x1+x2+x3)+(y1+y2+y3)=(2+2+5)+(1+7+6)=23 --EQ1.

(x1+x2-x3)+(y1+y2-y3)=(2+2-5)+(1+7-6)=1 --EQ2.

(x1-x2+x3)+(y1-y2+y3)=(2-2+5)+(1-7+6)=5 --EQ3.

(-x1+x2+x3)+(-y1+y2+y3)=(-2+2+5)+(-1+7+6)=17 --EQ4.

이러한 결과를 조합하여 다음과 같은 결과를 얻을 수 있다.

EQ1-EQ2 = x3 + y3 = 11

EQ1-EQ3 = x2 + y2 = 9

EQ1-EQ4 = x1 + y1 = 3

이것을 정리하면 다음과 같다.

C1 x1+y1 C2 x2+y2 C3 x3+y3

0 3 0 9 1 1 -- EQ5

위의 EQ5를 정리하면 결과는 '401'이 되고, 이것을 다시 BCD 가산을 실시하면 '5'가 된다. 이것이 최종 압축 결과가 된다.

즉, 도 4 를 참조하여 이를 설명하면 제1 및 제2 BCD 20비트 가산기(41,42)는 20비트 BCD 디코딩 데이타 각각에 대해 가산을 실시하고, 제1 및 제2 BCD 4비트 가산기(43,44)는 상기 BCD 20비트 가산기(41,42)의 출력을 각각 가산하여 출력한다. 그리고, 제3 BCD 4비트 가산기(45)는 제1 및 제2 BCD 4비트 가산기(43,44)의 출력을 가산하고, 제4 BCD 4비트 가산기(46)는 제3 BCD 4비트 가산기(45)의 출력을 가산하여 최종 압축된 4비트의 데이타를 출력한다.

이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.

상기와 같이 구성된 본 발명은 최소의 회로 즉, BCD 가산기 및 압축기를 추가하여 연산장치의 연산 결과 데이타의 오류를 정정할 수 있으며, 또한 한 클럭 주기 동안에 연산 결과의 오류를 판단하여 이를 정정할 수 있으므로 고속 컴퓨터 시스템 등에 이용할 수 있는 효과가 있다.

Claims (12)

1. 연산장치에 입력된 데이타와 동일한 연산 데이타를 입력받아 BCD(Binary Coded Decimal) 디코딩하고, 연산장치의 연산결과를 입력받아 BCD 디코딩하는 수단;

   상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 연산을 수행하는 수단;

   상기 BCD 디코딩수단으로부터 디코딩된 연산 데이타를 입력받아 압축하고, 상기 BCD 디코딩수단으로부터 디코딩된 연산장치의 연산 결과를 입력받아 압축하여 압축한 연산 데이타와 압축한 연산장치의 연산 결과 데이타를 서로 비교하는 수단; 및

   상기 압축 및 비교수단의 비교결과에 의해 상기 연산수단의 연산 결과 데이타와 상기 연산장치의 연산 결과 데이타 중 하나를 선택하여 출력하는 수단을 구비한 연산 데이타 오류정정장치.
2. 제 1 항에 있어서,

   상기 BCD 디코딩수단은,

   연산 데이타와 상기 연산장치의 연산 결과 데이타를 입력받아 입력된 클럭에 의해 하나를 선택하여 출력하는 수단;

   연산 데이타를 입력받아 BCD 디코딩하는 제1 BCD 디코딩수단; 및

   상기 선택수단(21)으로부터 입력된 데이타를 BCD 디코딩하는 제2 BCD 디코딩수단을 구비한 것을 특징으로 하는 연산 데이타 오류정정장치.
3. 제 2 항에 있어서,

   상기 제1 및 제2 BCD 디코딩수단은,

   16비트의 연산 데이타를 각각 입력받아 BCD 디코딩하여 20비트의 BCD 디코딩 데이타를 출력하도록 구성된 것을 특징으로 하는 연산 데이타 오류정정장치.
4. 제 2 항에 있어서,

   상기 선택수단은,

   외부로부터 입력된 클럭이 하이이면 연산 데이타를 선택하여 출력하고, 상기 클럭이 로우이면 상기 연산장치의 연산 결과 데이타를 선택하여 출력하는 먹스를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
5. 제 1 항에 있어서,

   상기 연산수단은,

   상기 BCD 디코딩수단으로부터 두개의 BCD 디코딩 데이타를 입력받아 가산하는 수단;

   상기 가산수단(24)의 출력을 래치하여 일시 저장하는 수단; 및

   상기 일시 저장수단의 출력을 입력받아 이진화 디코딩하는 수단을 구비한 것을 특징으로 하는 연산 데이타 오류정정장치.
6. 제 5 항에 있어서,

   상기 일시 저장수단은,

   외부로부터 입력된 클럭이 하이인 동안 상기 가산수단의 출력을 저장하고, 상기 클럭이 로우가 되면 저장된 데이타를 출력하는 래치를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
7. 제 2 항에 있어서,

   상기 압축 및 비교수단은,

   상기 제1 BCD 디코딩수단의 출력과 0 데이타를 입력받아 입력된 클럭에 따라 하나를 선택하여 출력하는 수단;

   상기 선택수단의 출력과 상기 제2 BCD 디코딩수단의 출력을 입력받아 압축하는 수단;

   상기 압축수단의 출력을 일시저장하는 수단; 및

   상기 압축수단의 출력과 상기 일시저장수단의 출력을 입력받아 비교하는 수단을 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
8. 제 7 항에 있어서,

   상기 선택수단은,

   외부로부터 입력된 클럭이 하이인 동안에는 상기 제1 BCD 디코딩수단으로부터 입력된 BCD 디코딩 데이타를 선택하여 출력하고, 상기 클럭이 로우인 동안에는 0 데이타를 선택하여 출력하는 먹스를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
9. 제 7 항에 있어서,

   상기 압축수단은,

   상기 제1 및 제2 BCD 디코딩수단으로부터 20비트 BCD 디코딩 데이타를 각각 입력받아 20비트 가산을 수행하는 제1 및 제2 BCD 20비트 가산수단;

   상기 BCD 20비트 가산수단의 출력을 각각 입력받아 4비트 가산하여 출력하는 제1 및 제2 BCD 4비트 가산수단;

   상기 제1 및 제2 BCD 4비트 가산수단의 출력을 입력받아 4비트 가산하여 출력하는 제3 BCD 4비트 가산수단; 및

   상기 제3 BCD 4비트 가산수단의 출력을 입력받아 4비트 가산하여 최종 압축된 4비트의 데이타를 출력하는 제4 BCD 4비트 가산수단을 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
10. 제 7 항에 있어서,

    상기 일시저장수단은,

    외부로부터 입력된 클럭이 하이인 동안 상기 압축수단으로부터 출력된 압축 연산 데이타를 저장하고, 상기 클럭이 로우가 되면 저장된 데이타를 상기 비교수단으로 출력하는 래치를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
11. 제 10 항에 있어서,

    상기 비교수단은,

    상기 압축수단으로부터 입력된 압축한 연산장치의 결과 데이타와 상기 래치로부터 입력된 압축 BCD 연산 데이타를 서로 비교하여 일치하지 않을 경우는 플래그를 1로하여 출력하고, 같을 경우는 플래그를 0으로 하여 출력하는 비교기를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.
12. 제 11 항에 있어서,

    상기 최종 연산 결과 데이타 선택수단은,

    상기 연산장치로부터 연산 결과 데이타를 입력받고, 상기 이진화 디코딩수단으로부터 BCD 가산수단의 연산 결과 데이타를 입력받아 상기 비교기로부터 출력된 플래그가 0이면 상기 연산장치의 연산 결과를 최종 결과 값으로 선택하여 출력하고, 상기 비교기로부터 출력된 플래그가 1이면 상기 BCD 가산수단으로부터 출력된 연산 결과 데이타를 최종 연산 결과 값으로 선택하여 출력하는 먹스를 포함한 것을 특징으로 하는 연산 데이타 오류정정장치.