JPS6310837A - フレ−ム同期はずれ検出方式 - Google Patents
フレ−ム同期はずれ検出方式Info
- Publication number
- JPS6310837A JPS6310837A JP62068057A JP6805787A JPS6310837A JP S6310837 A JPS6310837 A JP S6310837A JP 62068057 A JP62068057 A JP 62068057A JP 6805787 A JP6805787 A JP 6805787A JP S6310837 A JPS6310837 A JP S6310837A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- word
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 54
- 238000001514 detection method Methods 0.000 claims description 15
- 238000013507 mapping Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
- H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送におけるフレーム同期はずれ検出方
式に関し、特に伝送系に畳み込み符号が使用されたフレ
ーム同期はずれ検出方式に関するものである。
式に関し、特に伝送系に畳み込み符号が使用されたフレ
ーム同期はずれ検出方式に関するものである。
まず、フレーム同期の必要性について述べる。
Ｔ Ｄ Ｍと接続される低速チ十ぶルのビットレートは
２４００Ｈｚの整数倍である。ビットレートが１４．４
ｋｂｐｓ以下のモデムの場合は一般に変調速度も２４０
０Ｈｚなので、ＴＤＭＯフレームクロックとＭＯＤ／Ｄ
ＥＭの変調クロックを共用できる。ＤＥＭが正常に受信
した時点で送信側の変調クロックと受信側の変調クロッ
クとは同期する。
２４００Ｈｚの整数倍である。ビットレートが１４．４
ｋｂｐｓ以下のモデムの場合は一般に変調速度も２４０
０Ｈｚなので、ＴＤＭＯフレームクロックとＭＯＤ／Ｄ
ＥＭの変調クロックを共用できる。ＤＥＭが正常に受信
した時点で送信側の変調クロックと受信側の変調クロッ
クとは同期する。
従って、クロックソースが同じであるので、ＴＤＭのフ
レームクロックも自動的に同期するため、特にフレーム
同期手段は不要である。
レームクロックも自動的に同期するため、特にフレーム
同期手段は不要である。
しかし、１９．２ｋｂｐｓのモデムの場合は１変調毎に
（１ポーに）７ビツト伝送するため、変調速度は、 １９２００÷７＝２４ＱＯＸ８／７ ＝２７４２．８５ （Ｈｚ） である。従って、ＴＤＭのフレームクロックと合わない
ので、フレーム同期が必要となる。
（１ポーに）７ビツト伝送するため、変調速度は、 １９２００÷７＝２４ＱＯＸ８／７ ＝２７４２．８５ （Ｈｚ） である。従って、ＴＤＭのフレームクロックと合わない
ので、フレーム同期が必要となる。
このヨウにフレーム同期が必要であるので、フレーム同
期はずれを起こした場合には、これを検出する必要があ
る。従来、データ伝送におけるフレーム同期はずれ検出
方式は、伝送すべきデータ系列に特定のパターンを有す
るフレーム同期パルスを挿入してフレーム同期はずれを
検出するものである。
期はずれを起こした場合には、これを検出する必要があ
る。従来、データ伝送におけるフレーム同期はずれ検出
方式は、伝送すべきデータ系列に特定のパターンを有す
るフレーム同期パルスを挿入してフレーム同期はずれを
検出するものである。
上述した従来のフレーム同期はずれ検出方式は、本来伝
送すべき情報を持たないフレーム同期パルスを挿入する
ため、情報伝送速度に比べ実際に伝送路に送出される伝
送速度が必ず増加する。このことは電話回線によるデー
タ伝送などのように元々通信路容量の限界で伝送してい
る系では重大な欠陥になるという問題がある。
送すべき情報を持たないフレーム同期パルスを挿入する
ため、情報伝送速度に比べ実際に伝送路に送出される伝
送速度が必ず増加する。このことは電話回線によるデー
タ伝送などのように元々通信路容量の限界で伝送してい
る系では重大な欠陥になるという問題がある。
、本発明によるフレーム同期はずれ検出方式は、フレー
ム位相に応じて送受信データにバイオレーションを行な
う手段と、送受信間でバイオレーションの同期がはずれ
たときに起こる受信データ誤りを検出する手段を有して
いる。
ム位相に応じて送受信データにバイオレーションを行な
う手段と、送受信間でバイオレーションの同期がはずれ
たときに起こる受信データ誤りを検出する手段を有して
いる。
本発明は、伝送速度を増加させることなしに、フレーム
同期はずれを確実に検出できるようにしたものである。
同期はずれを確実に検出できるようにしたものである。
第１図は本発明に係わるフレーム同期はずれ検出方式の
一実施例を示すブロック系統図であり、送信データにバ
イオレーション操作を行ない、もしフレーム同期がはず
れたとき受信データが必ず誤るようにしたものである。
一実施例を示すブロック系統図であり、送信データにバ
イオレーション操作を行ない、もしフレーム同期がはず
れたとき受信データが必ず誤るようにしたものである。
同図において、１は送信データが入力する入力端子、２
は入力端子２ａに入力する送信データを例えば３ビツト
の並列データからなる出力ワード（Ｑｚ、Ｑ Ｉ＋ Ｑ
ｏ）に符号化して出力端子２ｂ、２ｃ、２ｄから出力す
る畳み込み符号器、３は送信データに同期するフレーム
同期パルスＷアが入力する入力端子、４は疑似乱数ｒ、
を出力する疑似乱数発生器、５はフレーム同期パルスＷ
Ｔと疑似乱数発生器４から出力された疑似乱数ｒ７との
エクスクル−シブ・オアがとられＷア○ｒア信号を出力
するエクスクル−シブ・オア回路、６はこのエクスクル
−シブ・オア回路５から出力されたＷ□■ｒア信号と畳
み込み符号器２の出力端子２ｄから出力された符号化信
号Ｑ。とのエクスクル−シブ・オアがとられＱ０■（Ｗ
Ｔ■ｒｉ）信号からなる符号化信号〔Ｑ０〕を出力す
るエクスクル−シブ・オア回路、７は入力する３ビツト
の並列データからなる送信ワード（Ｑ ２． Ｑ Ｉ
。
は入力端子２ａに入力する送信データを例えば３ビツト
の並列データからなる出力ワード（Ｑｚ、Ｑ Ｉ＋ Ｑ
ｏ）に符号化して出力端子２ｂ、２ｃ、２ｄから出力す
る畳み込み符号器、３は送信データに同期するフレーム
同期パルスＷアが入力する入力端子、４は疑似乱数ｒ、
を出力する疑似乱数発生器、５はフレーム同期パルスＷ
Ｔと疑似乱数発生器４から出力された疑似乱数ｒ７との
エクスクル−シブ・オアがとられＷア○ｒア信号を出力
するエクスクル−シブ・オア回路、６はこのエクスクル
−シブ・オア回路５から出力されたＷ□■ｒア信号と畳
み込み符号器２の出力端子２ｄから出力された符号化信
号Ｑ。とのエクスクル−シブ・オアがとられＱ０■（Ｗ
Ｔ■ｒｉ）信号からなる符号化信号〔Ｑ０〕を出力す
るエクスクル−シブ・オア回路、７は入力する３ビツト
の並列データからなる送信ワード（Ｑ ２． Ｑ Ｉ
。
ＣＱＯ））を変調して伝送路８に出力する変調器、９は
この伝送路８を介して受信された信号を復調したのち判
定し判定データである入力ワード（Ｙ２゜Ｙ、（Ｙｏ）
）を出力する復調・判定器、１０は疑似乱数ｒ７と同じ
系列の疑似乱数ｒＲを発生する疑似乱数発生器、１）は
フレーム同期パルスＷＲが入力する入力端子、１２は疑
似乱数ｒＲとフレーム同期パルスＷＲとのエクスクル−
シブ・オアがとられｒＲ■ＷＲ信号を出力するエクスク
ル−シブ・オア、１３はエクスクル−シブ・オア回路１
２から出力されたｒ、■Ｗ、Ｉ信号と符号化信号［Ｙ０
〕とのエクスクル−シブ・オアがとられ（Ｙｏｋｅ（ｒ
、ｌ■Ｗ＊）信号からなる符号化信号Ｙ０を出力するエ
クスクル−シブ・オア回路、１４は入力端子１４２〜１
４ｃに入力する３ビツトの並□列データからなる受信ワ
ード（Ｙｚ、Ｙ、ｙｏ）を復号して受イ３データを出力
端子１４ｄから出力するビタビ復号器、１５はビタビ復
号器１４の内部状態から復号誤りを検出する誤り検出器
である。
この伝送路８を介して受信された信号を復調したのち判
定し判定データである入力ワード（Ｙ２゜Ｙ、（Ｙｏ）
）を出力する復調・判定器、１０は疑似乱数ｒ７と同じ
系列の疑似乱数ｒＲを発生する疑似乱数発生器、１）は
フレーム同期パルスＷＲが入力する入力端子、１２は疑
似乱数ｒＲとフレーム同期パルスＷＲとのエクスクル−
シブ・オアがとられｒＲ■ＷＲ信号を出力するエクスク
ル−シブ・オア、１３はエクスクル−シブ・オア回路１
２から出力されたｒ、■Ｗ、Ｉ信号と符号化信号［Ｙ０
〕とのエクスクル−シブ・オアがとられ（Ｙｏｋｅ（ｒ
、ｌ■Ｗ＊）信号からなる符号化信号Ｙ０を出力するエ
クスクル−シブ・オア回路、１４は入力端子１４２〜１
４ｃに入力する３ビツトの並□列データからなる受信ワ
ード（Ｙｚ、Ｙ、ｙｏ）を復号して受イ３データを出力
端子１４ｄから出力するビタビ復号器、１５はビタビ復
号器１４の内部状態から復号誤りを検出する誤り検出器
である。
次に、上記構成によるフレーム同期はずれ検出方式の動
作について説明する。まず、畳み込み符号器２はその入
力端子２ａに入力した送信データを符号化することによ
り、その出力端子２ｂ〜２ｄから符号化された３ビツト
の並列データからなる出力ワード（Ｑ ｚ、 Ｑ ＋
、 Ｑ ｏ）を出力する。一方、エクスクル−シブ・オ
ア回路５はフレーム同期パルスＷ、と疑似乱数発生器４
から出力された疑似乱数ｒアとのエクスクル−シブ・オ
アがとられてＷＴ■ｒＴ信号を出力する。そして、エク
スクル−シブ・オア回路６を上記符号化信号Ｑ０とこの
ＷＴｅｉ３ ｒ Ｔ信号とのエクスクル−シブ・オアが
とられてＱｏの（Ｗｔ■ｒｒ）からなる符号化信号〔Ｑ
Ｏ〕を出力する。したがって、変調器７は入力する３ビ
ツトの並列データからなる送信ワード（Ｑ ２． Ｑ
ｌ＋（ＱＯ） ）を変調して伝送路８に出力する。
作について説明する。まず、畳み込み符号器２はその入
力端子２ａに入力した送信データを符号化することによ
り、その出力端子２ｂ〜２ｄから符号化された３ビツト
の並列データからなる出力ワード（Ｑ ｚ、 Ｑ ＋
、 Ｑ ｏ）を出力する。一方、エクスクル−シブ・オ
ア回路５はフレーム同期パルスＷ、と疑似乱数発生器４
から出力された疑似乱数ｒアとのエクスクル−シブ・オ
アがとられてＷＴ■ｒＴ信号を出力する。そして、エク
スクル−シブ・オア回路６を上記符号化信号Ｑ０とこの
ＷＴｅｉ３ ｒ Ｔ信号とのエクスクル−シブ・オアが
とられてＱｏの（Ｗｔ■ｒｒ）からなる符号化信号〔Ｑ
Ｏ〕を出力する。したがって、変調器７は入力する３ビ
ツトの並列データからなる送信ワード（Ｑ ２． Ｑ
ｌ＋（ＱＯ） ）を変調して伝送路８に出力する。
次に、復調・判定器９は、この伝送路８を介して受信さ
れた信号を復調・判定して３ビツトの判定データである
入力ワード（Ｙｏ、 ＹＩ＋ （ｙｏ） ）を出力する
。そして、エクスクル−シブ・オア回路１２はフレーム
同期パルスＷ、と疑似乱数発生器１０から出力された疑
似乱数ｒ８とのエクスクル−シブ・オアがとられてｗｏ
ｅｒ＊信号を出力する。そして、エクスクル−シブ・オ
ア回路１３は符号化信号〔Ｙ０〕とこのＷ、Ｉ■ｒ、信
号とのエクスクル−シブ・オアがとられて〔Ｙ０〕■（
ＷＲｅｒａ＋）信号からなる符号化信号Ｙ０を出力する
。
れた信号を復調・判定して３ビツトの判定データである
入力ワード（Ｙｏ、 ＹＩ＋ （ｙｏ） ）を出力する
。そして、エクスクル−シブ・オア回路１２はフレーム
同期パルスＷ、と疑似乱数発生器１０から出力された疑
似乱数ｒ８とのエクスクル−シブ・オアがとられてｗｏ
ｅｒ＊信号を出力する。そして、エクスクル−シブ・オ
ア回路１３は符号化信号〔Ｙ０〕とこのＷ、Ｉ■ｒ、信
号とのエクスクル−シブ・オアがとられて〔Ｙ０〕■（
ＷＲｅｒａ＋）信号からなる符号化信号Ｙ０を出力する
。
このとき、送受信のフレーム同期パルスＷア、ＷＲおよ
び送受信の疑似乱数発生器４，１０の位相が同期してい
れば符号化信号Ｙ ｏ ” Ｑ ｏとなり、伝送路８で
の誤り以外に誤りは発生しない。もし、同期がはずれる
と符号化信号Ｙ０≠Ｑ０となって誤りが発生し、この誤
りは伝送路８で発生する誤りよりはるかに大きくかつ連
続するので、誤り検出器１５で検出することができる。
び送受信の疑似乱数発生器４，１０の位相が同期してい
れば符号化信号Ｙ ｏ ” Ｑ ｏとなり、伝送路８で
の誤り以外に誤りは発生しない。もし、同期がはずれる
と符号化信号Ｙ０≠Ｑ０となって誤りが発生し、この誤
りは伝送路８で発生する誤りよりはるかに大きくかつ連
続するので、誤り検出器１５で検出することができる。
したがって、初期設定時に送受信のフレーム同期パルス
ＷＴｍＷ、ｌと疑似乱数発生器４，１０の位相を合致さ
せておき、以後の伝送中に、誤り検出器１５によって大
きくかつ連続する誤りが検出された場合に再び同期をと
り直すことによってフレーム同期はずれの検出を確実に
行なうことができる。
ＷＴｍＷ、ｌと疑似乱数発生器４，１０の位相を合致さ
せておき、以後の伝送中に、誤り検出器１５によって大
きくかつ連続する誤りが検出された場合に再び同期をと
り直すことによってフレーム同期はずれの検出を確実に
行なうことができる。
なお、上述の実施例では、畳み込み符号器２の出力ワー
ドおよび復調・判定器９の入力ワードが３ビツトである
場合について説明したが、これに限定せずに４ビツト以
上、すなわち出力ワード（Ｔｏ−１゜ＴＲ−２＋・・・
・Ｔｍ、・・・・’ｒｚ、’ｒ＋、Ｔ。
ドおよび復調・判定器９の入力ワードが３ビツトである
場合について説明したが、これに限定せずに４ビツト以
上、すなわち出力ワード（Ｔｏ−１゜ＴＲ−２＋・・・
・Ｔｍ、・・・・’ｒｚ、’ｒ＋、Ｔ。
）、入力ワード（Ｒ−＋、Ｒ，，−ｚ、・・・・Ｒ１，
・・・・Ｒ２，Ｒ１，ＲＯ’）についても同様にできる
ことはもちろんである。
・・・・Ｒ２，Ｒ１，ＲＯ’）についても同様にできる
ことはもちろんである。
第２図は、ビタビ復号器１４と誤り検出器１５の実施例
を示す回路図である。第２図において、ビタビ復号器１
４は、ブランチメトリック計算回路１４１、ＡＣＳ回路
１４２、バスメモリ１４３、パスメトリック記憶回路１
４４から構成されている。ビタビ復号器１４では、ブラ
ンチメトリック計算回路１４１により受信信号からブラ
ンチメトリックを算出し、Ａ ＣＳ （Ａｄｄ Ｃｏ
ｍｐａｒｅ ５ｅｌｅｃｔ）回路１４２に供給する。Ａ
Ｃ３回路１４２はブランチメトリック計算回路１４１と
バスメトリック記憶回路１４４の出力を参照して生き残
りバスを選択し、パスメトリック記憶回路１４４の内容
を更新する。バスメモリ１４３は生き残りバスを記憶し
、復号結果を出力する。誤り検出器１５は、パスメトリ
ック記憶回路１４４からバスメトリックを受領してバス
メトリックの最小値の時間的増加率を監視し、この値が
予め定められた設定値より大であるときには警報信号を
出力する。
を示す回路図である。第２図において、ビタビ復号器１
４は、ブランチメトリック計算回路１４１、ＡＣＳ回路
１４２、バスメモリ１４３、パスメトリック記憶回路１
４４から構成されている。ビタビ復号器１４では、ブラ
ンチメトリック計算回路１４１により受信信号からブラ
ンチメトリックを算出し、Ａ ＣＳ （Ａｄｄ Ｃｏ
ｍｐａｒｅ ５ｅｌｅｃｔ）回路１４２に供給する。Ａ
Ｃ３回路１４２はブランチメトリック計算回路１４１と
バスメトリック記憶回路１４４の出力を参照して生き残
りバスを選択し、パスメトリック記憶回路１４４の内容
を更新する。バスメモリ１４３は生き残りバスを記憶し
、復号結果を出力する。誤り検出器１５は、パスメトリ
ック記憶回路１４４からバスメトリックを受領してバス
メトリックの最小値の時間的増加率を監視し、この値が
予め定められた設定値より大であるときには警報信号を
出力する。
第３図は、ビタビ復号器１４と誤り検出器１５の第２の
実施例を示す回路図である。第３図において第２図と同
一部分又は相当部分には同一符号が付しである。ビタビ
復号器１４は、上述した第２図のビタビ復号器１４にハ
ードリミッタ回路１４５を追加したもので、ハードリミ
ッタ回路１４５はブランチメトリック計算回路１４１の
出力を予め設定した値に制限する。ハードリミッタ回路
１４５を除くビタビ復号器１４の動作は上述した第２図
のビタビ復号器と同様である。誤り検出器１５は、バス
メトリ・ツク記憶回路１４４からバスメトリックを受領
してバスメトリンクの最大値と最小値の差を監視し、こ
の値が予め定められた値より小であるときには、警報信
号を出力する。
実施例を示す回路図である。第３図において第２図と同
一部分又は相当部分には同一符号が付しである。ビタビ
復号器１４は、上述した第２図のビタビ復号器１４にハ
ードリミッタ回路１４５を追加したもので、ハードリミ
ッタ回路１４５はブランチメトリック計算回路１４１の
出力を予め設定した値に制限する。ハードリミッタ回路
１４５を除くビタビ復号器１４の動作は上述した第２図
のビタビ復号器と同様である。誤り検出器１５は、バス
メトリ・ツク記憶回路１４４からバスメトリックを受領
してバスメトリンクの最大値と最小値の差を監視し、こ
の値が予め定められた値より小であるときには、警報信
号を出力する。
次に、本発明に係わるフレーム同期はずれ検出方式の第
２の実施例を第４図を用いて説明する。
２の実施例を第４図を用いて説明する。
第４図において、４は疑似乱数ｒアを出力し送信フレー
ム同期パルスＷ、の入力によりリセットされる疑似乱数
発生器、６は畳み込み符号器２の出力端子２ｄから出力
された符号化信号Ｑ０と疑似乱数ｒ７とのエクスクル−
シブ・オアがとられＱ０ΦｒＴ信号からなる符号化信号
〔Ｑ０〕を出力するエクスクル−シブ・オア回路、１０
は疑似乱数ｒアと同じ系列の疑似乱数ｒｊｌを出力し受
信フレーム同期パルスＷＲの入力によりリセットされる
疑似乱数発生器、１３は符号化信号〔Ｙ０〕と疑似乱数
ｒＲとのエクスクル−シブ・オアがとられ［ｙｏ］６３
ｒ＊信号からなる符号化信号Ｙ０を出力するエクスクル
−シブ・オア回路である。第４図の畳み込み符号器２等
の他の構成は第１図と同様の機能を有する。
ム同期パルスＷ、の入力によりリセットされる疑似乱数
発生器、６は畳み込み符号器２の出力端子２ｄから出力
された符号化信号Ｑ０と疑似乱数ｒ７とのエクスクル−
シブ・オアがとられＱ０ΦｒＴ信号からなる符号化信号
〔Ｑ０〕を出力するエクスクル−シブ・オア回路、１０
は疑似乱数ｒアと同じ系列の疑似乱数ｒｊｌを出力し受
信フレーム同期パルスＷＲの入力によりリセットされる
疑似乱数発生器、１３は符号化信号〔Ｙ０〕と疑似乱数
ｒＲとのエクスクル−シブ・オアがとられ［ｙｏ］６３
ｒ＊信号からなる符号化信号Ｙ０を出力するエクスクル
−シブ・オア回路である。第４図の畳み込み符号器２等
の他の構成は第１図と同様の機能を有する。
次に、上記構成によるフレーム同期はずれ検出方式の動
作について説明する。まず、畳み込み符号器２はその入
力端子２ａに入力した送信データを符号化することによ
り、その出力端子２ｂ〜２ｄから符号化された３ビツト
の並列データからなる出力ワード（Ｑ２． Ｑｌ、 Ｑ
６）を出力する。一方、エクスクル−シブ・オア回路５
は符号化信号Ｑ０と疑似乱数発生器４から出力された疑
似乱数ｒ丁とのエクスクル−シブ・オアがとられてＱｏ
（Ｅ）ｒｔからなる符号化信号〔Ｑ０〕を出力する。し
たがって、変調器７は入力する３ビツトの並列データか
らなる送信ワード（Ｑｚ、 Ｑｌ、 〔Ｑｏ”Ｊ ）を
変調して伝送路８に出力する。
作について説明する。まず、畳み込み符号器２はその入
力端子２ａに入力した送信データを符号化することによ
り、その出力端子２ｂ〜２ｄから符号化された３ビツト
の並列データからなる出力ワード（Ｑ２． Ｑｌ、 Ｑ
６）を出力する。一方、エクスクル−シブ・オア回路５
は符号化信号Ｑ０と疑似乱数発生器４から出力された疑
似乱数ｒ丁とのエクスクル−シブ・オアがとられてＱｏ
（Ｅ）ｒｔからなる符号化信号〔Ｑ０〕を出力する。し
たがって、変調器７は入力する３ビツトの並列データか
らなる送信ワード（Ｑｚ、 Ｑｌ、 〔Ｑｏ”Ｊ ）を
変調して伝送路８に出力する。
次に、復調・判定器９は、この伝送路８を介して受信さ
れた信号を復調・判定して３ビツトの判定データである
入力ワード（Ｙａ、 Ｙ＋、（Ｙｏｌ ）を出力する。
れた信号を復調・判定して３ビツトの判定データである
入力ワード（Ｙａ、 Ｙ＋、（Ｙｏｌ ）を出力する。
一方、エクスクル−シブ・オア回路１３は符号化信号〔
Ｙ０〕と疑似乱数発生器１０から出力された疑似乱数ｒ
、Ｉとのエクスクル−シブ・オアがとられて（Ｙｏ）ｅ
ｒＲ信号からなる符号化信号Ｙ０を出力する。このとき
、送受信のフレーム同期パルスＷア、ＷＲおよび送受信
の疑似乱数発生器４．１０の位相が同期していれば符号
化信号Ｙ、＝Ｑ、となり、伝送路８での誤り以外に誤り
は発生しない。もし、同期がはずれると符号化信号Ｙ０
≠Ｑ０となって誤りが発生し、この誤りは伝送路８で発
生する誤りよりはるかに大きくかつ連続するので、誤り
検出器１５で検出することができる。したがって、初期
設定時に送受信のフレーム同期パルスＷＴおよびＷＲの
位相を合致させておき、以後の伝送中に誤り検出器１５
によって大きくかつ連続する誤りが検出された場合に再
び同期をとり直すことによってフレーム同期はずれの検
出を確実に行なうことができる。
Ｙ０〕と疑似乱数発生器１０から出力された疑似乱数ｒ
、Ｉとのエクスクル−シブ・オアがとられて（Ｙｏ）ｅ
ｒＲ信号からなる符号化信号Ｙ０を出力する。このとき
、送受信のフレーム同期パルスＷア、ＷＲおよび送受信
の疑似乱数発生器４．１０の位相が同期していれば符号
化信号Ｙ、＝Ｑ、となり、伝送路８での誤り以外に誤り
は発生しない。もし、同期がはずれると符号化信号Ｙ０
≠Ｑ０となって誤りが発生し、この誤りは伝送路８で発
生する誤りよりはるかに大きくかつ連続するので、誤り
検出器１５で検出することができる。したがって、初期
設定時に送受信のフレーム同期パルスＷＴおよびＷＲの
位相を合致させておき、以後の伝送中に誤り検出器１５
によって大きくかつ連続する誤りが検出された場合に再
び同期をとり直すことによってフレーム同期はずれの検
出を確実に行なうことができる。
なお、上述の実施例では、畳み込み符号器２の出力ワー
ドおよび復調・判定器９の入力ワードが３ビツトである
場合について説明したが、これに限定せずに４ビツト以
上、すなわち出力ワード（Ｔ１）−１＋ ’Ｌ＋−１・
・・・ＴＩＩ、・・・・Ｔ ２． Ｔ Ｉ、 Ｔ ｏ
）、人力ワード（Ｒ−Ｉ＋ Ｒ、、−２，・・・・Ｒ１
，・・・・Ｒ２，Ｒ１，Ｒｏ）についても同様にできる
ことはもちろんである。
ドおよび復調・判定器９の入力ワードが３ビツトである
場合について説明したが、これに限定せずに４ビツト以
上、すなわち出力ワード（Ｔ１）−１＋ ’Ｌ＋−１・
・・・ＴＩＩ、・・・・Ｔ ２． Ｔ Ｉ、 Ｔ ｏ
）、人力ワード（Ｒ−Ｉ＋ Ｒ、、−２，・・・・Ｒ１
，・・・・Ｒ２，Ｒ１，Ｒｏ）についても同様にできる
ことはもちろんである。
第５図は、本発明に係わるフレーム同期はずれ検出方式
の第３の実施例を示すブロック系統図である。第５図に
おいて、２１は送信データａが入力される畳み込み符号
器としてのトレリスエンコーダ、２２はマツピング手段
、２３は第１の位相回転器、２４は送信信号ｂ１を出力
する変調器、２５は２４００ＨｚのフレームクロックＣ
１を人力し３４２Ｈｚに分周して出力する第１の７分周
器、２６は上記３４２Ｈｚの信号をリセット信号として
入力する第１のＭ系列発生器、３１は変調器２４からの
送信信号を伝送路８を介して受信信号ｂ２として入力す
る復調器、３２は第２の位相反転器、３３は判定器、３
４はビタビ復号器、３５は誤り検出器、３６は２４００
ＨｚのフレームクロックＣ２を人力し３４２Ｈｚに分周
して出力する第２の７分周器、３７は上記３４２Ｈｚの
信号をリセット信号として入力する第２のＭ系列発生器
である。
の第３の実施例を示すブロック系統図である。第５図に
おいて、２１は送信データａが入力される畳み込み符号
器としてのトレリスエンコーダ、２２はマツピング手段
、２３は第１の位相回転器、２４は送信信号ｂ１を出力
する変調器、２５は２４００ＨｚのフレームクロックＣ
１を人力し３４２Ｈｚに分周して出力する第１の７分周
器、２６は上記３４２Ｈｚの信号をリセット信号として
入力する第１のＭ系列発生器、３１は変調器２４からの
送信信号を伝送路８を介して受信信号ｂ２として入力す
る復調器、３２は第２の位相反転器、３３は判定器、３
４はビタビ復号器、３５は誤り検出器、３６は２４００
ＨｚのフレームクロックＣ２を人力し３４２Ｈｚに分周
して出力する第２の７分周器、３７は上記３４２Ｈｚの
信号をリセット信号として入力する第２のＭ系列発生器
である。
次に、このように構成されたシステムの動作について説
明する。トレリスエンコーダ２１は、入力された送信デ
ータａに対して畳み込み符号化を行ない、７ビノトが１
シンボルの出力信号を出力する。マフピング手段２２は
、２５６個の座標の１つにトレリスエンコーダからの出
力信号の１シンボル（７ビツト）を割り当てる。２次元
としたのは、変調器２４がＱＡＭであるからである。こ
の割当ては、座標をＮ×９０度（Ｎ＝０． １． ２．
３）回転させた送信信号をビタビ復号器３４にて受信・
復号したら、畳み込みの状態がでたらめになるようにす
る。位相回転器２３は、Ｍ系列発生器２６からの１ボー
に２ビツトの出力を入力し、マツピング手段からの出力
に位相回転を与える。
明する。トレリスエンコーダ２１は、入力された送信デ
ータａに対して畳み込み符号化を行ない、７ビノトが１
シンボルの出力信号を出力する。マフピング手段２２は
、２５６個の座標の１つにトレリスエンコーダからの出
力信号の１シンボル（７ビツト）を割り当てる。２次元
としたのは、変調器２４がＱＡＭであるからである。こ
の割当ては、座標をＮ×９０度（Ｎ＝０． １． ２．
３）回転させた送信信号をビタビ復号器３４にて受信・
復号したら、畳み込みの状態がでたらめになるようにす
る。位相回転器２３は、Ｍ系列発生器２６からの１ボー
に２ビツトの出力を入力し、マツピング手段からの出力
に位相回転を与える。
１ボーに２ビツトの出力は、例えば、「００」でゼロ、
「０１」で＋９０度、「１０」で＋１８０度、「１）」
で２７０度の回転を与えるようなデータである。位相回
転器２３からの出力は変調器２４に入力され、送信信号
ｂ１として伝送路８に送出される。
「０１」で＋９０度、「１０」で＋１８０度、「１）」
で２７０度の回転を与えるようなデータである。位相回
転器２３からの出力は変調器２４に入力され、送信信号
ｂ１として伝送路８に送出される。
次に、伝送された送信信号としての受信信号ｂ２は復調
器３１に入力され復調信号として位相回転器３２に出力
される。復調信号は、位相回転器３２で位相回転器２３
とは逆の回転を受け、判定入力信号として判定器３３に
入力される。判定器３３から以降の動作は第１．第２の
実施例と同様である。誤り検出器３５においては、送受
のＭ系列発生器２６．３７の位相が一致、すなわち送受
のフレームクロックの位相が一致していればエラーは発
生しない。送受のＭ系列発生器２６．３７の位相は初期
セントで一致させる。
器３１に入力され復調信号として位相回転器３２に出力
される。復調信号は、位相回転器３２で位相回転器２３
とは逆の回転を受け、判定入力信号として判定器３３に
入力される。判定器３３から以降の動作は第１．第２の
実施例と同様である。誤り検出器３５においては、送受
のＭ系列発生器２６．３７の位相が一致、すなわち送受
のフレームクロックの位相が一致していればエラーは発
生しない。送受のＭ系列発生器２６．３７の位相は初期
セントで一致させる。
以上説明したように、本発明に係るフレーム同期はずれ
検出方式によれば、送信データにバイオレーション操作
が行なわれるので、フレーム同期がはずれた場合に受信
データが必ず誤り、この受信誤りを確実に検出すること
ができ、伝送速度を増加させることな（、フレーム同期
はずれを確実に検出することができるなどの効果がある
。
検出方式によれば、送信データにバイオレーション操作
が行なわれるので、フレーム同期がはずれた場合に受信
データが必ず誤り、この受信誤りを確実に検出すること
ができ、伝送速度を増加させることな（、フレーム同期
はずれを確実に検出することができるなどの効果がある
。
第１図は本発明に係わるフレーム同期はずれ検出方式の
第１の実施例を示すブロック系統図、第２図および第３
図は第１図の系統を構成するビタビ復号器と誤り検出器
の第１および第２の実施例を示すブロック系統図、第４
図は本発明の第２の実施例を示すブロック系統図、第５
図は本発明の第３の実施例を示すプロ・ツク系統図であ
る。 １．２ａ、３，１）．１４ａ、１４ｂ、１４ｃ・・・入
力端子、２・・・畳み込み符号器、２ｂ、２ｃ。 ２ｄ、１４ｄ・・・出力端子、４．１０・・・疑似乱数
発生器、５，６，１２．１３・・・エクスクル−シブ・
オア回路、７・・・変調器、８・・・伝送路、９・・・
復調・判定器、１４・・・ビタビ復号器、１５・・・誤
り検出器。
第１の実施例を示すブロック系統図、第２図および第３
図は第１図の系統を構成するビタビ復号器と誤り検出器
の第１および第２の実施例を示すブロック系統図、第４
図は本発明の第２の実施例を示すブロック系統図、第５
図は本発明の第３の実施例を示すプロ・ツク系統図であ
る。 １．２ａ、３，１）．１４ａ、１４ｂ、１４ｃ・・・入
力端子、２・・・畳み込み符号器、２ｂ、２ｃ。 ２ｄ、１４ｄ・・・出力端子、４．１０・・・疑似乱数
発生器、５，６，１２．１３・・・エクスクル−シブ・
オア回路、７・・・変調器、８・・・伝送路、９・・・
復調・判定器、１４・・・ビタビ復号器、１５・・・誤
り検出器。
Claims (3)
- （１）送信データを符号化して並列データの出力ワード
（Ｔ＿ｎ＿−＿１、Ｔ＿ｎ＿−＿２、・・・・Ｔ＿ｍ、
・・・・Ｔ＿２、Ｔ＿１、Ｔ＿０）として出力する畳み
込み符号器と、この出力ワードＴ＿ｍをＴ＿ｍ■（ｒ＿
Ｔ■Ｗ＿Ｔ）からなる送信ワードに置き換えて変調器に
出力する手段と、伝送路から受信された信号を復調・判
定して入力ワード（Ｒ＿ｎ＿−＿１、Ｒ＿ｎ＿−＿２、
・・・・Ｒ＿ｍ、・・・・Ｒ＿２、Ｒ＿１、Ｒ＿０）を
出力する復調・判定器と、この入力ワードＲ＿ｍをＲ＿
ｍ■（ｒ＿Ｒ■Ｗ＿Ｒ）からなる受信ワードに置き換え
てビタビ復号器に出力する手段と、このビタビ復号器の
内部状態から復号誤りを検出する誤り検出器とを備えた
ことを特徴とするフレーム同期はずれ検出方式。 - （２）送信データを符号化して並列データの出力ワード
（Ｔ＿ｎ＿−＿１、Ｔ＿ｎ＿−＿２、・・・・Ｔ＿ｍ、
・・・・Ｔ＿２、Ｔ＿１、Ｔ＿０）として出力する畳み
込み符号器と、この出力ワードＴ＿ｍをＴ＿ｍ■ｒ＿Ｔ
からなる送信ワードに置き換えて変調器に出力する手段
と、伝送路から受信された信号を復調・判定して入力ワ
ード（Ｒ＿ｎ＿−＿１、Ｒ＿ｎ＿−＿２、・・・・Ｒ＿
ｍ、・・・・Ｒ＿２、Ｒ＿１、Ｒ＿０）を出力する復調
・判定器と、この入力ワードＲ＿ｍをＲ＿ｍ■ｒ＿Ｒか
らなる受信ワードに置き換えてビタビ復号器に出力する
手段と、このビタビ復号器の内部状態から復号誤りを検
出する誤り検出器とを備えたことを特徴とするフレーム
同期はずれ検出方式。 - （３）送信装置と受信装置とを備え、前記送信装置は、
送信データの畳み込み符号化を行なう畳み込み符号器と
、この畳み込み符号器の出力の１シンボルを２次元空間
上の２５６個の座標の１つに割り当てるマッピング手段
と、前記畳み込みの状態がでたらめになるように座標を
Ｎ×９０度（Ｎ＝０、１、２、３）回転させる第１の位
相回転器と、前記Ｎを与える第１のＭ系列発生器と、こ
のＭ系列発生器にフレームクロックに基づくリセット信
号を与える第１の７分周器と、前記第１の位相回転器の
出力信号を入力して送信信号として出力する変調器とを
有し、前記受信装置は、伝送された前記送信信号である
受信信号を復調して復調信号を出力する復調器と、前記
復調信号に前記第１の位相回転器の回転とは逆の−Ｎ×
９０度の位相回転を与える第２の位相回転器と、前記−
Ｎを与える第２のＭ系列発生器と、このＭ系列発生器に
フレームクロックに基づくリセット信号を与える第２の
７分周器と、前記第２の位相回転器の出力信号を入力し
て判定を行なう判定器と、この判定器の出力信号を復号
して受信データを出力するビタビ復号器と、このビタビ
復号器の内部状態から復号誤りを検出する誤り検出器と
を有することを特徴とするフレーム同期はずれ検出方式
。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6390286 | 1986-03-24 | ||
| JP6390186 | 1986-03-24 | ||
| JP61-63902 | 1986-03-24 | ||
| JP61-63901 | 1986-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310837A true JPS6310837A (ja) | 1988-01-18 |
| JPH0691520B2 JPH0691520B2 (ja) | 1994-11-14 |
Family
ID=26405034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6805787A Expired - Lifetime JPH0691520B2 (ja) | 1986-03-24 | 1987-03-24 | フレ−ム同期はずれ検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4837766A (ja) |
| JP (1) | JPH0691520B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168753A (ja) * | 1988-05-24 | 1990-06-28 | Nec Corp | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| WO1990016123A1 (fr) * | 1989-06-13 | 1990-12-27 | Fujitsu Limited | Modem capable de detecter des conditions de synchronisme hors bloc |
| JP2007074966A (ja) * | 2005-09-13 | 2007-03-29 | Yanmar Co Ltd | コンバイン用操作レバー構造 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2215567B (en) * | 1988-03-05 | 1992-11-18 | Plessey Co Plc | Improvements in or relating to equalisers |
| JPH0748750B2 (ja) * | 1988-11-15 | 1995-05-24 | 日本電気株式会社 | 同期復調装置 |
| JPH0329434A (ja) * | 1989-06-26 | 1991-02-07 | Nec Corp | フレーム同期外れ検出方式 |
| JPH03128552A (ja) * | 1989-07-31 | 1991-05-31 | Nec Corp | データ伝送システムのための変復調装置 |
| FI84866C (fi) * | 1990-03-12 | 1992-01-27 | Nokia Mobile Phones Ltd | Foerbaettring av en viterbi-algoritm. |
| JPH0626346B2 (ja) * | 1990-04-26 | 1994-04-06 | 郵政省通信総合研究所長 | 畳込み符号化直交ｆｍ・ビタビ受信方式 |
| US5208804A (en) * | 1990-10-30 | 1993-05-04 | Motorola, Inc. | Flexible-bandwidth radio |
| US5291520A (en) * | 1991-02-06 | 1994-03-01 | General Datacomm, Inc. | Methods and apparatus employing distribution preserving Tomlinson precoding in transmission of digital data signals |
| US5260971A (en) * | 1991-02-06 | 1993-11-09 | General Datacomm, Inc. | Apparatus and methods employing distribution preserving tomlinson precoding in transmission of digital data signals |
| US5394440A (en) * | 1991-02-06 | 1995-02-28 | General Datacomm, Inc. | High speed modem systems incorporating distribution preserving Tomlinson encoding and decoding for secondary channels |
| JP2702303B2 (ja) * | 1991-03-20 | 1998-01-21 | 日本電気株式会社 | データ通信方式 |
| EP0836305B1 (en) * | 1991-03-28 | 2004-06-23 | BRITISH TELECOMMUNICATIONS public limited company | TCM scheme with fractional bit rates, framing signals and constellation shaping |
| WO1992017972A1 (en) * | 1991-03-28 | 1992-10-15 | British Telecommunications Public Limited Company | Frame synchronisation for qam |
| JP3239501B2 (ja) * | 1992-12-22 | 2001-12-17 | ソニー株式会社 | ビタビ復号方法及び復号装置 |
| JP2522142B2 (ja) * | 1992-12-25 | 1996-08-07 | 日本電気株式会社 | ビタビ復号器の同期検出方式 |
| US5390198A (en) * | 1993-05-26 | 1995-02-14 | The Boeing Company | Soft decision viterbi decoder for M-ary convolutional codes |
| US5790475A (en) * | 1996-10-28 | 1998-08-04 | Multispec Corporation | Process and apparatus for improved interference suppression in echo-location and imaging systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH609510A5 (ja) * | 1976-06-18 | 1979-02-28 | Ibm | |
| US4578800A (en) * | 1982-07-12 | 1986-03-25 | Yutaka Yasuda | Synchronization circuit for a Viterbi decoder |
| US4527279A (en) * | 1982-07-12 | 1985-07-02 | Kokusai Denshin Denwa Co. | Synchronization circuit for a Viterbi decoder |
| US4539684A (en) * | 1983-01-07 | 1985-09-03 | Motorola, Inc. | Automatic frame synchronization recovery utilizing a sequential decoder |
| GB8327084D0 (en) * | 1983-10-11 | 1983-11-09 | Gordon J | Error correction decoder apparatus |
| US4601044A (en) * | 1983-11-04 | 1986-07-15 | Racal Data Communications Inc. | Carrier-phase adjustment using absolute phase detector |
| US4583236A (en) * | 1983-11-04 | 1986-04-15 | Racal Data Communications Inc. | Modified absolute phase detector |
| JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
-
1987
- 1987-03-24 US US07/029,556 patent/US4837766A/en not_active Expired - Fee Related
- 1987-03-24 JP JP6805787A patent/JPH0691520B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168753A (ja) * | 1988-05-24 | 1990-06-28 | Nec Corp | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| WO1990016123A1 (fr) * | 1989-06-13 | 1990-12-27 | Fujitsu Limited | Modem capable de detecter des conditions de synchronisme hors bloc |
| US5319650A (en) * | 1989-06-13 | 1994-06-07 | Fujitsu Limited | Modulator-demodulator device capable of detecting an unsynchronized frame state |
| US5572537A (en) * | 1989-06-13 | 1996-11-05 | Fujitsu Limited | Modulator-demodulator device capable of detecting an unsynchronized frame state based on hard and soft error values |
| JP2007074966A (ja) * | 2005-09-13 | 2007-03-29 | Yanmar Co Ltd | コンバイン用操作レバー構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691520B2 (ja) | 1994-11-14 |
| US4837766A (en) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6310837A (ja) | フレ−ム同期はずれ検出方式 | |
| US3891959A (en) | Coding system for differential phase modulation | |
| US4092491A (en) | Differential encoding and decoding scheme for digital transmission systems | |
| US4355397A (en) | Full duplex communication system for voice grade channels | |
| WO1985004298A1 (en) | Data and voice communications system | |
| US5828676A (en) | Method and apparatus for robust communication based upon angular modulation | |
| US3601702A (en) | High speed data transmission system utilizing nonbinary correlative techniques | |
| US4494239A (en) | Frame synchronization and phase ambiguity resolution in QAM transmission systems | |
| US4726029A (en) | Error-correcting modem | |
| JPH06103876B2 (ja) | オ−トマテイツク・フオ−ルバツクおよびリストア方式 | |
| US6920604B2 (en) | Systems and methods for high speed serial encoding and decoding for data and control interfaces | |
| US6104730A (en) | System, method and article of manufacture for high bit rate access over robbed bit trunks | |
| US6178185B1 (en) | Network interface device, method and article of manufacture for providing high bit rate access over robbed bit | |
| US3943285A (en) | Multiplexed data modem | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| US4783786A (en) | CMI signal transmission system | |
| JPH0329434A (ja) | フレーム同期外れ検出方式 | |
| JP2944153B2 (ja) | 復調基準位相曖昧度除去方式 | |
| JP2996965B2 (ja) | 受信機のフレ―ム同期信号捕捉回路 | |
| JP3033006B2 (ja) | 通信回線のビット誤り測定装置 | |
| JPS60177732A (ja) | ビタビデコ−ダによる誤り検出方式 | |
| JP3248382B2 (ja) | Ｆｍデコーダ | |
| JPH04268851A (ja) | データ通信方式 | |
| JPH0334696B2 (ja) | ||
| JP3031697B2 (ja) | 回線品質検出装置 |