JPH0334696B2 - - Google Patents
Info
- Publication number
- JPH0334696B2 JPH0334696B2 JP60019284A JP1928485A JPH0334696B2 JP H0334696 B2 JPH0334696 B2 JP H0334696B2 JP 60019284 A JP60019284 A JP 60019284A JP 1928485 A JP1928485 A JP 1928485A JP H0334696 B2 JPH0334696 B2 JP H0334696B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- signal
- bit
- block
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 12
- 238000012937 correction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 description 3
- 102100021919 Syncoilin Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 208000011580 syndromic disease Diseases 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、誤り訂正符号を付加して通信を行う
同期通信装置に関するものである。
同期通信装置に関するものである。
(従来の技術)
従来の同期通信装置は、「コンピユータ・デー
タ通信技術、第14章同期式通信方式、P137〜
141」(CQ出版社、改訂1版昭和58年7月15日発
行)に記載されているように、伝送するデータ中
に同期キヤラクタを含ませて送信し、受信器のシ
フトレジスタに入力される。このシフトレジスタ
の内容と他のレジスタに予め定められストアされ
ている同期キヤラクタのビツト・パターンとを比
較しマツチングを取ることにより、受信器はデー
タの同期引き込みを行なうことができる。
タ通信技術、第14章同期式通信方式、P137〜
141」(CQ出版社、改訂1版昭和58年7月15日発
行)に記載されているように、伝送するデータ中
に同期キヤラクタを含ませて送信し、受信器のシ
フトレジスタに入力される。このシフトレジスタ
の内容と他のレジスタに予め定められストアされ
ている同期キヤラクタのビツト・パターンとを比
較しマツチングを取ることにより、受信器はデー
タの同期引き込みを行なうことができる。
第2図は、従来の送信される信号フオーマツト
の構成を示す図であり、SYNは同期キヤラクタ、
DATAはデータキヤラクタである。
の構成を示す図であり、SYNは同期キヤラクタ、
DATAはデータキヤラクタである。
同図に示した様に信号フオーマツトは、複数の
同期キヤラクタSYNと複数のデータキヤラクタ
DATAとで構成されるものである。この信号フ
オーマツトで送出する送信信号に誤り訂正符号を
付加する場合は、同期キヤラクタSYNとデータ
キヤラクタDATAとの両方を符号化すると、同
期キヤラクタSYNとデータキヤラクタDATAと
の区別が困難になるので、データキヤラクタ
DATAのみに誤り訂正符号化するものである。
同期キヤラクタSYNと複数のデータキヤラクタ
DATAとで構成されるものである。この信号フ
オーマツトで送出する送信信号に誤り訂正符号を
付加する場合は、同期キヤラクタSYNとデータ
キヤラクタDATAとの両方を符号化すると、同
期キヤラクタSYNとデータキヤラクタDATAと
の区別が困難になるので、データキヤラクタ
DATAのみに誤り訂正符号化するものである。
換言するに、kビツトの情報とiビツトの検査
ビツトを1ブロツクとして、誤り訂正符号化した
場合、復調側では、シンドローム演算・誤りビツ
ト修正の前に、ブロツクの区切り目が分かつてい
る必要があり、同期キヤラクタを誤り訂正符号化
しない場合は、同期キヤラクタを直接検出し、そ
れに引き続くものをk+iビツト毎に区切つてブ
ロツクの区切り目とすることによつて復号化する
ことが出来るが、他方、同期キヤラクタを含めて
誤り訂正符号化し、且つブロツクの区切り目を検
出する手段は、従来知られてなく、またその場
合、同期キヤラクタを直接的に検出することも困
難である。
ビツトを1ブロツクとして、誤り訂正符号化した
場合、復調側では、シンドローム演算・誤りビツ
ト修正の前に、ブロツクの区切り目が分かつてい
る必要があり、同期キヤラクタを誤り訂正符号化
しない場合は、同期キヤラクタを直接検出し、そ
れに引き続くものをk+iビツト毎に区切つてブ
ロツクの区切り目とすることによつて復号化する
ことが出来るが、他方、同期キヤラクタを含めて
誤り訂正符号化し、且つブロツクの区切り目を検
出する手段は、従来知られてなく、またその場
合、同期キヤラクタを直接的に検出することも困
難である。
この為、同期キヤラクタSYNは、誤り訂正符
号化しないで、且つ、受信誤りに対し、十分な対
策を必要とするものであり、第3図の如く構成さ
れている。第3図は、同期キヤラクタSYNの同
期シーケンスの構成を示す図である。
号化しないで、且つ、受信誤りに対し、十分な対
策を必要とするものであり、第3図の如く構成さ
れている。第3図は、同期キヤラクタSYNの同
期シーケンスの構成を示す図である。
同図に示した様に、同期キヤラクタSYNは、
通常ISO7単位符号の同期制御キヤラクタSYNC5
個3−1〜3−5で構成される。なお、同図中
“X”で表示されたビツトは、誤りの生じたこと
を示している。
通常ISO7単位符号の同期制御キヤラクタSYNC5
個3−1〜3−5で構成される。なお、同図中
“X”で表示されたビツトは、誤りの生じたこと
を示している。
この同期制御キヤラクタSYNCは、受信器のシ
ストレジスタに順次入力され、他のレジスタに予
め入力されているビツト・パターン“01101000”
と比較を行なう。同図の例の場合には、同期制御
キヤラクタSYNCの3−1〜3までは、誤り
“X”のビツトがあるのでマツチングが取れず、
SYNC3−4の入力によりマツチングを取ること
ができる。このPYNC3−4のマツチングによ
り、受信器は同期確認フラグを立て、次の
SYNC3−5のマツチングにより同期到達フラツ
グを立てる。このことにより、受信器は以後に続
くデータキヤラクタDATAを読み込み、復号化
する。
ストレジスタに順次入力され、他のレジスタに予
め入力されているビツト・パターン“01101000”
と比較を行なう。同図の例の場合には、同期制御
キヤラクタSYNCの3−1〜3までは、誤り
“X”のビツトがあるのでマツチングが取れず、
SYNC3−4の入力によりマツチングを取ること
ができる。このPYNC3−4のマツチングによ
り、受信器は同期確認フラグを立て、次の
SYNC3−5のマツチングにより同期到達フラツ
グを立てる。このことにより、受信器は以後に続
くデータキヤラクタDATAを読み込み、復号化
する。
(発明が解決しようとする問題点)
しかしながら、従来の同期通信装置の構成で
は、誤り防止の為に多くの同期制御キヤラクタを
必要とし、情報率が低いという欠点があつた。さ
らに、通信路が無線回線によるフエジング伝播路
の場合は連続している複数の同期制御キヤラクタ
がバースト性の誤りによつて損傷を受け、以後に
続くデータキヤラクタを復号化することができな
くなることがあつた。
は、誤り防止の為に多くの同期制御キヤラクタを
必要とし、情報率が低いという欠点があつた。さ
らに、通信路が無線回線によるフエジング伝播路
の場合は連続している複数の同期制御キヤラクタ
がバースト性の誤りによつて損傷を受け、以後に
続くデータキヤラクタを復号化することができな
くなることがあつた。
(問題点を解決するための手段)
入力されたデイジタル信号をたたみ込み符号化
する符号化器と、 前記符号化器で符号化されたデイジタル信号を
多値変調し変調信号とする変調器とを有した送信
器と、 受信した前記変調信号を復調し復調信号とする
復調器と、 前記復調信号を復号化する復号化器とを有した
受信器とからなる同期式通信装置において、 前記符号化器が、入力された前記デイジタル信
号をkビツト単位で直並列変換を行いkビツトの
情報ビツトを作成する手段と、前記情報ビツトに
対するiビツトの検査ビツトをたたみ込み符号化
により作成する手段とを有し、前記kビツトの情
報ビツトと前記iビツトの検査ビツトとを1つの
ブロツクとして出力するものであり、 前記変調器が前記ブロツクに対し2k+iの多値数
で多値変調するものであり、 前記復調器は、前記変調器により多値変調した
出力を前記ブロツクに対応した出力に復調するこ
とを特徴とするものである。
する符号化器と、 前記符号化器で符号化されたデイジタル信号を
多値変調し変調信号とする変調器とを有した送信
器と、 受信した前記変調信号を復調し復調信号とする
復調器と、 前記復調信号を復号化する復号化器とを有した
受信器とからなる同期式通信装置において、 前記符号化器が、入力された前記デイジタル信
号をkビツト単位で直並列変換を行いkビツトの
情報ビツトを作成する手段と、前記情報ビツトに
対するiビツトの検査ビツトをたたみ込み符号化
により作成する手段とを有し、前記kビツトの情
報ビツトと前記iビツトの検査ビツトとを1つの
ブロツクとして出力するものであり、 前記変調器が前記ブロツクに対し2k+iの多値数
で多値変調するものであり、 前記復調器は、前記変調器により多値変調した
出力を前記ブロツクに対応した出力に復調するこ
とを特徴とするものである。
(作用)
この発明は多値変調信号の多値数を符号化器の
たたみ込み符号の1ブロツクのビツト数の2のべ
き乗に等しく選んで構成した符号器と変調器とよ
り構成される送信器と復調器と復号器とより構成
される受信器とからなり、入力信号を符号器でた
たみ込み符号化することによつて得られた1組の
情報ビツトと検査ビツトからなる1ブロツクをパ
ラレル出力のまま復調器のレベル変換器の入力に
加えて変調器で1シンボルに対応する変調信号を
得るように構成し、変調信号を受信する復調器
は、タイミング再生回路の出力を復調器の入力段
のレベル変換器に入力して、このタイミング入力
に同期したパラレル出力を復号化に入力するもの
である。
たたみ込み符号の1ブロツクのビツト数の2のべ
き乗に等しく選んで構成した符号器と変調器とよ
り構成される送信器と復調器と復号器とより構成
される受信器とからなり、入力信号を符号器でた
たみ込み符号化することによつて得られた1組の
情報ビツトと検査ビツトからなる1ブロツクをパ
ラレル出力のまま復調器のレベル変換器の入力に
加えて変調器で1シンボルに対応する変調信号を
得るように構成し、変調信号を受信する復調器
は、タイミング再生回路の出力を復調器の入力段
のレベル変換器に入力して、このタイミング入力
に同期したパラレル出力を復号化に入力するもの
である。
(実施例)
第1図aは、本発明一実施例の送信器の構成を
示す回路図であり、第1図bは本発明一実施例の
受信器の構成を示す回路図である。
示す回路図であり、第1図bは本発明一実施例の
受信器の構成を示す回路図である。
送信器の入力端子1−1から入力された同期信
号を含む入力信号は、kビツト単位で直並列変換
回路1−11により直並列変換されたkビツトの
情報ビツトとして組合せ回路1−12及びレベル
変換回路1−14に各々並列に入力される。組合
せ回路1−12に入力した情報ビツトは、組合さ
れた後に検査ビツト生成回路1−13によりiビ
ツトの検査ビツトとして、変調器であるレベル変
換器1−14に並列に入力される。レベル変換器
1−14は、入力されたkビツトの情報ビツトと
iビツトの検査ビツトを1つのブロツクとして、
このブロツクに対し2k+iの多値数で多値変調し、
2k+i個の内の1つの状態を調定し乗積変調器1−
15を介して出力端子1−2より出力する。
号を含む入力信号は、kビツト単位で直並列変換
回路1−11により直並列変換されたkビツトの
情報ビツトとして組合せ回路1−12及びレベル
変換回路1−14に各々並列に入力される。組合
せ回路1−12に入力した情報ビツトは、組合さ
れた後に検査ビツト生成回路1−13によりiビ
ツトの検査ビツトとして、変調器であるレベル変
換器1−14に並列に入力される。レベル変換器
1−14は、入力されたkビツトの情報ビツトと
iビツトの検査ビツトを1つのブロツクとして、
このブロツクに対し2k+iの多値数で多値変調し、
2k+i個の内の1つの状態を調定し乗積変調器1−
15を介して出力端子1−2より出力する。
次に受信器は、送信器の出力端子3−2からの
出力を通信回線を介して受信入力端子1−3より
受信するものである。この受信した信号は、復調
器1−22で信号成分が検波され、この復調の過
程でキヤリア再生回路1−21によりキヤリア再
生が行なわれ、フイルタ1−24及びタイミング
再生回路1−23に出力する。
出力を通信回線を介して受信入力端子1−3より
受信するものである。この受信した信号は、復調
器1−22で信号成分が検波され、この復調の過
程でキヤリア再生回路1−21によりキヤリア再
生が行なわれ、フイルタ1−24及びタイミング
再生回路1−23に出力する。
フイルタ1−24は、復調された信号を波形成
形し、等化器1−25を介し、領域判定回路1−
26に出力する。領域判定回路1−26は、入力
された信号の象限判定をするものであり、象限判
定を行うことにより各象限に対応したデイジツト
をレベル変換回路1−27で求め2進符号で表現
されるk+iビツトの出力を並列に出力する。こ
の出力は、最初のデイジツト出力をタイミング再
生回路1−23のタイミング出力と同期を取つて
出力するものである。
形し、等化器1−25を介し、領域判定回路1−
26に出力する。領域判定回路1−26は、入力
された信号の象限判定をするものであり、象限判
定を行うことにより各象限に対応したデイジツト
をレベル変換回路1−27で求め2進符号で表現
されるk+iビツトの出力を並列に出力する。こ
の出力は、最初のデイジツト出力をタイミング再
生回路1−23のタイミング出力と同期を取つて
出力するものである。
以上の復調により、送信器の符号器で構成した
kビツトの情報ビツトとiビツトの検査ビツトか
らなるブロツクに対応した出力を得ることができ
る。さらに、この出力は、復号器のシンドローム
演算回路1−28で誤りビツトを検出され、誤り
ビツト修正回路1−29で誤りが修正され、並直
列並変換器1−30により直列に変換された情報
ビツト上のみが出力端子1−4より出力される。
kビツトの情報ビツトとiビツトの検査ビツトか
らなるブロツクに対応した出力を得ることができ
る。さらに、この出力は、復号器のシンドローム
演算回路1−28で誤りビツトを検出され、誤り
ビツト修正回路1−29で誤りが修正され、並直
列並変換器1−30により直列に変換された情報
ビツト上のみが出力端子1−4より出力される。
(発明の効果)
以上詳細に説明した様に、本発明は、同期キヤ
ラクタを含むデイジタル信号を、あらかじめ定め
られたビツト単位に変換された情報ビツトと、こ
の情報ビツトのビツト数に応じて定められる検査
ビツトとからなるブロツクの構成を壊すことなく
送受信するものであので、同期キヤラクタをも誤
り訂正符号化できるものである。このことによ
り、伝播路の劣化に強い送受信が行うことがで
き、同期の為に必要とされる同期制御キヤラクタ
SYNCの個数を必要最少限にすることができるの
で、情報効率の高い伝送を行うことができる。
ラクタを含むデイジタル信号を、あらかじめ定め
られたビツト単位に変換された情報ビツトと、こ
の情報ビツトのビツト数に応じて定められる検査
ビツトとからなるブロツクの構成を壊すことなく
送受信するものであので、同期キヤラクタをも誤
り訂正符号化できるものである。このことによ
り、伝播路の劣化に強い送受信が行うことがで
き、同期の為に必要とされる同期制御キヤラクタ
SYNCの個数を必要最少限にすることができるの
で、情報効率の高い伝送を行うことができる。
第1図は、本発明同期通信装置の構成を示す回
路図、第2図は従来の信号フオーマツトの構成を
示す図、第3図は従来の同期キヤラクタSYNの
構成を示す図である。 1−11……直並列変換器、1−12……組合
せ回路、1−13……検査ビツト生成回路、1−
14……レベル変換器、1−15……乗積変風
器、1−21……キヤリア再生回路、1−22…
…復調器、1−23……タイミング再生回路、1
−24……フイルタ、1−25……等化器、1−
26……領域判定回路、1−27……レベル変換
回路、1−28……シンドローム演算器、1−2
9……誤りビツト修正回路、1−30……並直列
変換器。
路図、第2図は従来の信号フオーマツトの構成を
示す図、第3図は従来の同期キヤラクタSYNの
構成を示す図である。 1−11……直並列変換器、1−12……組合
せ回路、1−13……検査ビツト生成回路、1−
14……レベル変換器、1−15……乗積変風
器、1−21……キヤリア再生回路、1−22…
…復調器、1−23……タイミング再生回路、1
−24……フイルタ、1−25……等化器、1−
26……領域判定回路、1−27……レベル変換
回路、1−28……シンドローム演算器、1−2
9……誤りビツト修正回路、1−30……並直列
変換器。
Claims (1)
- 【特許請求の範囲】 1 同期キヤラクタを含む入力されたデイジタル
信号をたたみ込み符号化する符号化器と、 前記符号化器で符号化されたデイジタル信号を
多値変調し変調信号とする変調器とを有した送信
器と、 受信した前記変調信号を復調し復調信号とする
復調器と、 前記復調信号を復号化する復号化器とを有した
受信器とからなる同期式通信装置において、 前記符号化器が、入力された前記デイジタル信
号をkビツト単位で直並列変換を行いkビツトの
情報ビツトを作成する手段と、前記情報ビツトに
対するiビツトの検査ビツトをたたみ込み符号化
により作成する手段とを有し、前記kビツトの情
報ビツトと前記iビツトの検査ビツトとを1つの
ブロツクとして出力するものであり、 前記変調器が前記ブロツクに対し2k+iの多値数
で多値変調するものであり、 前記復調器は、前記変調器により多値変調した
出力を前記ブロツクに対応した出力に復調するこ
とを特徴とした同期通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1928485A JPS61179623A (ja) | 1985-02-05 | 1985-02-05 | 同期通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1928485A JPS61179623A (ja) | 1985-02-05 | 1985-02-05 | 同期通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61179623A JPS61179623A (ja) | 1986-08-12 |
JPH0334696B2 true JPH0334696B2 (ja) | 1991-05-23 |
Family
ID=11995143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1928485A Granted JPS61179623A (ja) | 1985-02-05 | 1985-02-05 | 同期通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61179623A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442068B1 (ko) | 1999-10-14 | 2004-07-30 | 마츠시타 덴코 가부시키가이샤 | 접점 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5549053A (en) * | 1978-10-04 | 1980-04-08 | Mitsubishi Electric Corp | Coding communication system |
-
1985
- 1985-02-05 JP JP1928485A patent/JPS61179623A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5549053A (en) * | 1978-10-04 | 1980-04-08 | Mitsubishi Electric Corp | Coding communication system |
Also Published As
Publication number | Publication date |
---|---|
JPS61179623A (ja) | 1986-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3891959A (en) | Coding system for differential phase modulation | |
US5790570A (en) | Concatenated trellis coded modulation and linear block codes | |
JP2818534B2 (ja) | 符号化変調方式 | |
US4553237A (en) | Error-correction system for two-dimensional multilevel signals | |
EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
EP0392538A2 (en) | Quadrature amplitude modulation communication system with transparent error correction | |
JPH0556698B2 (ja) | ||
US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
JPH0334696B2 (ja) | ||
JPH06252874A (ja) | ワード同期検出回路 | |
JP2751632B2 (ja) | 多値変復調通信システム及びその方法 | |
JP2518355B2 (ja) | 符号化変復調回路 | |
JP2969690B2 (ja) | 符号誤り訂正回路 | |
JP3084722B2 (ja) | 符号誤り訂正方式 | |
JPH09153917A (ja) | ディジタル伝送装置 | |
JPH03232320A (ja) | ディジタル信号記録再生装置 | |
JPH022277A (ja) | 多値qam通信方式 | |
JPS62141831A (ja) | デ−タの誤り訂正方式 | |
JP3313400B2 (ja) | 符号化多値変調装置 | |
RU2210858C2 (ru) | Способ помехоустойчивой передачи информации | |
JPS60177732A (ja) | ビタビデコ−ダによる誤り検出方式 | |
JPH01228327A (ja) | データ伝送方式 | |
JPS63109612A (ja) | mBnB復号器のデ−タ変換方式 | |
JPH03228435A (ja) | 符号化変調方式 | |
JPS63212234A (ja) | 高信頼度信号伝送法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |