JPH09153917A - ディジタル伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル信号の伝送に関し、従来のインタ
ーリーブ方式における、ブロック長が長くなるほど回路
規模が大きくなり、また、伝送遅延量が増大するという
問題を解決することを課題とする。 【解決手段】 送信側に、送信すべき並列ｍ系統のディ
ジタル信号にそれぞれ誤り訂正符号化を行なう並列ｍ系
統の誤り訂正符号化手段と、該誤り訂正符号化手段の出
力の並列ｍ系統の連続ｎビットの信号を並列ｎ系統の連
続ｍビットの信号に変換する直並列変換手段と、該直並
列変換手段の出力に差動符号化を施す差動符号化手段
と、該差動符号化手段で得られる信号で搬送波を変調す
る２ⁿ 値多値変調手段とを設けると共に、受信側に、前
記２ⁿ 値多値変調信号を復調する遅延検波手段と、該遅
延検波手段により得られる並列ｎ系統の連続ｍビットの
信号を並列ｍ系統の連続ｎビットの信号に変換する並直
列変換手段と、該並直列変換手段の出力に対してそれぞ
れ誤り訂正を行なう並列ｍ系統の誤り訂正手段とを設け
ることにより構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号の
伝送方式に関し、回路の小型・低消費電力化に有効な遅
延検波方式を適用することが可能な差動符号化変調方式
に、誤り訂正方式を併用する無線通信システムに適する
ディジタル伝送装置に係る。

【０００２】

【従来の技術】差動符号化変調方式に誤り訂正方式を適
用する場合、差動符号化信号の検波後の２シンボル連続
誤りをランダム化することによって、誤り訂正方式の訂
正能力（特にランダム誤り訂正）を十分に発揮させるた
めに、信号のビット順序を並び変えるインターリーブ方
式を用いることが従来から行なわれている。

【０００３】図５は従来のインターリーブによる差動符
号化変調用誤り訂正方式の例を示す図である。同図にお
いて、送信側では、端子２２ａ，２２ｂに、送信すべき
並列２系統のディジタル信号を入力する。この並列２系
統の、ディジタル信号のシンボル速度は、１／Ｔｂであ
る。

【０００４】端子２２ａ，２２ｂの信号は、それぞれ、
誤り訂正符号器２３ａ，２３ｂにより誤り訂正符号化さ
れる。図中♯１及び♯２との表示は、それが系統１及び
系統２に対する誤り訂正符号器であることを表わしてい
る。このような表示については、以降に説明する他の回
路ブロック、および、他の図においても同様である。

【０００５】誤り訂正符号器２３ａ，２３ｂの出力はそ
れぞれインターリーバ２４ａ，２４ｂに入力される。イ
ンターリーバ２４ａ，２４ｂの出力は差動符号器２５に
入力され差動符号化される。差動符号器２５の出力は４
相位相変調器２６に入力され、変調される。４相位相変
調器２６の出力は伝送路２７を介して伝送される。

【０００６】受信側では、伝送路２７から受信される信
号を遅延検波器２８で復調する。遅延検波器２８の並列
２系統の出力はデインターリーバ２９ａ，２９ｂに入力
される。デインターリーバ２９ａ，２９ｂの出力はそれ
ぞれ誤り訂正復号器３０ａ，３０ｂで復号される。

【０００７】誤り訂正復号器３０ａ，３０ｂで復号され
た並列２系統の信号は端子３１ａ，３１ｂから出力され
る。端子３１ａ，３１ｂから出力される信号速度は端子
２２ａ，２２ｂに入力された信号の速度１／Ｔｂに等し
い。

【０００８】

【発明が解決しようとする課題】上述したような従来の
差動符号化変調用誤り訂正方式で、差動符号化信号とし
て、ブロック符号誤り訂正を適用する場合、遅延検波あ
るいは、同期検波−差動復号後の２シンボル連続誤りを
ランダム化するインターリーブ方式においては、ブロッ
ク符号長以上の信号を記憶する手段が必要になり、ブロ
ック符号長が長くなるほど回路規模が大きくなると共に
伝送遅延量が増大するという問題があった。

【０００９】図６、図７はＢＣＨ（１２７，１２０）誤
り訂正を適用する従来のインターリーブの方法を説明す
る図であって、図６は送信側のインターリーバの動作、
図７は受信側のデインターリーバの動作を示している。
このような従来のインターリーブでは２シンボル連続誤
りをランダム化するため符号長以上のメモリが必要とな
る。

【００１０】すなわち、図６において、Ｉチャネルのデ
ータＩ（１），Ｉ（２），Ｉ（３），……，Ｉ（２５
４）は、送信側のインターリーバのメモリ内に同図に示
すように書き込まれた後、Ｉ（１），Ｉ（１２８），Ｉ
（２），Ｉ（１２９），……，Ｉ（１２７），Ｉ（２５
４）の順に読み出される。ＱチャネルのデータもＩチャ
ネルと同様な順序で書き込まれ、またＩチャネルと同様
な順序で読み出される。

【００１１】受信側では、受信した上記Ｉチャネルのデ
ータＩ（１），Ｉ（１２８），Ｉ（２），Ｉ（１２
９），……，Ｉ（１２７），Ｉ（２５４）を、受信側の
デインターリーバのメモリ内に図７に示すように書き込
み、これを、Ｉ（１），Ｉ（２），Ｉ（３），……，Ｉ
（２５３），Ｉ（２５４）の順で読み出す。

【００１２】これらの図は、（１２７×２）の例である
が、この場合、２５４シンボル５０８ビットのメモリが
必要であり、遅延時間は送受合わせて５０８シンボルク
ロックとなる。さらに符号長に長いＢＣＨ符号を適用す
るとメモリ量及び遅延時間が増大する。

【００１３】本発明は、上述のような従来のインターリ
ーブ方式では、ブロック長が長くなるほど回路規模が大
きくなり、また、伝送遅延量が増大するという問題を解
決することのできるディジタル伝送装置を実現すること
を目的としている。

【００１４】

【課題を解決するための手段】本発明によれば上述の課
題は、前記「特許請求の範囲」に記載した手段により解
決される。

【００１５】すなわち、請求項１の発明は、送信側に、
送信すべき並列ｍ系統（ｍは２以上の自然数）のディジ
タル信号に対してそれぞれ誤り訂正符号化を行なう並列
ｍ系統の誤り訂正符号化手段と、該誤り訂正符号化手段
により誤り訂正符号化された並列ｍ系統の連続ｎビット
（ｎは２以上の自然数）の信号を並列ｎ系統の連続ｍビ
ットの信号に直並列変換する直並列変換手段と、

【００１６】該直並列変換手段の出力である並列ｎ系統
の信号に差動符号化を施す差動符号化手段と、該差動符
号化手段で得られる信号で搬送波を変調して２ⁿ 値多値
変調信号を出力する２ⁿ 値多値変調手段を設けると共
に、

【００１７】受信側に、前記２ⁿ 値多値変調信号を遅延
検波して復調する遅延検波手段と、該遅延検波手段によ
り得られる並列ｎ系統の連続ｍビットの信号を並列ｍ系
統の連続ｎビットの信号に並直列変換する並直列変換手
段と、該並直列変換手段の並列ｍ系統の出力に対してそ
れぞれ誤り訂正を行なう並列ｍ系統の誤り訂正手段とを
設けたディジタル伝送装置である。

【００１８】また、請求項２の発明は、送信側に、送信
すべき並列ｍ系統（ｍは２以上の自然数）のディジタル
信号に対してそれぞれ誤り訂正符号化を行なう並列ｍ系
統の誤り訂正符号化手段と、該誤り訂正符号化手段によ
り誤り訂正符号化された並列ｍ系統の連続ｎビット（ｎ
は２以上の自然数）の信号を並列ｎ系統の連続ｍビット
の信号に直並列変換する直並列変換手段と、

【００１９】該直並列変換手段の出力である並列ｎ系統
の信号に差動符号化を施す差動符号化手段と、該差動符
号化手段で得られる信号で搬送波を変調して２ⁿ 値多値
変調信号を出力する２ⁿ 値多値変調手段を設けると共
に、受信側に、前記２ⁿ 値多値変調信号を同期検波して
復調する同期検波手段と、該同期検波手段により得られ
る並列ｎ系統の信号の復調信号に対して差動復号を行な
う差動復号手段と、

【００２０】該差動復号手段により得られる並列ｎ系統
の連続ｍビットの信号を並列ｍ系統の連続ｎビットの信
号に並直列変換する並直列変換手段と、該並直列変換手
段の並列ｍ系統の出力に対してそれぞれ誤り訂正を行な
う並列ｍ系統の誤り訂正手段とを設けたディジタル伝送
装置である。

【００２１】ここで、信号の伝送に伴う誤りパターンの
発生の様子について説明する。図８は遅延検波後の誤り
パターンを示す図である。図９は図８に示した誤りパタ
ーンの発生確率を示す図である。

【００２２】図８（ａ）に示すように、正しく受信され
たビットを○印、誤って受信されたビットを×印で表わ
すこととし、Ｉｃｈ，Ｑｃｈの受信シンボルが正しく受
信された後の２シンボル４ビット（図中に英字符号Ａで
示している）に注目して、その誤りパターンについて、
同図（ｂ）に示すように、各パターンにナンバーを付す
こととする。

【００２３】上述のように、それぞれ、ナンバーを付し
た各パターンの発生確率は図９に示すようになる。同図
から遅延検波後の誤りパターンの発生確率は図８に示し
たパターンNo.１，２及びNo.４〜７が高く、これによ
り、１シンボル中１ビットのみが誤る確率が高いことが
分かる。

【００２４】本発明の差動符号化変調誤り訂正方式で
は、図９に示すように、差動符号化変調信号の遅延検波
あるいは同期検波−差動復号後の２シンボル連続誤りが
１シンボル内では１ビットのみが誤るパターンの発生確
率が高いことに注目して、この特性を利用するためｍ系
統の信号をｎ系統の信号に並直列変換している。

【００２５】これにより、各系統内では単一誤り（１ビ
ット誤り）となるので、誤り訂正能力を十分に発揮する
ことが可能となる。このとき、本発明では送受信側とも
にｍ×ｎビットのみを保持（または記憶）すれば良いの
で、従来のインターリーブ方式に比べて回路規模を小さ
くすることが可能になると共に、遅延時間を短縮するこ
とができる。

【００２６】

【発明の実施の形態】図１は本発明の実施の形態の第１
の例を示す図であって、差動符号化変調用ビット列変換
回路の構成をブロック図として示している。

【００２７】同図において、送信側では、端子１ａ，１
ｂに送信すべき並列２系統のディジタル信号を入力す
る。この並列２系統のディジタル信号のシンボル速度は
１／Ｔｂである。端子１ａ，１ｂの信号はそれぞれに誤
り訂正符号器２ａ，２ｂにより誤り訂正符号化される。
誤り訂正符号器２ａ，２ｂの出力はそれぞれ２系統１→
２直並列変換器３に入力される。

【００２８】２系統１→２直並列変換器３の出力は差動
符号器４に入力され差動符号化される。差動符号器４の
出力は４相位相変調器５に入力され変調される。４相位
相変調器５の出力は伝送路６を介して伝送される。伝送
路６は、有線通信路でも無線通信路でも良い。

【００２９】受信側では、伝送路６から受信される信号
を遅延検波器７で復調する。遅延検波器７の並列２系統
の出力は２系統２→１並直列変換器８に入力される。２
系統２→１並直列変換器８の出力は誤り訂正復号器９
ａ，９ｂに入力され誤り訂正復号される。

【００３０】誤り訂正復号器９ａ，９ｂで復号された並
列２系統の信号は端子１０ａ，１０ｂから出力される。
端子１０ａ，１０ｂから出力される信号の速度は端子１
ａ，１ｂに入力された信号の速度１／Ｔｂに等しい。

【００３１】図２は本発明の実施の形態の第２の例を示
す図であって、差動符号化変調用ビット列変換回路の構
成をブロック図として示している。同図において、送信
側では、端子１１ａ，１１ｂに送信すべき並列２系統の
ディジタル信号が入力される。この並列２系統のディジ
タル信号のシンボル速度は１／Ｔｂである。端子１１
ａ，１１ｂの信号はそれぞれ誤り訂正符号器１２ａ，１
２ｂにより誤り訂正符号化される。誤り訂正符号器１２
ａ，１２ｂの出力はそれぞれ２系統１→２直並列変換器
１３に入力される。

【００３２】２系統１→２直並列変換器１３の出力は差
動符号器１４に入力され差動符号化される。差動符号器
１４の出力は４相位相変調器１５に入力され変調され
る。４相位相変調器１５の出力は伝送路１６を介して伝
送される。伝送路１６は、有線通信路でも無線通信路で
も良い。

【００３３】受信側では、伝送路１６から受信される信
号を同期検波器１７で復調する。同期検波器１７の出力
は差動復号器１８に入力され差動復号される。差動復号
器１８の並列２系統の出力は２系統２→１並直列変換器
１９に入力される。２系統２→１並直列変換器１９の出
力は誤り訂正復号器２０ａ，２０ｂに入力され誤り訂正
復号される。

【００３４】誤り訂正復号器２０ａ，２０ｂで復号され
た並列２系統の信号は端子２１ａ，２１ｂから出力され
る。端子２１ａ，２１ｂから出力される信号の速度は、
端子１１ａ，１１ｂに入力された信号の速度１／Ｔｂに
等しい。

【００３５】図３は本発明のビット列変換則の例を示す
図であって、ｍ＝２，ｎ＝２の場合を示している。同図
に示すように、送信側の直並列変換は、２系統の誤り訂
正後の連続する２ビットをそれぞれ直並列変換し、得ら
れた２系統の信号を順番に出力する。

【００３６】すなわち、Ｉ（ｔ），Ｑ（ｔ）を時刻ｔに
おける送信ビットとするとき、送信側では、１系統のデ
ータＩ（１），Ｉ（２），Ｉ（３），Ｉ（４），……，
２系統のデータＱ（１），Ｑ（２），Ｑ（３），Ｑ
（４）を、直並列変換して、１系統のデータはＩ
（１），Ｑ（１），Ｉ（３），Ｑ（３），……、また、
２系統のデータはＩ（２），Ｑ（２），Ｉ（４），Ｑ
（４），……のような並列データとする。

【００３７】また、ここではｍ＝２，ｎ＝２で変調方式
に４相位相変調、復調方式に遅延検波を採る場合を例に
説明したが、ｍ及びｎが２以上の自然数であり、遅延検
波である場合には、２ⁿ 相位相変調についても同様であ
る。また、同期検波−差動復号の場合でも、ｍ及びｎが
２以上の自然数であるとき、２ⁿ 相位相変調を含めた他
の多値位相変調及び２ⁿ ＱＡＭ等の多値変調についても
同様である。

【００３８】なお、ｍ及びｎ以上の自然数の場合は、図
１〜図３で示した２系統１→２直並列変換器は、ｍ系統
ｍ→ｎ直並列変換器を用い、また、２系統２→１並直列
変換器はｍ系統γ→ｍ並直列変換器を用いるようにすれ
ば良い。

【００３９】

【発明の効果】図４は、遅延検波にＢＣＨ（１２７，１
２０）誤り訂正を適用した場合の、試験結果を示す図で
あって、本発明のビット列変換と、従来のインターリー
ブの誤り率特性の試験をした結果を比較している。試験
は図１及び図５の構成の回路を用いて行なった。同図に
おいて、横軸は信号対雑音電力比、縦軸は誤り率を示し
ている。

【００４０】曲線Ａが本発明のビット列変換方式の試験
結果である。曲線Ｂが従来のインターリーブ方式の場合
の試験結果である。曲線Ｔは遅延検波の理論値である。
この図から本発明がメモリ量を削減し、遅延時間が短縮
されているにも関わらず、インターリーブ方式とほぼ同
等の誤り率特性を実現することが可能であることが分か
る。

【００４１】以上説明したように、回路の小型・低消費
電力化に有効な遅延検波方式が適用可能な差動符号化変
調方式に、誤り訂正方式を併用する場合、本発明によれ
ば、インターリーブを用いずに差動符号化変調信号検波
後の２シンボル連続誤りをｎ系統に分配することによ
り、各系統内での単一誤りとすることができるから、誤
り訂正能力を最大限に発揮することができる利点があ
る。

【００４２】また、ブロック符号長以上のメモリが必要
なインターリーブ方式よりも、回路規模を小と成し得る
と共に、伝送遅延量を低減できる。本発明は、有線通信
のみならず、無線通信に実施してもその効果は大きい。
また、電気／光変換器及び光／電気変換器を併用して電
気信号を光信号に変換して伝送する光通信に適用しても
大きな効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態の第１の例を示す図であ
る。

【図２】本発明の実施の形態の第２の例を示す図であ
る。

【図３】本発明のビット列変換則の例を示す図である。

【図４】遅延検波にＢＣＨ（１２７，１２０）誤り訂正
を適用した場合の試験結果を示す図である。

【図５】従来のインターリーブによる差動符号化変調用
誤り訂正方式の例を示す図である。

【図６】従来のインターリーブを説明する図である。

【図７】従来のインターリーブを説明する図である。

【図８】遅延検波後の誤りパターンを示す図である。

【図９】遅延検波後の誤りパターン発生確率を示す図で
ある。

【符号の説明】

１，１１，２２ ディジタル信号の入力端子 ２，１２，２３ 誤り訂正符号器 ３，１３ ２系統１→２直並列変換器 ４，１４，２５ 差動符号器 ５，１５，２６ ４相位相変調器 ６，１６，２７ 伝送路 ７，２８ 遅延検波器 ８，１９ ２系統２→１並直列変換器 ９，２０，３０ 誤り訂正復号器 １０，２１，３１ 出力端子 １７ 同期検波器 １８ 差動復号器 ２４ インターリーバ ２９ デインターリーバ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 送信側に、 送信すべき並列ｍ系統（ｍは２以上の自然数）のディジ
   タル信号に対してそれぞれ誤り訂正符号化を行なう並列
   ｍ系統の誤り訂正符号化手段と、 該誤り訂正符号化手段により誤り訂正符号化された並列
   ｍ系統の連続ｎビット（ｎは２以上の自然数）の信号を
   並列ｎ系統の連続ｍビットの信号に直並列変換する直並
   列変換手段と、 該直並列変換手段の出力である並列ｎ系統の信号に差動
   符号化を施す差動符号化手段と、 該差動符号化手段で得られる信号で搬送波を変調して２
   ⁿ 値多値変調信号を出力する２ⁿ 値多値変調手段とを有
   し、 受信側に、 前記２ⁿ 値多値変調信号を遅延検波して復調する遅延検
   波手段と、 該遅延検波手段により得られる並列ｎ系統の連続ｍビッ
   トの信号を並列ｍ系統の連続ｎビットの信号に並直列変
   換する並直列変換手段と、 該並直列変換手段の並列ｍ系統の出力に対してそれぞれ
   誤り訂正を行なう並列ｍ系統の誤り訂正手段とを有する
   ことを特徴とするディジタル伝送装置。
2. 【請求項２】 送信側に、 送信すべき並列ｍ系統（ｍは２以上の自然数）のディジ
   タル信号に対してそれぞれ誤り訂正符号化を行なう並列
   ｍ系統の誤り訂正符号化手段と、 該誤り訂正符号化手段により誤り訂正符号化された並列
   ｍ系統の連続ｎビット（ｎは２以上の自然数）の信号を
   並列ｎ系統の連続ｍビットの信号に直並列変換する直並
   列変換手段と、 該直並列変換手段の出力である並列ｎ系統の信号に差動
   符号化を施す差動符号化手段と、 該差動符号化手段で得られる信号で搬送波を変調して２
   ⁿ 値多値変調信号を出力する２ⁿ 値多値変調手段とを有
   し、 受信側に、 前記２ⁿ 値多値変調信号を同期検波して復調する同期検
   波手段と、 該同期検波手段により得られる並列ｎ系統の信号の復調
   信号に対して差動復号を行なう差動復号手段と、 該差動復号手段により得られる並列ｎ系統の連続ｍビッ
   トの信号を並列ｍ系統の連続ｎビットの信号に並直列変
   換する並直列変換手段と、該並直列変換手段の並列ｍ系
   統の出力に対してそれぞれ誤り訂正を行なう並列ｍ系統
   の誤り訂正手段とを有することを特徴とするディジタル
   伝送装置。