JP2016127352A - 光伝送システム - Google Patents

光伝送システム Download PDF

Info

Publication number
JP2016127352A
JP2016127352A JP2014265187A JP2014265187A JP2016127352A JP 2016127352 A JP2016127352 A JP 2016127352A JP 2014265187 A JP2014265187 A JP 2014265187A JP 2014265187 A JP2014265187 A JP 2014265187A JP 2016127352 A JP2016127352 A JP 2016127352A
Authority
JP
Japan
Prior art keywords
unit
lane
synchronization
signal
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014265187A
Other languages
English (en)
Other versions
JP5943062B1 (ja
Inventor
靖 森田
Yasushi Morita
靖 森田
和人 武井
Kazuto Takei
和人 武井
茂樹 相澤
Shigeki Aizawa
茂樹 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2014265187A priority Critical patent/JP5943062B1/ja
Application granted granted Critical
Publication of JP5943062B1 publication Critical patent/JP5943062B1/ja
Publication of JP2016127352A publication Critical patent/JP2016127352A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】誤り訂正能力を向上させ、回路の規模及び遅延を小さくできる光伝送システムを提供する。
【解決手段】送信装置1の誤り訂正符号化部3が送信信号に対して誤り訂正符号化を行う。第1のFECブロック並び替え部4がFECブロックの並び替えを行う。FAS破壊誤同期回避部5がFASの破壊を行う。差動符号化部6が差動符号化を行って伝送信号とする。受信装置2の差動復号化部7が伝送信号に対して差動復号化を行う。同期部9がFASからIレーン又はQレーンのどちらかの同期位置を取得する。同期位置類推部10がIレーン又はQレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する。第2のFECブロック並び替え部11が第1のFECブロック並び替え部4で行った並び替えと逆の並び替えを行う。誤り訂正復号化部12がBit誤りを訂正して受信信号とする。
【選択図】図1

Description

本発明は、伝送信号を送信する送信装置と、伝送信号を受信する受信装置とを備える光伝送システムに関する。
増え続けるトラヒックの需要に応えるために、光伝送システムの高速化が進められている。しかし、ビットレートの高速化によって、伝送路における歪みや雑音の影響を受けやすくなるため、伝送距離が制限されるという問題があった。その問題を解決するために適用された技術の一つが誤り訂正技術である。高速光伝送の基本プラットホームであるOTNにおけるFECの適用はITU−Tの勧告G.709にて規定されており、現在では40Gb/s以上のOTN大容量光伝送システムにはFECが標準機能として搭載されている。
近年、更なる通信トラヒックの急増に伴い、コヒーレント検波とデジタル信号処理を用いたデジタルコヒーレント光伝送技術による100Gb/s級の超高速光信号伝送システムの実用化が進められている。
従来のデジタルコヒーレント光伝送技術では差動符号化によって直交するXY偏波成分とIQ位相成分に伝送ビット列の情報を割り振ってデータ列(XI(n),XQ(n),YI(n),YQ(n))を生成する。差動符号変調の特徴として1ビットの誤り発生が差動符号化された隣のビットに波及して連続した誤りが発生するため、誤り訂正能力が低下するという課題がある。この課題を解決するために誤り訂正符号化の後に隣接するビット間が時系列的にできるだけ離れるようにビットインタリーブ処理を施し、受信後に元の時間系列に戻すビットインターリーブ処理の後に誤り訂正復号化することにより、連続誤りによる誤り訂正能力劣化を回避することが知られている。
しかし、この方法は、誤り訂正符号化のブロック長が長い場合、ビットインタリーブの処理長を長くする(隣り合うビットをできるだけ離れるように並び替える)必要があり、信号処理量の増大と伝送遅延の増加を招くという新たな課題を生じる。この課題を解決するために、誤り訂正符号化の後にビット列の順番の並び替えを行い、連続誤りの位置を離し、不連続とすることによって誤り訂正能力の向上を図る方法が提案されている(例えば、特許文献1参照)。
特開2014−090302号公報
しかし、従来の方法はフレーム同期を確立するためのFASの並び替えは行わず、その他の部分のBitを並び替える方法であるため、Bitの並び替えは複雑な処理となる。これにより対応する回路の規模増大及び遅延増加等が問題となっていた。
本発明は、上述のような課題を解決するためになされたもので、その目的は誤り訂正能力を向上させ、回路の規模及び遅延を小さくすることができる光伝送システムを得るものである。
第1の発明に係る光伝送システムは、伝送信号を送信する送信装置と、前記伝送信号を受信する受信装置とを備え、前記送信装置は、送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、前記誤り訂正符号化を行った信号に対してFECブロックの並び替えを行うFECブロック並び替え部と、前記FECブロックの並び替えを行うことによりFASの破壊を行うFAS破壊誤同期回避部と、前記FASの破壊を行った信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、前記受信装置は、前記伝送信号に対して差動復号化を行う差動復号化部と、前記差動復号化した信号のFASからIレーン又はQレーンのどちらかの同期位置を取得する同期部と、Iレーン又はQレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、前記差動復号化した信号に対して、前記第1のFECブロック並び替え部で行った並び替えと逆の並び替えを行う第2のFECブロック並び替え部と、前記第2のFECブロック並び替え部の出力信号のBit誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする。
第2の発明に係る光伝送システムは、伝送信号を送信する送信装置と、前記伝送信号を受信する受信装置とを備え、前記送信装置は、送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、前記誤り訂正符号化を行った信号に対してFECブロックの並び替えを行う第1のFECブロック並び替え部と、前記FECブロックの並び替えを行った信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、前記受信装置は、前記伝送信号に対して差動復号化を行う差動復号化部と、前記差動復号化した信号のIレーン又はQレーンでの同期をマスクして無視させる同期マスク誤同期回避部と、前記差動復号化した信号のFASから、前記同期マスク誤同期回避部により無視させられていない方のレーンの同期位置を取得する同期部と、Iレーン又はQレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、前記差動復号化した信号に対して、前記第1のFECブロック並び替え部で行った並び替えと逆の並び替えを行う第2のFECブロック並び替え部と、前記第2のFECブロック並び替え部の出力信号のBit誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする。
本発明により、誤り訂正能力を向上させ、回路の規模及び遅延を小さくすることができる。
本発明の実施の形態に係る光伝送システムを示すブロック図である。 OTNのフレーム構成の概略図である。1セルを1byte(8bit)として記載している。 FECブロック並び替えの手順及び効果を示す図である。 図3の従来技術の処理を示す図である。 FASの分配例を示す図である。 図3の本実施の形態の処理を示す図である。 本発明の実施の形態に係る光伝送システムによる誤り率特性の効果を示す図である。
図1は、本発明の実施の形態に係る光伝送システムを示すブロック図である。送信装置1が伝送信号を送信し、受信装置2がその伝送信号を受信する。送信装置1は、誤り訂正符号化部3、第1のFECブロック並び替え部4、FAS破壊誤同期回避部5、及び差動符号化部6を有する。受信装置2は、差動復号化部7、同期マスク誤同期回避部8、同期部9、同期位置類推部10、第2のFECブロック並び替え部11、及び誤り訂正復号化部12を有する。なお、FAS破壊誤同期回避部5と同期マスク誤同期回避部8は送受いずれかにどちらか一つを設けることでもよい。
送信装置1において、誤り訂正符号化部3が送信信号に対して誤り訂正用FECを付加して誤り訂正符号化を行う。第1のFECブロック並び替え部4が、誤り訂正符号化を行った信号に対してFECブロックの並び替えを行う。即ち、従来技術のようなFECブロック内のビット列の順番の並び替えではなく、FECブロックそのものを並び替える。これにより、後段の差動符号/復号で波及する誤りが同一FECブロックに発生するのを防ぐことができる。
ただし、FECブロック並び替え時にFASがある1−6のFECブロックがそのままだと誤った位置で同期を取ることになる。そこで、FAS破壊誤同期回避部5がFECブロックの並び替えを行うことによりFASの破壊を行って、誤った位置で同期が取れないようにする。最後に、差動符号化部6が、FASの破壊を行った信号に対して差動符号化を行って伝送信号とする。
受信装置2において、差動復号化部7が、伝送信号に対して差動復号化を行う。同期マスク誤同期回避部8が、誤った位置で同期が取れないように、差動復号化した信号の並び替えたIレーン又はQレーンでの同期をマスクして無視させる。同期部9が、差動復号化した信号のFASからIレーン又はQレーンのどちらかの同期位置を取得する。ここでは、同期マスク誤同期回避部8により無視させられていない方のレーンの同期位置を取得する。
同期位置類推部10が、Iレーン又はQレーンのどちらかの同期を取った位置からMフレーム(M=1,2,3)後を同期位置とすることで、同期が取れない側のレーンの同期位置を類推する。ここで、FAS破壊誤同期回避部5と同期マスク誤同期回避部8で同期検出ができないようにしたことに伴い、XIとYIとは同期が取れるもののXQとYQとが同期が取れない場合は、XIとYIの同期位置をもとにXQとYQの同期位置を類推できるようにする。逆にXQとYQとは同期が取れるもののXIとYIとが同期が取れない場合は、XQとYQの同期位置をもとにXIとYIの同期位置を類推できるようにする。なお、XIとYIあるいはXQとYQのどちらを同期位置とするかはあらかじめ決めてシステムに設定しておけばよい。
FECブロック位置を元に戻すために、第2のFECブロック並び替え部11が、差動復号化した信号に対して、第1のFECブロック並び替え部4で行った並び替えと逆の並び替えを行う。誤り訂正復号化部12が、第2のFECブロック並び替え部11の出力信号のBit誤り(Symbol誤り)を訂正して受信信号とする。
図2は、OTNのフレーム構成の概略図である。1セルを1byte(8bit)として記載している。FEC(RS(255,239))は一つのFECブロック内の8symbol(8byte)までの訂正能力を有し、1symbol内でいくつBitが間違っていても訂正可能である。また、FASは同期を取るためのものであり、後述する4LaneMLD(4Lane Multi Lane Distribution)と呼ばれる方法で各レーンにFASを分配する。
図3は、FECブロック並び替えの手順及び効果を示す図である。データをIQ位相成分に割り振って差動符号化をする時にデータ1に誤りが発生した場合、従来技術ではデータ3に誤りが波及する。この場合、奇数FECブロックに誤りが2つ発生することになる。
本実施の形態では差動符号化の前にFECブロックの並び替えを行う。この場合、データ1に誤りが発生すると、データ4に誤りが波及する。この場合、奇数FECブロックに誤りが1つ、偶数FECブロックに誤りが1つ発生することになる。誤り訂正は同一FECブロック内で8symbolまでの訂正能力を有しているため、同一FECブロックに誤りが集中した場合に誤り訂正ができなくなる。これに対して、本実施の形態のFECブロックの並び替えにより誤りが別FECブロックに波及するため、誤り訂正能力が向上する。
図4は、図3の従来技術の処理を示す図である。OTNのフレームをXI,XQ,YI,YQの4Laneに分配する手順を示している。図4(a)では、図2のOTNフレームの4×N−3列目(N=1〜1020)をXIレーンに割り振り、4×N−2列目をXQレーンに割り振り、4×N−1列目をYIレーンに割り振り、4×N列目をYQレーンに割り振っている。また、図4(a)の二重線で囲われた部分はFASであることを示している。
図4(b)では、図4(a)のデータを1bitごとに各4レーンに割り振る例を示している。XI,XQ,YI,YQレーンに割り振られたデータを1bitずつ列順で差動符号化部に送り、XIとXQ、YIとYQの差動コンビで差動符号化を行う。
また、図4(a)及び図5(a)の例では同期を取るためのFASがXIレーンに割り振られる例を示しているが、XQ,YI,YQレーンで同期を取るために、4LaneMLDと呼ばれる方法でFASを各レーンに分配している。
図5(a)、(b)、(c)、(d)はそれぞれXI,XQ,YI,YQレーンにFASを分配する例を示す図である。FASの分配は、2フレーム目では4×N−3列目(FASを有する列)をXQレーンに割り振り、4×N−2列目をYIレーンに割り振り、4×N−1列目をYQレーンに割り振り、4×N列目をXIレーンに割り振る。3フレーム目では4×N−3列目(FASを有する列)をYIレーンに割り振り、4×N−2列目をYQレーンに割り振り、4×N−1列目をXIレーンに割り振り、4×N列目をXQレーンに割り振る。4フレーム目では4×N−3列目(FASを有する列)をYQレーンに割り振り、4×N−2列目をXIレーンに割り振り、4×N−1列目をXQレーンに割り振り、4×N列目をYIレーンに割り振る。以上のように4周期で各レーンにFASが配置されるように分配を行う。
図4(b)の太線で囲まれた2セルは差動コンビを示しており、差動コンビは同一FECブロックの別Symbolとなっていることが分かる。図4(c)では、二重線で囲まれたXIレーンのデータに誤りが発生する例を示しており、図4(d)ではXIレーンの誤りが差動符号化によりXQレーンに波及することを示している。図4の例では、32bitの誤りが2FECブロックに4symbolの割合で発生しており、1個のFECブロックあたり2symbolの誤りとなっていることが分かる。
図6は、図3の本実施の形態の処理を示す図である。図6(a)はXI,YIレーンのデータを4FECブロック単位で並び替えを行った例である。図6(b)は図6(a)のデータを1bitごとに各4レーンに割り振る例を示している。図6(c)は二重線で囲まれたXIレーンのデータに誤りが発生する例を示しており、図6(d)ではXIレーンの誤りが差動符号化によりXQレーンに波及することを示している。
図6の例では、32bitの誤りが4FECブロックに4symbolの割合で発生しており、1個のFECブロックあたり1symbolの誤りとなっていることが分かる。これにより、図4に示した従来技術と比べて、1個のFECブロック内での誤りSymbol数を低減させることが可能であり、誤り訂正能力が向上する。
図7は、本発明の実施の形態に係る光伝送システムによる誤り率特性の効果を示す図である。横軸は入力の誤り率、縦軸は誤り訂正実施後の出力の誤り率である。図中のAは、図3の従来技術のフレーム構成での差動符号化無しの場合の誤り率特性である。Bは、図3の従来の技術のフレーム構成での差動符号化有りの場合の誤り率特性である。Cは、図3の本実施の形態を適用した場合の誤り率特性である。差動符号化導入により2倍になった誤り率を元の差動符号化無しのデータに近づけることにより、誤り率特性が従来技術より改善されていることがわかる。
本実施の形態ではFASを含めたFECブロックそのものを並び替えるため、全てのブロックに対し一様の処理が可能である。これに対し、従来技術ではFASの並び替えは行わずにその他の部分のBitを並び替えるため、FASの部分とそれ以外とで処理が異なってくることにより並び替えそのものが複雑になる。従って、本実施の形態の方が回路の規模及び遅延を小さくすることができる。
1 送信装置、2 受信装置、3 誤り訂正符号化部、4 第1のFECブロック並び替え部、5 FAS破壊誤同期回避部、6 差動符号化部、7 差動復号化部、8 同期マスク誤同期回避部、9 同期部、10 同期位置類推部、11 第2のFECブロック並び替え部、12 誤り訂正復号化部
本発明に係る光伝送システムは、伝送信号を送信する送信装置と、前記伝送信号を受信する受信装置とを備え、前記送信装置は、送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、前記誤り訂正符号化を行った信号のうちIレーン又はQレーンの一方に対応する信号に対して、前記Iレーンと前記Qレーンとでなす差動ペアが互いに異なるFECブロックとなるよう、FASが含まれた前記FECブロックを含めて、前記FECブロック単位で並び替えを行う第1のFECブロック並び替え部と、前記FECブロックの並び替えを行った前記Iレーン又は前記Qレーンの一方に対応する信号と、前記Iレーン又は前記Qレーンの他方に対応する信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、前記受信装置は、前記伝送信号に対して差動復号化を行う差動復号化部と、前記差動復号化した信号のうち前記FECブロックの並び替えを行った前記Iレーン又は前記Qレーンの一方に対応する信号に対して同期をマスクして無視させる同期マスク誤同期回避部と、前記差動復号化した信号のFASから、前記同期マスク誤同期回避部により無視させられていない方のレーンの同期位置を取得する同期部と、前記Iレーン又は前記Qレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、前記差動復号化した信号に対して、前記第1のFECブロック並び替え部で行った並び替えと逆の並び替えを行う第2のFECブロック並び替え部と、前記第2のFECブロック並び替え部の出力信号のBit誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする。

Claims (2)

  1. 伝送信号を送信する送信装置と、
    前記伝送信号を受信する受信装置とを備え、
    前記送信装置は、
    送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、
    前記誤り訂正符号化を行った信号に対してFECブロックの並び替えを行う第1のFECブロック並び替え部と、
    前記FECブロックの並び替えを行うことによりFASの破壊を行うFAS破壊誤同期回避部と、
    前記FASの破壊を行った信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、
    前記受信装置は、
    前記伝送信号に対して差動復号化を行う差動復号化部と、
    前記差動復号化した信号のFASからIレーン又はQレーンのどちらかの同期位置を取得する同期部と、
    Iレーン又はQレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、
    前記差動復号化した信号に対して、前記第1のFECブロック並び替え部で行った並び替えと逆の並び替えを行う第2のFECブロック並び替え部と、
    前記第2のFECブロック並び替え部の出力信号のBit誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする光伝送システム。
  2. 伝送信号を送信する送信装置と、
    前記伝送信号を受信する受信装置とを備え、
    前記送信装置は、
    送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、
    前記誤り訂正符号化を行った信号に対してFECブロックの並び替えを行う第1のFECブロック並び替え部と、
    前記FECブロックの並び替えを行った信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、
    前記受信装置は、
    前記伝送信号に対して差動復号化を行う差動復号化部と、
    前記差動復号化した信号のIレーン又はQレーンでの同期をマスクして無視させる同期マスク誤同期回避部と、
    前記差動復号化した信号のFASから、前記同期マスク誤同期回避部により無視させられていない方のレーンの同期位置を取得する同期部と、
    Iレーン又はQレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、
    前記差動復号化した信号に対して、前記第1のFECブロック並び替え部で行った並び替えと逆の並び替えを行う第2のFECブロック並び替え部と、
    前記第2のFECブロック並び替え部の出力信号のBit誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする光伝送システム。
JP2014265187A 2014-12-26 2014-12-26 光伝送システム Active JP5943062B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014265187A JP5943062B1 (ja) 2014-12-26 2014-12-26 光伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014265187A JP5943062B1 (ja) 2014-12-26 2014-12-26 光伝送システム

Publications (2)

Publication Number Publication Date
JP5943062B1 JP5943062B1 (ja) 2016-06-29
JP2016127352A true JP2016127352A (ja) 2016-07-11

Family

ID=56244728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014265187A Active JP5943062B1 (ja) 2014-12-26 2014-12-26 光伝送システム

Country Status (1)

Country Link
JP (1) JP5943062B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153917A (ja) * 1995-11-30 1997-06-10 Nippon Telegr & Teleph Corp <Ntt> ディジタル伝送装置
JP2012523151A (ja) * 2009-04-03 2012-09-27 アンスティテュ・テレコム/テレコム・パリテク 差動変調を実施する変調方法及びデバイス、対応する復調方法及びデバイス、信号並びにコンピュータソフトウェア製品
JP2014090302A (ja) * 2012-10-30 2014-05-15 Nippon Telegr & Teleph Corp <Ntt> デジタルコヒーレント光伝送方法、送信装置及び受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153917A (ja) * 1995-11-30 1997-06-10 Nippon Telegr & Teleph Corp <Ntt> ディジタル伝送装置
JP2012523151A (ja) * 2009-04-03 2012-09-27 アンスティテュ・テレコム/テレコム・パリテク 差動変調を実施する変調方法及びデバイス、対応する復調方法及びデバイス、信号並びにコンピュータソフトウェア製品
JP2014090302A (ja) * 2012-10-30 2014-05-15 Nippon Telegr & Teleph Corp <Ntt> デジタルコヒーレント光伝送方法、送信装置及び受信装置

Also Published As

Publication number Publication date
JP5943062B1 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
CN101116250B (zh) 纠错编码装置以及纠错译码装置
CN103797742B (zh) 以太网中处理数据的方法、物理层芯片和以太网设备
US10256909B2 (en) Systems and methods for relative phase measurement and alignment of 66B encoded signals
RU2538919C2 (ru) Передающее устройство, приемное устройство и система связи
JP2015092728A (ja) マルチレーン伝送システム及びその帯域変更方法
JP2001168734A (ja) Fecフレーム構成方法およびfec多重化装置
US7953095B2 (en) Transmission system and transmission method
US9979507B1 (en) Methods and network device for generating communication frames in 1000BASE-T1 ethernet
US8768172B2 (en) Methods and systems for block alignment in a communication system
JPWO2011043398A1 (ja) 差動符号光送受信装置
JPWO2005048520A1 (ja) データ伝送方法及びデータ伝送装置
JP5863595B2 (ja) タイムスロットインタリーブ伝送方法及びタイムスロットインタリーブ伝送システム
JP5944811B2 (ja) デジタルコヒーレント光伝送方法、送信装置及び受信装置
KR20120004662A (ko) 오류 정정의 병렬 처리를 위한 방송 신호 부호화 및 복호화 방법, 이를 위한 방송 신호 송수신 장치 및 이를 위한 시스템
JP5943062B1 (ja) 光伝送システム
CN103078715B (zh) 一种基于组合设计的语音冗余交织方法
JP6033468B2 (ja) 光伝送装置、光伝送システム及び通信方法
EP3579424B1 (en) Error correction device and error correction method
JP2012186521A (ja) 光通信システム
US20130080852A1 (en) Error correcting method, error correcting apparatus, sending device, receiving device, and error correcting program
JP2012134608A (ja) 光伝送装置
JP5968577B2 (ja) 通信装置、通信システムおよび誤り訂正フレーム生成方法
KR101310899B1 (ko) 데이터 송신장치 및 방법 그리고, 데이터 수신장치 및 방법
KR101738867B1 (ko) 오류정정을 위한 방송 신호 부호화 및 복호화 방법, 이를 위한 방송 신호 송수신 장치 및 이를 위한 시스템
JP2004320580A (ja) 符号化方法および符号化装置ならびに符号化通信システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160509

R150 Certificate of patent or registration of utility model

Ref document number: 5943062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250