JP2001168734A - Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 - Google Patents
Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置Info
- Publication number
- JP2001168734A JP2001168734A JP34808499A JP34808499A JP2001168734A JP 2001168734 A JP2001168734 A JP 2001168734A JP 34808499 A JP34808499 A JP 34808499A JP 34808499 A JP34808499 A JP 34808499A JP 2001168734 A JP2001168734 A JP 2001168734A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- information
- correction code
- parallel
- fec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2721—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 誤り訂正性能を向上させる。
【解決手段】 第１のインタリーブ回路３２によって情
報の順序を組み替え、ＲＳ（２３９，２２３）符号化回
路３３によって第1の誤り訂正符号を生成し、第１のデ
インタリーブ回路３４によって元の順序に組み直し、Ｒ
Ｓ（２５５，２３９）符号化回路５によって第２の誤り
訂正符号を生成する。ＲＳ（２５５，２３９）復号回路
１１によって第２の誤り訂正符号を復号して情報の誤り
を訂正し、第２のインタリーブ回路３５によって情報の
順序を組み替え、ＲＳ（２３９，２２３）復号回路３６
によって第１の誤り訂正符号を復号して情報の残留した
誤りを訂正し、第２のデインタリーブ回路３７によって
元の順序に組み直す。
報の順序を組み替え、ＲＳ（２３９，２２３）符号化回
路３３によって第1の誤り訂正符号を生成し、第１のデ
インタリーブ回路３４によって元の順序に組み直し、Ｒ
Ｓ（２５５，２３９）符号化回路５によって第２の誤り
訂正符号を生成する。ＲＳ（２５５，２３９）復号回路
１１によって第２の誤り訂正符号を復号して情報の誤り
を訂正し、第２のインタリーブ回路３５によって情報の
順序を組み替え、ＲＳ（２３９，２２３）復号回路３６
によって第１の誤り訂正符号を復号して情報の残留した
誤りを訂正し、第２のデインタリーブ回路３７によって
元の順序に組み直す。
Description
【０００１】
【発明の属する技術分野】この発明は、光伝送システム
においてＦＥＣ（Ｆｏｒｗａｒｄ ＥｒｒｏｒＣｏｒｒ
ｅｃｔｉｏｎ）により光ＳＮＲの劣化によるビット誤り
を訂正して長距離、大容量伝送を実現するためのＦＥＣ
フレーム構成方法およびＦＥＣ多重化装置に関するもの
である。
においてＦＥＣ（Ｆｏｒｗａｒｄ ＥｒｒｏｒＣｏｒｒ
ｅｃｔｉｏｎ）により光ＳＮＲの劣化によるビット誤り
を訂正して長距離、大容量伝送を実現するためのＦＥＣ
フレーム構成方法およびＦＥＣ多重化装置に関するもの
である。
【０００２】
【従来の技術】図８は例えばＩＴＵ−Ｔ勧告Ｇ．９７５
に示された従来のＦＥＣ多重化装置を示す構成図であ
り、図において、１は２．５Ｇｂｉｔ／ｓＳＴＭ−１６
データを１６並列１５６Ｍｂｉｔ／ｓデータに多重分離
する第１の多重分離回路、２は１６並列１５６Ｍｂｉｔ
／ｓデータを１２８並列１９Ｍｂｉｔ／ｓデータに多重
分離する第２の多重分離回路である。３は１２８並列１
９Ｍｂｉｔ／ｓデータに冗長情報領域を付加して、その
冗長情報領域を付加した分だけ伝送速度を２１Ｍｂｉｔ
／ｓに上昇させる第１の速度変換回路、４は光伝送シス
テムの保守、運用に必要な例えばフレーム同期情報等の
オーバヘッド情報を冗長情報領域に挿入するオーバヘッ
ド挿入回路である。５はオーバヘッド情報およびＳＴＭ
−１６データに対して誤り訂正符号を生成し、その冗長
情報を冗長情報領域に格納するリードソロモン（ＲＳ）
符号で表わされるＲＳ（２５５，２３９）符号化回路、
６はオーバヘッド情報および誤り訂正符号が付加された
ＳＴＭ−１６データを１６並列１６７Ｍｂｉｔ／ｓデー
タに多重化する第１の多重化回路、７は１６並列１６７
Ｍｂｉｔ／ｓデータを２．６６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化する第２の多重化回路である。
に示された従来のＦＥＣ多重化装置を示す構成図であ
り、図において、１は２．５Ｇｂｉｔ／ｓＳＴＭ−１６
データを１６並列１５６Ｍｂｉｔ／ｓデータに多重分離
する第１の多重分離回路、２は１６並列１５６Ｍｂｉｔ
／ｓデータを１２８並列１９Ｍｂｉｔ／ｓデータに多重
分離する第２の多重分離回路である。３は１２８並列１
９Ｍｂｉｔ／ｓデータに冗長情報領域を付加して、その
冗長情報領域を付加した分だけ伝送速度を２１Ｍｂｉｔ
／ｓに上昇させる第１の速度変換回路、４は光伝送シス
テムの保守、運用に必要な例えばフレーム同期情報等の
オーバヘッド情報を冗長情報領域に挿入するオーバヘッ
ド挿入回路である。５はオーバヘッド情報およびＳＴＭ
−１６データに対して誤り訂正符号を生成し、その冗長
情報を冗長情報領域に格納するリードソロモン（ＲＳ）
符号で表わされるＲＳ（２５５，２３９）符号化回路、
６はオーバヘッド情報および誤り訂正符号が付加された
ＳＴＭ−１６データを１６並列１６７Ｍｂｉｔ／ｓデー
タに多重化する第１の多重化回路、７は１６並列１６７
Ｍｂｉｔ／ｓデータを２．６６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化する第２の多重化回路である。
【０００３】また、８は第２の多重化回路７によって多
重化され、光伝送路を通じて伝送された２．６６Ｇｂｉ
ｔ／ｓＦＥＣフレームを１６並列１６７Ｍｂｉｔ／ｓデ
ータに多重分離する第３の多重分離回路、９は１６並列
１６７Ｍｂｉｔ／ｓデータを１２８並列２１Ｍｂｉｔ／
ｓデータに多重分離する第４の多重分離回路である。１
０は１２８並列２１Ｍｂｉｔ／ｓデータに付加された冗
長情報領域のオーバヘッド情報に応じて１２８並列２１
Ｍｂｉｔ／ｓデータの先頭位置を検出するフレーム同期
回路、１１は１２８並列２１Ｍｂｉｔ／ｓデータの復号
処理を行い、付加された冗長情報領域の誤り訂正符号の
復号に応じてＦＥＣフレーム内のデータの誤りを検出し
て、元の正しいデータに訂正するＲＳ（２５５，２３
９）復号回路である。１２は１２８並列２１Ｍｂｉｔ／
ｓデータの冗長情報領域からオーバヘッド情報を分離す
るオーバヘッド分離回路、１３は１２８並列２１Ｍｂｉ
ｔ／ｓデータから冗長情報領域を削除して、冗長情報領
域を削除した分だけ伝送速度を１９Ｍｂｉｔ／ｓに低下
させる第２の速度変換回路、１４は１２８並列１９Ｍｂ
ｉｔ／ｓデータを１６並列１５６Ｍｂｉｔ／ｓデータに
多重化する第３の多重化回路、１５は１６並列１５６Ｍ
ｂｉｔ／ｓデータを２．５Ｇｂｉｔ／ｓＳＴＭ−１６デ
ータに多重化する第４の多重化回路である。
重化され、光伝送路を通じて伝送された２．６６Ｇｂｉ
ｔ／ｓＦＥＣフレームを１６並列１６７Ｍｂｉｔ／ｓデ
ータに多重分離する第３の多重分離回路、９は１６並列
１６７Ｍｂｉｔ／ｓデータを１２８並列２１Ｍｂｉｔ／
ｓデータに多重分離する第４の多重分離回路である。１
０は１２８並列２１Ｍｂｉｔ／ｓデータに付加された冗
長情報領域のオーバヘッド情報に応じて１２８並列２１
Ｍｂｉｔ／ｓデータの先頭位置を検出するフレーム同期
回路、１１は１２８並列２１Ｍｂｉｔ／ｓデータの復号
処理を行い、付加された冗長情報領域の誤り訂正符号の
復号に応じてＦＥＣフレーム内のデータの誤りを検出し
て、元の正しいデータに訂正するＲＳ（２５５，２３
９）復号回路である。１２は１２８並列２１Ｍｂｉｔ／
ｓデータの冗長情報領域からオーバヘッド情報を分離す
るオーバヘッド分離回路、１３は１２８並列２１Ｍｂｉ
ｔ／ｓデータから冗長情報領域を削除して、冗長情報領
域を削除した分だけ伝送速度を１９Ｍｂｉｔ／ｓに低下
させる第２の速度変換回路、１４は１２８並列１９Ｍｂ
ｉｔ／ｓデータを１６並列１５６Ｍｂｉｔ／ｓデータに
多重化する第３の多重化回路、１５は１６並列１５６Ｍ
ｂｉｔ／ｓデータを２．５Ｇｂｉｔ／ｓＳＴＭ−１６デ
ータに多重化する第４の多重化回路である。
【０００４】次に動作について説明する。図８におい
て、第１の多重分離回路１は、２．５Ｇｂｉｔ／ｓＳＴ
Ｍ−１６データを１６並列１５６Ｍｂｉｔ／ｓデータに
多重分離し、さらに、第２の多重分離回路２は、１６並
列１５６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉｔ
／ｓデータに多重分離する。第１の速度変換回路３は、
１２８並列１９Ｍｂｉｔ／ｓデータに冗長情報領域を付
加して、その冗長情報領域を付加した分だけ伝送速度を
上昇させ、１２８並列２１Ｍｂｉｔ／ｓデータに変換
し、オーバヘッド挿入回路４は、冗長情報領域に光伝送
システムの保守、運用に必要な例えばフレーム同期情報
等のオーバヘッド情報を挿入する。ＲＳ（２５５，２３
９）符号化回路５は、オーバヘッド情報およびＳＴＭ−
１６データに対して誤り訂正符号を生成し、その冗長情
報を冗長情報領域に格納する。第１の多重化回路６は、
オーバヘッド情報および冗長情報が付加されたＳＴＭ−
１６データを１６並列１６７Ｍｂｉｔ／ｓデータに多重
化し、さらに、第２の多重化回路７は、１６並列１６７
Ｍｂｉｔ／ｓデータを２．６６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化して、光伝送路に伝送する。
て、第１の多重分離回路１は、２．５Ｇｂｉｔ／ｓＳＴ
Ｍ−１６データを１６並列１５６Ｍｂｉｔ／ｓデータに
多重分離し、さらに、第２の多重分離回路２は、１６並
列１５６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉｔ
／ｓデータに多重分離する。第１の速度変換回路３は、
１２８並列１９Ｍｂｉｔ／ｓデータに冗長情報領域を付
加して、その冗長情報領域を付加した分だけ伝送速度を
上昇させ、１２８並列２１Ｍｂｉｔ／ｓデータに変換
し、オーバヘッド挿入回路４は、冗長情報領域に光伝送
システムの保守、運用に必要な例えばフレーム同期情報
等のオーバヘッド情報を挿入する。ＲＳ（２５５，２３
９）符号化回路５は、オーバヘッド情報およびＳＴＭ−
１６データに対して誤り訂正符号を生成し、その冗長情
報を冗長情報領域に格納する。第１の多重化回路６は、
オーバヘッド情報および冗長情報が付加されたＳＴＭ−
１６データを１６並列１６７Ｍｂｉｔ／ｓデータに多重
化し、さらに、第２の多重化回路７は、１６並列１６７
Ｍｂｉｔ／ｓデータを２．６６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化して、光伝送路に伝送する。
【０００５】また、第３の多重分離回路８は、第２の多
重化回路７によって多重化され、光伝送路を通じて伝送
された２．６６Ｇｂｉｔ／ｓＦＥＣフレームを１６並列
１６７Ｍｂｉｔ／ｓデータに多重分離し、さらに、第４
の多重分離回路９は、１６並列１６７Ｍｂｉｔ／ｓデー
タを１２８並列２１Ｍｂｉｔ／ｓデータに多重分離す
る。フレーム同期回路１０は、１２８並列２１Ｍｂｉｔ
／ｓデータに付加された冗長情報領域のオーバヘッド情
報に応じて１２８並列２１Ｍｂｉｔ／ｓデータの先頭位
置を検出し、ＲＳ（２５５，２３９）復号回路１１は、
１２８並列２１Ｍｂｉｔ／ｓデータを復号処理し、付加
された冗長情報領域の誤り訂正符号の冗長情報の復号に
応じてＦＥＣフレーム内のデータの誤りを検出して、元
の正しいデータに訂正する。オーバヘッド分離回路１２
は、１２８並列２１Ｍｂｉｔ／ｓデータの冗長情報領域
からオーバヘッド情報を分離し、第２の速度変換回路１
３は、１２８並列２１Ｍｂｉｔ／ｓデータから冗長情報
領域を削除して、冗長情報領域を削除した分だけ伝送速
度を１９Ｍｂｉｔ／ｓに低下させ、第３の多重化回路１
４は、１２８並列１９Ｍｂｉｔ／ｓデータを１６並列１
５６Ｍｂｉｔ／ｓデータに多重化し、さらに、第４の多
重化回路１５は、１６並列１５６Ｍｂｉｔ／ｓデータを
２．５Ｇｂｉｔ／ｓＳＴＭ−１６データに多重化する。
重化回路７によって多重化され、光伝送路を通じて伝送
された２．６６Ｇｂｉｔ／ｓＦＥＣフレームを１６並列
１６７Ｍｂｉｔ／ｓデータに多重分離し、さらに、第４
の多重分離回路９は、１６並列１６７Ｍｂｉｔ／ｓデー
タを１２８並列２１Ｍｂｉｔ／ｓデータに多重分離す
る。フレーム同期回路１０は、１２８並列２１Ｍｂｉｔ
／ｓデータに付加された冗長情報領域のオーバヘッド情
報に応じて１２８並列２１Ｍｂｉｔ／ｓデータの先頭位
置を検出し、ＲＳ（２５５，２３９）復号回路１１は、
１２８並列２１Ｍｂｉｔ／ｓデータを復号処理し、付加
された冗長情報領域の誤り訂正符号の冗長情報の復号に
応じてＦＥＣフレーム内のデータの誤りを検出して、元
の正しいデータに訂正する。オーバヘッド分離回路１２
は、１２８並列２１Ｍｂｉｔ／ｓデータの冗長情報領域
からオーバヘッド情報を分離し、第２の速度変換回路１
３は、１２８並列２１Ｍｂｉｔ／ｓデータから冗長情報
領域を削除して、冗長情報領域を削除した分だけ伝送速
度を１９Ｍｂｉｔ／ｓに低下させ、第３の多重化回路１
４は、１２８並列１９Ｍｂｉｔ／ｓデータを１６並列１
５６Ｍｂｉｔ／ｓデータに多重化し、さらに、第４の多
重化回路１５は、１６並列１５６Ｍｂｉｔ／ｓデータを
２．５Ｇｂｉｔ／ｓＳＴＭ−１６データに多重化する。
【０００６】図９はオーバヘッド挿入回路から出力され
るＦＥＣフレームを示す構成図であり、図１０はＲＳ
（２５５，２３９）符号化回路から出力されるＦＥＣフ
レームおよび第２の多重化回路から出力されるＦＥＣフ
レームを示す構成図である。図９に示すように、オーバ
ヘッド挿入回路４から出力されるＦＥＣフレームは、１
ビットのオーバヘッド情報、２３８ビットのＳＴＭ−１
６データ、１６ビットのＲＳ（２５５，２３９）誤り訂
正符号からなるサブフレーム１〜１２８により構成さ
れ、図１０に示すように、ＲＳ（２５５，２３９）符号
化回路５によって、８サブフレーム毎に誤り訂正符号化
される。例えば、サブフレーム１〜８では、オーバヘッ
ド情報およびＳＴＭ−１６データに対して誤り訂正符号
ＥＲ０−０〜ＥＲ０−１５の演算が行われ、１６ビット
のＲＳ（２５５，２３９）冗長情報領域に格納される。
また、第２の多重化回路７から出力されるＦＥＣフレー
ムは、サブフレーム１〜１２８を順次多重化することに
より生成される。ここで、ｆは任意の自然数であり、誤
り訂正符号ＥＲ０−０〜ＥＲ０−１５の多重化数を示し
ており、図９および図１０においては、ｆ＝１６の例を
示している。このＦＥＣフレームでは、第２の多重分離
回路２から出力されるＦＥＣフレームが２３８ビットの
ＳＴＭ−１６データであるのに対して、第１の速度変換
回路３によって、１ビットのオーバヘッド情報および１
６ビットのＲＳ（２５５，２３９）冗長情報からなる冗
長情報領域が付加され、その冗長情報領域を付加した分
だけ伝送速度が上昇されるので、元のＳＴＭ−１６デー
タの伝送速度に対して伝送速度が２５５／２３８倍上昇
し、ＦＥＣフレームの伝送速度は２．５Ｇｂｉｔ／ｓか
ら２．６６Ｇｂｉｔ／ｓとなる。このように、ＦＥＣフ
レームを構成することにより、ビット誤りを訂正するこ
とができるので、光ＳＮＲの劣化する光伝送システムに
おいて、高品質なサービスを提供することができ、長距
離、あるいは、大容量光伝送システムを構築することが
可能となる。また、図９および図１０に示したＦＥＣフ
レーム構成において、サブフレームにおけるＳＴＭ−１
６データを短縮して２３８ビットから１１０ビットとし
て、ＲＳ（２５５，２３９）誤り訂正符号化をＲＳ（１
２７，１１１）誤り訂正符号化とすれば、対象とする情
報に対する誤り訂正符号の比率が上昇するため、誤り訂
正性能を向上させることができる。
るＦＥＣフレームを示す構成図であり、図１０はＲＳ
（２５５，２３９）符号化回路から出力されるＦＥＣフ
レームおよび第２の多重化回路から出力されるＦＥＣフ
レームを示す構成図である。図９に示すように、オーバ
ヘッド挿入回路４から出力されるＦＥＣフレームは、１
ビットのオーバヘッド情報、２３８ビットのＳＴＭ−１
６データ、１６ビットのＲＳ（２５５，２３９）誤り訂
正符号からなるサブフレーム１〜１２８により構成さ
れ、図１０に示すように、ＲＳ（２５５，２３９）符号
化回路５によって、８サブフレーム毎に誤り訂正符号化
される。例えば、サブフレーム１〜８では、オーバヘッ
ド情報およびＳＴＭ−１６データに対して誤り訂正符号
ＥＲ０−０〜ＥＲ０−１５の演算が行われ、１６ビット
のＲＳ（２５５，２３９）冗長情報領域に格納される。
また、第２の多重化回路７から出力されるＦＥＣフレー
ムは、サブフレーム１〜１２８を順次多重化することに
より生成される。ここで、ｆは任意の自然数であり、誤
り訂正符号ＥＲ０−０〜ＥＲ０−１５の多重化数を示し
ており、図９および図１０においては、ｆ＝１６の例を
示している。このＦＥＣフレームでは、第２の多重分離
回路２から出力されるＦＥＣフレームが２３８ビットの
ＳＴＭ−１６データであるのに対して、第１の速度変換
回路３によって、１ビットのオーバヘッド情報および１
６ビットのＲＳ（２５５，２３９）冗長情報からなる冗
長情報領域が付加され、その冗長情報領域を付加した分
だけ伝送速度が上昇されるので、元のＳＴＭ−１６デー
タの伝送速度に対して伝送速度が２５５／２３８倍上昇
し、ＦＥＣフレームの伝送速度は２．５Ｇｂｉｔ／ｓか
ら２．６６Ｇｂｉｔ／ｓとなる。このように、ＦＥＣフ
レームを構成することにより、ビット誤りを訂正するこ
とができるので、光ＳＮＲの劣化する光伝送システムに
おいて、高品質なサービスを提供することができ、長距
離、あるいは、大容量光伝送システムを構築することが
可能となる。また、図９および図１０に示したＦＥＣフ
レーム構成において、サブフレームにおけるＳＴＭ−１
６データを短縮して２３８ビットから１１０ビットとし
て、ＲＳ（２５５，２３９）誤り訂正符号化をＲＳ（１
２７，１１１）誤り訂正符号化とすれば、対象とする情
報に対する誤り訂正符号の比率が上昇するため、誤り訂
正性能を向上させることができる。
【０００７】
【発明が解決しようとする課題】従来のＦＥＣフレーム
構成方法およびＦＥＣ多重化装置は以上のように構成さ
れているので、光伝送路の伝送距離をより長距離とした
り、または、波長多重システムにおいて波長数を増加さ
せると、光ＳＮＲが大幅に劣化するので、これを補うた
めに、例えば、対象とする情報に対する誤り訂正符号の
比率を上昇させることによりある程度までは補正できる
が、この対象とする情報に対する誤り訂正符号の比率の
上昇によって、第１の速度変換回路３による伝送速度の
上昇比率をより高めなくてはならず、例えば、ＲＳ（１
２７，１１１）誤り訂正符号化ではＳＴＭ−１６データ
の伝送速度が２．５Ｇｂｉｔ／ｓに対してＦＥＣフレー
ムの伝送速度が１２７／１１０倍の２．８９Ｇｂｉｔ／
ｓとなり、光伝送特性の劣化量が大きくなってしまう。
このため、対象とする情報に対する誤り訂正符号の比率
を上昇させても所定の品質の長距離、大容量光伝送シス
テムを構築できないなどの課題があった。
構成方法およびＦＥＣ多重化装置は以上のように構成さ
れているので、光伝送路の伝送距離をより長距離とした
り、または、波長多重システムにおいて波長数を増加さ
せると、光ＳＮＲが大幅に劣化するので、これを補うた
めに、例えば、対象とする情報に対する誤り訂正符号の
比率を上昇させることによりある程度までは補正できる
が、この対象とする情報に対する誤り訂正符号の比率の
上昇によって、第１の速度変換回路３による伝送速度の
上昇比率をより高めなくてはならず、例えば、ＲＳ（１
２７，１１１）誤り訂正符号化ではＳＴＭ−１６データ
の伝送速度が２．５Ｇｂｉｔ／ｓに対してＦＥＣフレー
ムの伝送速度が１２７／１１０倍の２．８９Ｇｂｉｔ／
ｓとなり、光伝送特性の劣化量が大きくなってしまう。
このため、対象とする情報に対する誤り訂正符号の比率
を上昇させても所定の品質の長距離、大容量光伝送シス
テムを構築できないなどの課題があった。
【０００８】この発明は、上記のような課題を解決する
ためになされたもので、情報に対する誤り訂正符号の比
率が上昇して伝送速度が上昇し、光伝送特性の劣化量が
増加しても、大幅な誤り訂正性能の向上が可能なＦＥＣ
フレーム構成方法およびＦＥＣ多重化装置を得ることを
目的とする。
ためになされたもので、情報に対する誤り訂正符号の比
率が上昇して伝送速度が上昇し、光伝送特性の劣化量が
増加しても、大幅な誤り訂正性能の向上が可能なＦＥＣ
フレーム構成方法およびＦＥＣ多重化装置を得ることを
目的とする。
【０００９】
【課題を解決するための手段】この発明に係るＦＥＣフ
レーム構成方法は、ｎ個のサブフレームにおける情報に
対してｍ個のサブフレーム毎に符号化し第１の誤り訂正
符号を生成して付加する第１の誤り訂正符号生成工程
と、第１の誤り訂正符号が付加されたｎ個のサブフレー
ムをｍ個のサブフレーム毎に区分して、ｎ／ｍ単位のサ
ブフレームの情報に対してｌ回インタリーブするインタ
リーブ工程と、ｎ個のサブフレームにおける情報に対し
てｍ個のサブフレーム毎に符号化し第２の誤り訂正符号
を生成して付加する第２の誤り訂正符号生成工程と、第
２の誤り訂正符号が付加されたｎ個のサブフレームをｎ
多重化してＦＥＣフレームを生成するＦＥＣフレーム生
成工程とを備えたものである。
レーム構成方法は、ｎ個のサブフレームにおける情報に
対してｍ個のサブフレーム毎に符号化し第１の誤り訂正
符号を生成して付加する第１の誤り訂正符号生成工程
と、第１の誤り訂正符号が付加されたｎ個のサブフレー
ムをｍ個のサブフレーム毎に区分して、ｎ／ｍ単位のサ
ブフレームの情報に対してｌ回インタリーブするインタ
リーブ工程と、ｎ個のサブフレームにおける情報に対し
てｍ個のサブフレーム毎に符号化し第２の誤り訂正符号
を生成して付加する第２の誤り訂正符号生成工程と、第
２の誤り訂正符号が付加されたｎ個のサブフレームをｎ
多重化してＦＥＣフレームを生成するＦＥＣフレーム生
成工程とを備えたものである。
【００１０】この発明に係るＦＥＣフレーム構成方法
は、ｎ個のサブフレームをｍ個のサブフレーム毎に区分
して、ｎ／ｍ単位のサブフレームの情報に対してｌ回イ
ンタリーブしてｎ個のサブフレームを生成するインタリ
ーブ工程と、ｎ個のサブフレームにおける情報に対して
ｍ個のサブフレーム毎に符号化し第１の誤り訂正符号を
生成して付加する第１の誤り訂正符号生成工程と、第１
の誤り訂正符号が付加されたｎ個のサブフレームに対し
てｌ回デインタリーブしてインタリーブ工程によってイ
ンタリーブされた情報を元の情報に戻すデインタリーブ
工程と、ｎ個のサブフレームにおける情報に対してｍ個
のサブフレーム毎に符号化し第２の誤り訂正符号を生成
して付加する第２の誤り訂正符号生成工程と、第２の誤
り訂正符号が付加されたｎ個のサブフレームをｎ多重化
してＦＥＣフレームを生成するＦＥＣフレーム生成工程
とを備えたものである。
は、ｎ個のサブフレームをｍ個のサブフレーム毎に区分
して、ｎ／ｍ単位のサブフレームの情報に対してｌ回イ
ンタリーブしてｎ個のサブフレームを生成するインタリ
ーブ工程と、ｎ個のサブフレームにおける情報に対して
ｍ個のサブフレーム毎に符号化し第１の誤り訂正符号を
生成して付加する第１の誤り訂正符号生成工程と、第１
の誤り訂正符号が付加されたｎ個のサブフレームに対し
てｌ回デインタリーブしてインタリーブ工程によってイ
ンタリーブされた情報を元の情報に戻すデインタリーブ
工程と、ｎ個のサブフレームにおける情報に対してｍ個
のサブフレーム毎に符号化し第２の誤り訂正符号を生成
して付加する第２の誤り訂正符号生成工程と、第２の誤
り訂正符号が付加されたｎ個のサブフレームをｎ多重化
してＦＥＣフレームを生成するＦＥＣフレーム生成工程
とを備えたものである。
【００１１】この発明に係るＦＥＣフレーム構成方法
は、ｌをｎ／ｍとしたものである。
は、ｌをｎ／ｍとしたものである。
【００１２】この発明に係るＦＥＣフレーム構成方法
は、ｌはｎ／ｍのｋ倍であり、ｋ個のＦＥＣフレームを
１周期として、各ＦＥＣフレームのそれぞれ異なる情報
に対してｎ／ｍ回のインタリーブを行うものである。
は、ｌはｎ／ｍのｋ倍であり、ｋ個のＦＥＣフレームを
１周期として、各ＦＥＣフレームのそれぞれ異なる情報
に対してｎ／ｍ回のインタリーブを行うものである。
【００１３】この発明に係るＦＥＣフレーム構成方法
は、第１の誤り訂正符号および第２の誤り訂正符号がそ
れぞれＲＳ（ｑ，ｒ）およびＲＳ（ｐ，ｑ）で表示され
るリードソロモン符号（ｐ，ｑおよびｒは自然数であ
り、ｐ＞ｑ＞ｒ、ｐは第２の誤り訂正符号の符号長、ｑ
は第２の誤り訂正符号の情報長および第１の誤り訂正符
号の符号長、ｒは第１の誤り訂正符号の情報長）とした
ものである。
は、第１の誤り訂正符号および第２の誤り訂正符号がそ
れぞれＲＳ（ｑ，ｒ）およびＲＳ（ｐ，ｑ）で表示され
るリードソロモン符号（ｐ，ｑおよびｒは自然数であ
り、ｐ＞ｑ＞ｒ、ｐは第２の誤り訂正符号の符号長、ｑ
は第２の誤り訂正符号の情報長および第１の誤り訂正符
号の符号長、ｒは第１の誤り訂正符号の情報長）とした
ものである。
【００１４】この発明に係るＦＥＣ多重化装置は、第１
のインタリーブ手段によって順序が組み替えられた並列
情報に対して第１の誤り訂正符号を生成し、冗長情報領
域に格納する第１の誤り訂正符号化手段と、第１のデイ
ンタリーブ手段によって組み直された並列情報に対して
第２の誤り訂正符号を生成し、冗長情報領域に格納する
第２の誤り訂正符号化手段と、光伝送路を通じて伝送さ
れたＦＥＣフレームの並列情報の冗長情報領域に格納さ
れた第２の誤り訂正符号を復号処理し、並列情報の誤り
を訂正する第２の誤り訂正復号手段と、第２のインタリ
ーブ手段によって組み替えられた並列情報の冗長情報領
域に格納された第１の誤り訂正符号を復号処理し、並列
情報の残留した誤りを訂正する第１の誤り訂正復号手段
と、並列情報の第２のインタリーブ手段において組み替
えられた順序を再び元の順序に組み直す第２のデインタ
リーブ手段とを備えたものである。
のインタリーブ手段によって順序が組み替えられた並列
情報に対して第１の誤り訂正符号を生成し、冗長情報領
域に格納する第１の誤り訂正符号化手段と、第１のデイ
ンタリーブ手段によって組み直された並列情報に対して
第２の誤り訂正符号を生成し、冗長情報領域に格納する
第２の誤り訂正符号化手段と、光伝送路を通じて伝送さ
れたＦＥＣフレームの並列情報の冗長情報領域に格納さ
れた第２の誤り訂正符号を復号処理し、並列情報の誤り
を訂正する第２の誤り訂正復号手段と、第２のインタリ
ーブ手段によって組み替えられた並列情報の冗長情報領
域に格納された第１の誤り訂正符号を復号処理し、並列
情報の残留した誤りを訂正する第１の誤り訂正復号手段
と、並列情報の第２のインタリーブ手段において組み替
えられた順序を再び元の順序に組み直す第２のデインタ
リーブ手段とを備えたものである。
【００１５】この発明に係るＦＥＣ多重化装置は、第２
の誤り訂正復号手段、第２のインタリーブ手段、第１の
誤り訂正復号手段、および第２のデインタリーブ手段か
らなる誤り訂正手段を多段縦続接続したものである。
の誤り訂正復号手段、第２のインタリーブ手段、第１の
誤り訂正復号手段、および第２のデインタリーブ手段か
らなる誤り訂正手段を多段縦続接続したものである。
【００１６】この発明に係るＦＥＣ多重化装置は、ＦＥ
Ｃフレーム構成方法に応じてＦＥＣフレームを構成する
と共に、その構成されたＦＥＣフレームを処理するもの
である。
Ｃフレーム構成方法に応じてＦＥＣフレームを構成する
と共に、その構成されたＦＥＣフレームを処理するもの
である。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＦ
ＥＣフレーム構成方法およびＦＥＣ多重化装置を適用し
た光伝送システムを示す構成図であり、図において、２
１はＳＴＭ−１６光信号を受信し、光信号を電気信号に
変換する第１の光受信器、２２は第１の光受信器２１か
らの電気信号を多重分離し、オーバヘッド情報の挿入、
および誤り訂正符号化等を行った後で再び多重化を行
い、ＦＥＣフレームを構成するＦＥＣ多重化回路（ＦＥ
Ｃ多重化装置）、２３はＦＥＣフレームを光信号に変換
する第１の光送信器である。２４は光信号のＦＥＣフレ
ームを伝送する光伝送路、２５は光伝送路２４によって
伝送されたＦＥＣフレームを光信号から電気信号に変換
する第２の光受信器、２６は第２の光受信器２５からの
電気信号を多重分離し、ＦＥＣフレームのフレーム同
期、誤り訂正符号の復号およびオーバヘッド情報の分離
等の処理を行った後で、再び多重化を行うＦＥＣ多重分
離回路（ＦＥＣ多重化装置）、２７はＦＥＣ多重分離回
路２６からの電気信号を光信号に変換してＳＴＭ−１６
光信号を出力する第２の光送信器である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＦ
ＥＣフレーム構成方法およびＦＥＣ多重化装置を適用し
た光伝送システムを示す構成図であり、図において、２
１はＳＴＭ−１６光信号を受信し、光信号を電気信号に
変換する第１の光受信器、２２は第１の光受信器２１か
らの電気信号を多重分離し、オーバヘッド情報の挿入、
および誤り訂正符号化等を行った後で再び多重化を行
い、ＦＥＣフレームを構成するＦＥＣ多重化回路（ＦＥ
Ｃ多重化装置）、２３はＦＥＣフレームを光信号に変換
する第１の光送信器である。２４は光信号のＦＥＣフレ
ームを伝送する光伝送路、２５は光伝送路２４によって
伝送されたＦＥＣフレームを光信号から電気信号に変換
する第２の光受信器、２６は第２の光受信器２５からの
電気信号を多重分離し、ＦＥＣフレームのフレーム同
期、誤り訂正符号の復号およびオーバヘッド情報の分離
等の処理を行った後で、再び多重化を行うＦＥＣ多重分
離回路（ＦＥＣ多重化装置）、２７はＦＥＣ多重分離回
路２６からの電気信号を光信号に変換してＳＴＭ−１６
光信号を出力する第２の光送信器である。
【００１８】図２はこの発明の実施の形態１によるＦＥ
Ｃ多重化装置を示す構成図であり、図において、上段は
図１におけるＦＥＣ多重化回路２２、下段は図１におけ
るＦＥＣ多重分離回路２６を示すものである。図におい
て、１は２．５Ｇｂｉｔ／ｓＳＴＭ−１６データを１６
並列１５６Ｍｂｉｔ／ｓデータに多重分離する第１の多
重分離回路（第１の多重分離手段）、２は１６並列１５
６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉｔ／ｓデ
ータに多重分離する第２の多重分離回路（第１の多重分
離手段）である。３１は１２８並列１９Ｍｂｉｔ／ｓデ
ータに冗長情報領域を付加して、その冗長情報領域を付
加した分だけ伝送速度を２２Ｍｂｉｔ／ｓに上昇させる
第１の速度変換回路（第１の速度変換手段）、４は光伝
送システムの保守、運用に必要な例えば、フレーム同期
情報等のオーバヘッド情報を冗長情報領域に挿入するオ
ーバヘッド挿入回路（オーバヘッド挿入手段）である。
３２は１２８並列２２Ｍｂｉｔ／ｓデータの順序を組み
替える第１のインタリーブ回路（第１のインタリーブ手
段）、３３はＲＳ（２３９，２２３）誤り訂正符号化を
行い、その誤り訂正符号の冗長情報を冗長情報領域に格
納するＲＳ（２３９，２２３）符号化回路（第１の誤り
訂正符号化手段）である。３４は第１のインタリーブ回
路３２において組み替えられた１２８並列２２Ｍｂｉｔ
／ｓデータの順序を再び元の順序に組み直す第１のデイ
ンタリーブ回路（第１のデインタリーブ手段）、５はＲ
Ｓ（２５５，２３９）誤り訂正符号化を行い、その誤り
訂正符号の冗長情報を冗長情報領域に格納するＲＳ（２
５５，２３９）符号化回路（第２の誤り訂正符号化手
段）である。６は１２８並列２２Ｍｂｉｔ／ｓデータを
１６並列１７９Ｍｂｉｔ／ｓデータに多重化する第１の
多重化回路（第１の多重化手段）、７は１６並列１７９
Ｍｂｉｔ／ｓデータを２．８６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化する第２の多重化回路（第１の多重化手
段）である。
Ｃ多重化装置を示す構成図であり、図において、上段は
図１におけるＦＥＣ多重化回路２２、下段は図１におけ
るＦＥＣ多重分離回路２６を示すものである。図におい
て、１は２．５Ｇｂｉｔ／ｓＳＴＭ−１６データを１６
並列１５６Ｍｂｉｔ／ｓデータに多重分離する第１の多
重分離回路（第１の多重分離手段）、２は１６並列１５
６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉｔ／ｓデ
ータに多重分離する第２の多重分離回路（第１の多重分
離手段）である。３１は１２８並列１９Ｍｂｉｔ／ｓデ
ータに冗長情報領域を付加して、その冗長情報領域を付
加した分だけ伝送速度を２２Ｍｂｉｔ／ｓに上昇させる
第１の速度変換回路（第１の速度変換手段）、４は光伝
送システムの保守、運用に必要な例えば、フレーム同期
情報等のオーバヘッド情報を冗長情報領域に挿入するオ
ーバヘッド挿入回路（オーバヘッド挿入手段）である。
３２は１２８並列２２Ｍｂｉｔ／ｓデータの順序を組み
替える第１のインタリーブ回路（第１のインタリーブ手
段）、３３はＲＳ（２３９，２２３）誤り訂正符号化を
行い、その誤り訂正符号の冗長情報を冗長情報領域に格
納するＲＳ（２３９，２２３）符号化回路（第１の誤り
訂正符号化手段）である。３４は第１のインタリーブ回
路３２において組み替えられた１２８並列２２Ｍｂｉｔ
／ｓデータの順序を再び元の順序に組み直す第１のデイ
ンタリーブ回路（第１のデインタリーブ手段）、５はＲ
Ｓ（２５５，２３９）誤り訂正符号化を行い、その誤り
訂正符号の冗長情報を冗長情報領域に格納するＲＳ（２
５５，２３９）符号化回路（第２の誤り訂正符号化手
段）である。６は１２８並列２２Ｍｂｉｔ／ｓデータを
１６並列１７９Ｍｂｉｔ／ｓデータに多重化する第１の
多重化回路（第１の多重化手段）、７は１６並列１７９
Ｍｂｉｔ／ｓデータを２．８６Ｇｂｉｔ／ｓＦＥＣフレ
ームに多重化する第２の多重化回路（第１の多重化手
段）である。
【００１９】８は２．８６Ｇｂｉｔ／ｓＦＥＣフレーム
を１６並列１７９Ｍｂｉｔ／ｓデータに多重分離する第
３の多重分離回路（第２の多重分離手段）、９は１６並
列１７９Ｍｂｉｔ／ｓデータを１２８並列２２Ｍｂｉｔ
／ｓデータに多重分離する第４の多重分離回路（第２の
多重分離手段）、１０は冗長情報領域に格納されたオー
バヘッド情報に応じて１２８並列２２Ｍｂｉｔ／ｓデー
タの先頭位置を検出するフレーム同期回路（フレーム同
期手段）である。４０は誤り訂正回路（誤り訂正手段）
であり、この誤り訂正回路４０において、１１は１２８
並列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ（２５
５，２３９）誤り訂正符号の復号に応じて、ビット誤り
を訂正するＲＳ（２５５，２３９）復号回路（第２の誤
り訂正復号手段）、３５は１２８並列２２Ｍｂｉｔ／ｓ
データの順序を第１のインタリーブ回路３２と同様に組
み替える第２のインタリーブ回路（第２のインタリーブ
手段）、３６はＲＳ（２５５，２３９）冗長情報を除く
１２８並列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ
（２３９，２２３）誤り訂正符号の復号に応じてビット
誤りを訂正するＲＳ（２３９，２２３）復号回路（第１
の誤り訂正復号手段）、３７は第２のインタリーブ回路
３５において組み替えられた１２８並列２２Ｍｂｉｔ／
ｓデータの順序を再び元の順序に組み直す第２のデイン
タリーブ回路（第２のデインタリーブ手段）である。１
２は冗長情報領域からオーバヘッド情報を分離するオー
バヘッド分離回路（オーバヘッド分離手段）、３８は１
２８並列２２Ｍｂｉｔ／ｓデータから冗長情報領域を削
除して、その冗長情報領域を削除した分だけ、伝送速度
を１９Ｍｂｉｔ／ｓに低下させる第２の速度変換回路
（第２の速度変換手段）である。１４は１２８並列１９
Ｍｂｉｔ／ｓデータを１６並列１５６Ｍｂｉｔ／ｓデー
タに多重化する第３の多重化回路（第２の多重化手
段）、１５は１６並列１５６Ｍｂｉｔ／ｓデータを２．
５Ｇｂｉｔ／ｓＳＴＭ−１６データに多重化する第４の
多重化回路（第２の多重化手段）である。
を１６並列１７９Ｍｂｉｔ／ｓデータに多重分離する第
３の多重分離回路（第２の多重分離手段）、９は１６並
列１７９Ｍｂｉｔ／ｓデータを１２８並列２２Ｍｂｉｔ
／ｓデータに多重分離する第４の多重分離回路（第２の
多重分離手段）、１０は冗長情報領域に格納されたオー
バヘッド情報に応じて１２８並列２２Ｍｂｉｔ／ｓデー
タの先頭位置を検出するフレーム同期回路（フレーム同
期手段）である。４０は誤り訂正回路（誤り訂正手段）
であり、この誤り訂正回路４０において、１１は１２８
並列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ（２５
５，２３９）誤り訂正符号の復号に応じて、ビット誤り
を訂正するＲＳ（２５５，２３９）復号回路（第２の誤
り訂正復号手段）、３５は１２８並列２２Ｍｂｉｔ／ｓ
データの順序を第１のインタリーブ回路３２と同様に組
み替える第２のインタリーブ回路（第２のインタリーブ
手段）、３６はＲＳ（２５５，２３９）冗長情報を除く
１２８並列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ
（２３９，２２３）誤り訂正符号の復号に応じてビット
誤りを訂正するＲＳ（２３９，２２３）復号回路（第１
の誤り訂正復号手段）、３７は第２のインタリーブ回路
３５において組み替えられた１２８並列２２Ｍｂｉｔ／
ｓデータの順序を再び元の順序に組み直す第２のデイン
タリーブ回路（第２のデインタリーブ手段）である。１
２は冗長情報領域からオーバヘッド情報を分離するオー
バヘッド分離回路（オーバヘッド分離手段）、３８は１
２８並列２２Ｍｂｉｔ／ｓデータから冗長情報領域を削
除して、その冗長情報領域を削除した分だけ、伝送速度
を１９Ｍｂｉｔ／ｓに低下させる第２の速度変換回路
（第２の速度変換手段）である。１４は１２８並列１９
Ｍｂｉｔ／ｓデータを１６並列１５６Ｍｂｉｔ／ｓデー
タに多重化する第３の多重化回路（第２の多重化手
段）、１５は１６並列１５６Ｍｂｉｔ／ｓデータを２．
５Ｇｂｉｔ／ｓＳＴＭ−１６データに多重化する第４の
多重化回路（第２の多重化手段）である。
【００２０】次に動作について説明する。図１におい
て、第１の光受信器２１は、ＳＴＭ−１６光信号を受信
し、光信号を電気信号に変換する。ＦＥＣ多重化回路２
２は、その変換された電気信号を多重分離し、冗長情報
領域にオーバヘッド情報、および誤り訂正符号を格納し
て、再び多重化を行いＦＥＣフレームを構成する。第１
の光送信器２３は、ＦＥＣフレームを光信号に変換して
光ファイバからなる光伝送路２４に送出する。第２の光
受信器２５は、光伝送路２４を通じて伝送されたＦＥＣ
フレームを光信号から電気信号に変換する。ＦＥＣ多重
分離回路２６は、その変換された電気信号を多重分離
し、冗長情報領域に格納されたオーバヘッド情報に応じ
てＦＥＣフレームをフレーム同期させると共に、誤り訂
正符号を復号してビット誤りを訂正して、さらに、冗長
情報領域を削除して、再び多重化を行う。第２の光送信
器２７は、ＦＥＣ多重分離回路２６からの電気信号を光
信号に変換してＳＴＭ−１６光信号を出力する。ここ
で、光伝送路２４では光信号の長距離大容量伝送に起因
して光ＳＮＲが劣化するので、第２の光受信器２５から
出力されるＦＥＣフレームでは多数のビット誤りが生じ
ており、このビット誤りはＦＥＣ多重分離回路２６で訂
正され、第２の光送信器２７が出力するＳＴＭ−１６光
信号のビット誤り率が大幅に向上し、所定の品質の通信
サービスを提供することができる。
て、第１の光受信器２１は、ＳＴＭ−１６光信号を受信
し、光信号を電気信号に変換する。ＦＥＣ多重化回路２
２は、その変換された電気信号を多重分離し、冗長情報
領域にオーバヘッド情報、および誤り訂正符号を格納し
て、再び多重化を行いＦＥＣフレームを構成する。第１
の光送信器２３は、ＦＥＣフレームを光信号に変換して
光ファイバからなる光伝送路２４に送出する。第２の光
受信器２５は、光伝送路２４を通じて伝送されたＦＥＣ
フレームを光信号から電気信号に変換する。ＦＥＣ多重
分離回路２６は、その変換された電気信号を多重分離
し、冗長情報領域に格納されたオーバヘッド情報に応じ
てＦＥＣフレームをフレーム同期させると共に、誤り訂
正符号を復号してビット誤りを訂正して、さらに、冗長
情報領域を削除して、再び多重化を行う。第２の光送信
器２７は、ＦＥＣ多重分離回路２６からの電気信号を光
信号に変換してＳＴＭ−１６光信号を出力する。ここ
で、光伝送路２４では光信号の長距離大容量伝送に起因
して光ＳＮＲが劣化するので、第２の光受信器２５から
出力されるＦＥＣフレームでは多数のビット誤りが生じ
ており、このビット誤りはＦＥＣ多重分離回路２６で訂
正され、第２の光送信器２７が出力するＳＴＭ−１６光
信号のビット誤り率が大幅に向上し、所定の品質の通信
サービスを提供することができる。
【００２１】図２の上段、すなわち、ＦＥＣ多重化回路
２２において、第１の多重分離回路１は、２．５Ｇｂｉ
ｔ／ｓＳＴＭ−１６データを１６並列１５６Ｍｂｉｔ／
ｓデータに多重分離し、第２の多重分離回路２は、１６
並列１５６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉ
ｔ／ｓデータに多重分離する。第１の速度変換回路３１
は、１２８並列１９Ｍｂｉｔ／ｓデータに冗長情報領域
を付加して、その冗長情報領域を付加した分だけ伝送速
度を２２Ｍｂｉｔ／ｓに上昇させ、オーバヘッド挿入回
路４は、光伝送システムの保守、運用に必要な例えば、
フレーム同期情報等のオーバヘッド情報を冗長情報領域
に挿入する。第１のインタリーブ回路３２は、１２８並
列２２Ｍｂｉｔ／ｓデータの順序を組み替え、ＲＳ（２
３９，２２３）符号化回路３３は、ＲＳ（２３９，２２
３）誤り訂正符号化を行い、その誤り訂正符号の冗長情
報を冗長情報領域に格納する。第１のデインタリーブ回
路３４は、第１のインタリーブ回路３２において組み替
えられた１２８並列２２Ｍｂｉｔ／ｓデータの順序を再
び元の順序に組み直し、ＲＳ（２５５，２３９）符号化
回路５は、ＲＳ（２５５，２３９）誤り訂正符号化を行
い、その誤り訂正符号の冗長情報を冗長情報領域に格納
する。第１の多重化回路６は、１２８並列２２Ｍｂｉｔ
／ｓデータを１６並列１７９Ｍｂｉｔ／ｓデータに多重
化し、第２の多重化回路７は、さらに１６並列１７９Ｍ
ｂｉｔ／ｓデータを多重化して２．８６Ｇｂｉｔ／ｓＦ
ＥＣフレームを出力する。
２２において、第１の多重分離回路１は、２．５Ｇｂｉ
ｔ／ｓＳＴＭ−１６データを１６並列１５６Ｍｂｉｔ／
ｓデータに多重分離し、第２の多重分離回路２は、１６
並列１５６Ｍｂｉｔ／ｓデータを１２８並列１９Ｍｂｉ
ｔ／ｓデータに多重分離する。第１の速度変換回路３１
は、１２８並列１９Ｍｂｉｔ／ｓデータに冗長情報領域
を付加して、その冗長情報領域を付加した分だけ伝送速
度を２２Ｍｂｉｔ／ｓに上昇させ、オーバヘッド挿入回
路４は、光伝送システムの保守、運用に必要な例えば、
フレーム同期情報等のオーバヘッド情報を冗長情報領域
に挿入する。第１のインタリーブ回路３２は、１２８並
列２２Ｍｂｉｔ／ｓデータの順序を組み替え、ＲＳ（２
３９，２２３）符号化回路３３は、ＲＳ（２３９，２２
３）誤り訂正符号化を行い、その誤り訂正符号の冗長情
報を冗長情報領域に格納する。第１のデインタリーブ回
路３４は、第１のインタリーブ回路３２において組み替
えられた１２８並列２２Ｍｂｉｔ／ｓデータの順序を再
び元の順序に組み直し、ＲＳ（２５５，２３９）符号化
回路５は、ＲＳ（２５５，２３９）誤り訂正符号化を行
い、その誤り訂正符号の冗長情報を冗長情報領域に格納
する。第１の多重化回路６は、１２８並列２２Ｍｂｉｔ
／ｓデータを１６並列１７９Ｍｂｉｔ／ｓデータに多重
化し、第２の多重化回路７は、さらに１６並列１７９Ｍ
ｂｉｔ／ｓデータを多重化して２．８６Ｇｂｉｔ／ｓＦ
ＥＣフレームを出力する。
【００２２】一方、図２の下段、すなわち、ＦＥＣ多重
分離回路２６において、第３の多重分離回路８は、２．
８６Ｇｂｉｔ／ｓＦＥＣフレームを１６並列１７９Ｍｂ
ｉｔ／ｓデータに多重分離し、第４の多重分離回路９
は、さらに１６並列１７９Ｍｂｉｔ／ｓデータを１２８
並列２２Ｍｂｉｔ／ｓデータに多重分離する。フレーム
同期回路１０は、冗長情報領域に格納されたオーバヘッ
ド情報を検定し、１２８並列２２Ｍｂｉｔ／ｓデータの
先頭位置を検出する。誤り訂正回路４０におけるＲＳ
（２５５，２３９）復号回路１１は、１２８並列２２Ｍ
ｂｉｔ／ｓデータを復号処理し、ＲＳ（２５５，２３
９）誤り訂正符号の復号に応じてビット誤りを訂正す
る。第２のインタリーブ回路３５は、１２８並列２２Ｍ
ｂｉｔ／ｓデータの順序を第１のインタリーブ回路３２
と同様に組み替え、ＲＳ（２３９，２２３）復号回路３
６は、ＲＳ（２５５，２３９）冗長情報を除く１２８並
列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ（２３
９，２２３）誤り訂正符号の復号に応じてビット誤りを
訂正する。第２のデインタリーブ回路３７は、第２のイ
ンタリーブ回路３５において組み替えられた１２８並列
２２Ｍｂｉｔ／ｓデータの順序を再び元の順序に組み直
す。オーバヘッド分離回路１２は、冗長情報領域からオ
ーバヘッド情報を分離し、第２の速度変換回路３８は、
１２８並列２２Ｍｂｉｔ／ｓデータから冗長情報領域を
削除し、その冗長情報領域を削除した分だけ伝送速度を
１９Ｍｂｉｔ／ｓに低下させる。第３の多重化回路１４
は、１２８並列１９Ｍｂｉｔ／ｓデータを１６並列１５
６Ｍｂｉｔ／ｓデータに多重化し、第４の多重化回路１
５は、さらに１６並列１５６Ｍｂｉｔ／ｓデータを多重
化して２．５Ｇｂｉｔ／ｓＳＴＭ−１６データを出力す
る。
分離回路２６において、第３の多重分離回路８は、２．
８６Ｇｂｉｔ／ｓＦＥＣフレームを１６並列１７９Ｍｂ
ｉｔ／ｓデータに多重分離し、第４の多重分離回路９
は、さらに１６並列１７９Ｍｂｉｔ／ｓデータを１２８
並列２２Ｍｂｉｔ／ｓデータに多重分離する。フレーム
同期回路１０は、冗長情報領域に格納されたオーバヘッ
ド情報を検定し、１２８並列２２Ｍｂｉｔ／ｓデータの
先頭位置を検出する。誤り訂正回路４０におけるＲＳ
（２５５，２３９）復号回路１１は、１２８並列２２Ｍ
ｂｉｔ／ｓデータを復号処理し、ＲＳ（２５５，２３
９）誤り訂正符号の復号に応じてビット誤りを訂正す
る。第２のインタリーブ回路３５は、１２８並列２２Ｍ
ｂｉｔ／ｓデータの順序を第１のインタリーブ回路３２
と同様に組み替え、ＲＳ（２３９，２２３）復号回路３
６は、ＲＳ（２５５，２３９）冗長情報を除く１２８並
列２２Ｍｂｉｔ／ｓデータを復号処理し、ＲＳ（２３
９，２２３）誤り訂正符号の復号に応じてビット誤りを
訂正する。第２のデインタリーブ回路３７は、第２のイ
ンタリーブ回路３５において組み替えられた１２８並列
２２Ｍｂｉｔ／ｓデータの順序を再び元の順序に組み直
す。オーバヘッド分離回路１２は、冗長情報領域からオ
ーバヘッド情報を分離し、第２の速度変換回路３８は、
１２８並列２２Ｍｂｉｔ／ｓデータから冗長情報領域を
削除し、その冗長情報領域を削除した分だけ伝送速度を
１９Ｍｂｉｔ／ｓに低下させる。第３の多重化回路１４
は、１２８並列１９Ｍｂｉｔ／ｓデータを１６並列１５
６Ｍｂｉｔ／ｓデータに多重化し、第４の多重化回路１
５は、さらに１６並列１５６Ｍｂｉｔ／ｓデータを多重
化して２．５Ｇｂｉｔ／ｓＳＴＭ−１６データを出力す
る。
【００２３】図３はオーバヘッド挿入回路から出力され
るＦＥＣフレームを示す構成図であり、図４はＲＳ（２
３９，２２３）符号化回路から出力されるＦＥＣフレー
ムを示す構成図であり、図５はＲＳ（２５５，２３９）
符号化回路から出力されるＦＥＣフレームおよび第２の
多重化回路から出力されるＦＥＣフレームを示す構成図
である。図３に示すように、オーバヘッド挿入回路４か
ら出力される１２８並列２２Ｍｂｉｔ／ｓデータは、１
ビットのオーバヘッド情報、２２２ビットのＳＴＭ−１
６データ、１６ビットのＲＳ（２３９，２２３）冗長情
報、および１６ビットのＲＳ（２５５，２３９）冗長情
報からなるｎ（ｎ＝１２８）個のサブフレームにより構
成されている。ここで、ＳＴＭ−１６データを伝送情報
とし、オーバヘッド情報、ＲＳ（２３９，２２３）冗長
情報、およびＲＳ（２５５，２３９）冗長情報は、冗長
情報領域に格納されるものとする。オーバヘッド挿入回
路４では、サブフレーム１〜１２８のそれぞれのオーバ
ヘッド情報領域にオーバヘッド情報を格納する。図３で
は、サブフレーム１〜１２８をｍ（ｍ＝８）個のサブフ
レーム毎に区分して、ｎ／ｍ（１２８／８＝１６）単位
のサブフレームのオーバヘッド情報領域にオーバヘッド
情報ＯＨ１〜ＯＨ１６が格納されているものとして示し
ている。第１のインタリーブ回路３２では、図３に示し
た１２８並列２２Ｍｂｉｔ／ｓデータに対し、図４に示
す１２８並列２２Ｍｂｉｔ／ｓデータのようにｍ（ｍ＝
８）個のサブフレーム毎に区分して、ｎ／ｍ（１２８／
８＝１６）単位のサブフレームのデータの順序を組み替
える。ここでは、データの組み替えの一例として、１列
目は入れ替えなし、２列目は８サブフレーム毎に１つ上
にシフト、３列目は２つ上にシフト、・・・、１６列目
は上に１５シフト、１７列目は上に１６シフト（入れ替
えなしと同一）の場合、すなわち、ｌ（ｌ＝１６）回イ
ンタリーブした場合を示している（インタリーブ工
程）。ＲＳ（２３９，２２３）符号化回路３３は、図４
に示した１２８並列２２Ｍｂｉｔ／ｓデータのように、
オーバヘッド情報およびＳＴＭ−１６データを対象とし
て、８個のサブフレーム毎にＲＳ（２３９，２２３）誤
り訂正符号を生成し、その誤り訂正符号の冗長情報を冗
長情報領域のＲＳ（２３９，２２３）誤り訂正符号領域
にそれぞれ格納する（第1の誤り訂正符号生成工程）。
第１のデインタリーブ回路３４は、図４に示した１２８
並列２２Ｍｂｉｔ／ｓデータに対して、図５に示す１２
８並列２２Ｍｂｉｔ／ｓデータようにＳＴＭ−１６デー
タ領域が元の順序となるように８個のサブフレーム毎に
データの順序を組み直す（インタリーブ工程、デインタ
リーブ工程）。ＲＳ（２５５，２３９）符号化回路５
は、図５の上段に示した１２８並列２２Ｍｂｉｔ／ｓデ
ータのように、オーバヘッド情報、ＳＴＭ−１６データ
およびＲＳ（２３９，２２３）冗長情報を対象として、
８個のサブフレーム毎にＲＳ（２５５，２３９）誤り訂
正符号を生成し、その誤り訂正符号の冗長情報を冗長情
報領域のＲＳ（２５５，２３９）誤り訂正符号の冗長領
域にそれぞれ格納する（第２の誤り訂正符号生成工
程）。図５の上段に示した１２８並列２２Ｍｂｉｔ／ｓ
データは、第１の多重化回路６および第２の多重化回路
７において多重化され、図５の下段に示す２．８６Ｇｂ
ｉｔ／ｓＦＥＣフレームが構成される。ここで、ｆは
（ｎ／ｍ＝１２８／８＝１６）である。この実施の形態
１のＦＥＣフレームでは、元のＳＴＭ−１６データの
２．８６Ｇｂｉｔ／ｓの伝送速度に対して、２２２ビッ
トのＳＴＭ−１６データに３３ビットの冗長情報領域が
付加され、伝送速度が２５５／２２２倍に上昇するの
で、ＦＥＣフレームの伝送速度は２．８６Ｇｂｉｔ／ｓ
となる。
るＦＥＣフレームを示す構成図であり、図４はＲＳ（２
３９，２２３）符号化回路から出力されるＦＥＣフレー
ムを示す構成図であり、図５はＲＳ（２５５，２３９）
符号化回路から出力されるＦＥＣフレームおよび第２の
多重化回路から出力されるＦＥＣフレームを示す構成図
である。図３に示すように、オーバヘッド挿入回路４か
ら出力される１２８並列２２Ｍｂｉｔ／ｓデータは、１
ビットのオーバヘッド情報、２２２ビットのＳＴＭ−１
６データ、１６ビットのＲＳ（２３９，２２３）冗長情
報、および１６ビットのＲＳ（２５５，２３９）冗長情
報からなるｎ（ｎ＝１２８）個のサブフレームにより構
成されている。ここで、ＳＴＭ−１６データを伝送情報
とし、オーバヘッド情報、ＲＳ（２３９，２２３）冗長
情報、およびＲＳ（２５５，２３９）冗長情報は、冗長
情報領域に格納されるものとする。オーバヘッド挿入回
路４では、サブフレーム１〜１２８のそれぞれのオーバ
ヘッド情報領域にオーバヘッド情報を格納する。図３で
は、サブフレーム１〜１２８をｍ（ｍ＝８）個のサブフ
レーム毎に区分して、ｎ／ｍ（１２８／８＝１６）単位
のサブフレームのオーバヘッド情報領域にオーバヘッド
情報ＯＨ１〜ＯＨ１６が格納されているものとして示し
ている。第１のインタリーブ回路３２では、図３に示し
た１２８並列２２Ｍｂｉｔ／ｓデータに対し、図４に示
す１２８並列２２Ｍｂｉｔ／ｓデータのようにｍ（ｍ＝
８）個のサブフレーム毎に区分して、ｎ／ｍ（１２８／
８＝１６）単位のサブフレームのデータの順序を組み替
える。ここでは、データの組み替えの一例として、１列
目は入れ替えなし、２列目は８サブフレーム毎に１つ上
にシフト、３列目は２つ上にシフト、・・・、１６列目
は上に１５シフト、１７列目は上に１６シフト（入れ替
えなしと同一）の場合、すなわち、ｌ（ｌ＝１６）回イ
ンタリーブした場合を示している（インタリーブ工
程）。ＲＳ（２３９，２２３）符号化回路３３は、図４
に示した１２８並列２２Ｍｂｉｔ／ｓデータのように、
オーバヘッド情報およびＳＴＭ−１６データを対象とし
て、８個のサブフレーム毎にＲＳ（２３９，２２３）誤
り訂正符号を生成し、その誤り訂正符号の冗長情報を冗
長情報領域のＲＳ（２３９，２２３）誤り訂正符号領域
にそれぞれ格納する（第1の誤り訂正符号生成工程）。
第１のデインタリーブ回路３４は、図４に示した１２８
並列２２Ｍｂｉｔ／ｓデータに対して、図５に示す１２
８並列２２Ｍｂｉｔ／ｓデータようにＳＴＭ−１６デー
タ領域が元の順序となるように８個のサブフレーム毎に
データの順序を組み直す（インタリーブ工程、デインタ
リーブ工程）。ＲＳ（２５５，２３９）符号化回路５
は、図５の上段に示した１２８並列２２Ｍｂｉｔ／ｓデ
ータのように、オーバヘッド情報、ＳＴＭ−１６データ
およびＲＳ（２３９，２２３）冗長情報を対象として、
８個のサブフレーム毎にＲＳ（２５５，２３９）誤り訂
正符号を生成し、その誤り訂正符号の冗長情報を冗長情
報領域のＲＳ（２５５，２３９）誤り訂正符号の冗長領
域にそれぞれ格納する（第２の誤り訂正符号生成工
程）。図５の上段に示した１２８並列２２Ｍｂｉｔ／ｓ
データは、第１の多重化回路６および第２の多重化回路
７において多重化され、図５の下段に示す２．８６Ｇｂ
ｉｔ／ｓＦＥＣフレームが構成される。ここで、ｆは
（ｎ／ｍ＝１２８／８＝１６）である。この実施の形態
１のＦＥＣフレームでは、元のＳＴＭ−１６データの
２．８６Ｇｂｉｔ／ｓの伝送速度に対して、２２２ビッ
トのＳＴＭ−１６データに３３ビットの冗長情報領域が
付加され、伝送速度が２５５／２２２倍に上昇するの
で、ＦＥＣフレームの伝送速度は２．８６Ｇｂｉｔ／ｓ
となる。
【００２４】一方、ＦＥＣ多重分離回路２６において
は、ＲＳ（２５５，２３９）復号回路１１で、図５の上
段に示した１２８並列２２Ｍｂｉｔ／ｓデータのオーバ
ヘッド情報、ＳＴＭ−１６データ、ＲＳ（２３９，２２
３）冗長情報、およびＲＳ（２５５，２３９）冗長情報
に対して８個のサブフレーム毎にＲＳ（２５５，２３
９）誤り訂正復号化を行うことにより、ＲＳ（２５５，
２３９）誤り訂正符号の復号に応じて、オーバヘッド情
報、ＳＴＭ−１６データ、ＲＳ（２３９、２２３）の冗
長情報およびＲＳ（２５５，２３９）冗長情報のビット
誤りを訂正する。ここで、訂正性能を越える多数のビッ
ト誤りが発生している場合には、ＲＳ（２５５，２３
９）復号回路１１の出力データにはビット誤りが残留す
る。第２のインタリーブ回路３５は、１２８並列２２Ｍ
ｂｉｔ／ｓデータの順序を第１のインタリーブ回路３２
と同様に組み替え、ＲＳ（２３９，２２３）復号回路３
６は、図４に示した１２８並列２２Ｍｂｉｔ／ｓデータ
のオーバヘッド情報、ＳＴＭ−１６データ、およびＲＳ
（２３９，２２３）冗長情報に対して８個のサブフレー
ム毎にＲＳ（２３９，２２３）誤り訂正復号化を行うこ
とにより、ＲＳ（２３９，２２３）誤り訂正符号の復号
に応じて、各符号内に残留したビット誤りを訂正する。
このように、ＲＳ（２５５，２３９）誤り訂正符号とＲ
Ｓ（２３９，２２３）誤り訂正符号とでは、誤り訂正符
号化の対象となる情報が組み替えられており、このため
ビット誤りが各符号間で分散するので、大幅に誤り訂正
性能を向上することが可能となる。第２のデインタリー
ブ回路３７は、第２のインタリーブ回路３５において組
み替えられた１２８並列２２Ｍｂｉｔ／ｓデータの順序
を再び元の順序に組み直す。
は、ＲＳ（２５５，２３９）復号回路１１で、図５の上
段に示した１２８並列２２Ｍｂｉｔ／ｓデータのオーバ
ヘッド情報、ＳＴＭ−１６データ、ＲＳ（２３９，２２
３）冗長情報、およびＲＳ（２５５，２３９）冗長情報
に対して８個のサブフレーム毎にＲＳ（２５５，２３
９）誤り訂正復号化を行うことにより、ＲＳ（２５５，
２３９）誤り訂正符号の復号に応じて、オーバヘッド情
報、ＳＴＭ−１６データ、ＲＳ（２３９、２２３）の冗
長情報およびＲＳ（２５５，２３９）冗長情報のビット
誤りを訂正する。ここで、訂正性能を越える多数のビッ
ト誤りが発生している場合には、ＲＳ（２５５，２３
９）復号回路１１の出力データにはビット誤りが残留す
る。第２のインタリーブ回路３５は、１２８並列２２Ｍ
ｂｉｔ／ｓデータの順序を第１のインタリーブ回路３２
と同様に組み替え、ＲＳ（２３９，２２３）復号回路３
６は、図４に示した１２８並列２２Ｍｂｉｔ／ｓデータ
のオーバヘッド情報、ＳＴＭ−１６データ、およびＲＳ
（２３９，２２３）冗長情報に対して８個のサブフレー
ム毎にＲＳ（２３９，２２３）誤り訂正復号化を行うこ
とにより、ＲＳ（２３９，２２３）誤り訂正符号の復号
に応じて、各符号内に残留したビット誤りを訂正する。
このように、ＲＳ（２５５，２３９）誤り訂正符号とＲ
Ｓ（２３９，２２３）誤り訂正符号とでは、誤り訂正符
号化の対象となる情報が組み替えられており、このため
ビット誤りが各符号間で分散するので、大幅に誤り訂正
性能を向上することが可能となる。第２のデインタリー
ブ回路３７は、第２のインタリーブ回路３５において組
み替えられた１２８並列２２Ｍｂｉｔ／ｓデータの順序
を再び元の順序に組み直す。
【００２５】以上のように、この実施の形態１によれ
ば、ＦＥＣフレーム構成方法およびＦＥＣ多重化装置に
おいて、２種類の誤り訂正符号化を行い、第１のインタ
リーブ回路３２、第１のデインタリーブ回路３４、第２
のインタリーブ回路３５、および第２のデインタリーブ
回路３７を配置し、２種類の誤り訂正符号間で情報の組
み替えを行っているので、従来の技術で示した構成に比
べて大幅に誤り訂正性能が向上し、伝送速度が２．８９
Ｇｂｉｔ／ｓに上昇しても、長距離で大容量の光伝送シ
ステムを構築することが可能となる。また、初段のＲＳ
（２３９，２２３）符号化回路３３の前段に第１のイン
タリーブ回路３２を配置し、次段のＲＳ（２５５，２３
９）符号化回路５の前段に第１のデインタリーブ回路３
４を配置しているので、ＦＥＣフレーム内のＳＴＭ−１
６データの順序を替えずに伝送することができる。さら
に、インタリーブ回数およびデインタリーブ回数（ｌ＝
１６）と、インタリーブおよびデインタリーブされるサ
ブフレームの単位数（ｎ／ｍ＝１２８／８＝１６）を同
一としたので、誤り訂正符号化の対象となる情報が均等
に組み替えられ、情報の誤りが均等に分散されるので、
誤り訂正性能をさらに向上させることができると共に、
このＦＥＣ多重化装置の構成を容易にし、小型化するこ
とができる。
ば、ＦＥＣフレーム構成方法およびＦＥＣ多重化装置に
おいて、２種類の誤り訂正符号化を行い、第１のインタ
リーブ回路３２、第１のデインタリーブ回路３４、第２
のインタリーブ回路３５、および第２のデインタリーブ
回路３７を配置し、２種類の誤り訂正符号間で情報の組
み替えを行っているので、従来の技術で示した構成に比
べて大幅に誤り訂正性能が向上し、伝送速度が２．８９
Ｇｂｉｔ／ｓに上昇しても、長距離で大容量の光伝送シ
ステムを構築することが可能となる。また、初段のＲＳ
（２３９，２２３）符号化回路３３の前段に第１のイン
タリーブ回路３２を配置し、次段のＲＳ（２５５，２３
９）符号化回路５の前段に第１のデインタリーブ回路３
４を配置しているので、ＦＥＣフレーム内のＳＴＭ−１
６データの順序を替えずに伝送することができる。さら
に、インタリーブ回数およびデインタリーブ回数（ｌ＝
１６）と、インタリーブおよびデインタリーブされるサ
ブフレームの単位数（ｎ／ｍ＝１２８／８＝１６）を同
一としたので、誤り訂正符号化の対象となる情報が均等
に組み替えられ、情報の誤りが均等に分散されるので、
誤り訂正性能をさらに向上させることができると共に、
このＦＥＣ多重化装置の構成を容易にし、小型化するこ
とができる。
【００２６】実施の形態２．図６はこの発明の実施の形
態２によるＦＥＣ多重化装置を示す構成図であり、ＲＳ
（２５５，２３９）復号回路１１、第２のインタリーブ
回路３５、ＲＳ（２３９，２２３）復号回路３６、およ
び第２のデインタリーブ回路３７からなる誤り訂正回路
（誤り訂正手段）４０を多段縦続接続したものである。
態２によるＦＥＣ多重化装置を示す構成図であり、ＲＳ
（２５５，２３９）復号回路１１、第２のインタリーブ
回路３５、ＲＳ（２３９，２２３）復号回路３６、およ
び第２のデインタリーブ回路３７からなる誤り訂正回路
（誤り訂正手段）４０を多段縦続接続したものである。
【００２７】次に動作について説明する。図６はＦＥＣ
多重分離回路２６において、誤り訂正回路４０を多段縦
続接続したものであり、この実施の形態２によれば、２
種類の誤り訂正符号に対して繰り返しビット誤りの訂正
を順次繰り返すので、さらに誤り訂正性能を向上させる
ことができると共に、ＦＥＣフレームの構成を変更する
必要がなく、また、誤り訂正回路４０を多段縦続接続す
る以外のハードウエアの変更なしで、さらに、長距離、
大容量光伝送システムを構築することが可能となる。
多重分離回路２６において、誤り訂正回路４０を多段縦
続接続したものであり、この実施の形態２によれば、２
種類の誤り訂正符号に対して繰り返しビット誤りの訂正
を順次繰り返すので、さらに誤り訂正性能を向上させる
ことができると共に、ＦＥＣフレームの構成を変更する
必要がなく、また、誤り訂正回路４０を多段縦続接続す
る以外のハードウエアの変更なしで、さらに、長距離、
大容量光伝送システムを構築することが可能となる。
【００２８】実施の形態３．図７はこの発明の実施の形
態３によるＦＥＣフレーム構成方法を示す説明図であ
り、ｋ（ｋ＝４）個のＦＥＣフレームを１周期として、
各ＦＥＣフレームのインタリーブを行う情報を１６ビッ
トずつずらして、ｎ／ｍ（＝１２８／８＝１６）回ずつ
インタリーブして、全ｌ回（ｌはｎ／ｍのｋ倍：１６×
４＝６４）回インタリーブを行うようにするものであ
る。
態３によるＦＥＣフレーム構成方法を示す説明図であ
り、ｋ（ｋ＝４）個のＦＥＣフレームを１周期として、
各ＦＥＣフレームのインタリーブを行う情報を１６ビッ
トずつずらして、ｎ／ｍ（＝１２８／８＝１６）回ずつ
インタリーブして、全ｌ回（ｌはｎ／ｍのｋ倍：１６×
４＝６４）回インタリーブを行うようにするものであ
る。
【００２９】次に動作について説明する。上記実施の形
態１では、２種類の符号間のインタリーブ数ｌが、ｌ＝
１６の場合を示したが、インタリーブ数ｌをたとえば、
ｌ＝３２，４８，６４，・・・のように１６の自然数倍
とすることにより、伝送速度の上昇率を一定に保ったま
まで誤り訂正性能を向上させることが可能である。図７
は４個のＦＥＣフレームを１周期とした場合を示してお
り、各ＦＥＣフレームのインタリーブを行う情報を１６
ビットずつずらして、１６回ずつインタリーブして、全
１６×４＝６４回インタリーブを行うようにすればよ
い。
態１では、２種類の符号間のインタリーブ数ｌが、ｌ＝
１６の場合を示したが、インタリーブ数ｌをたとえば、
ｌ＝３２，４８，６４，・・・のように１６の自然数倍
とすることにより、伝送速度の上昇率を一定に保ったま
まで誤り訂正性能を向上させることが可能である。図７
は４個のＦＥＣフレームを１周期とした場合を示してお
り、各ＦＥＣフレームのインタリーブを行う情報を１６
ビットずつずらして、１６回ずつインタリーブして、全
１６×４＝６４回インタリーブを行うようにすればよ
い。
【００３０】以上のように、この実施の形態３によれ
ば、ＦＥＣフレームの基本構成を変更することなく、ま
た、ハードウエアについては第１のインタリーブ回路３
２、第１のデインタリーブ回路３４、第２のインタリー
ブ回路３５、および第２のデインタリーブ回路３７の変
更のみで、伝送速度の上昇率を一定に保ったままで誤り
訂正性能を向上させることが可能であり、さらに光ＳＮ
Ｒの劣化量の大きい長距離、大容量光伝送システムを構
築することが可能となる。
ば、ＦＥＣフレームの基本構成を変更することなく、ま
た、ハードウエアについては第１のインタリーブ回路３
２、第１のデインタリーブ回路３４、第２のインタリー
ブ回路３５、および第２のデインタリーブ回路３７の変
更のみで、伝送速度の上昇率を一定に保ったままで誤り
訂正性能を向上させることが可能であり、さらに光ＳＮ
Ｒの劣化量の大きい長距離、大容量光伝送システムを構
築することが可能となる。
【００３１】実施の形態４．上記実施の形態において
は、ＦＥＣフレームの速度を２．８６Ｇｂｉｔ／ｓとし
て、光伝送路２４を伝送する例を示したが、複数のＦＥ
Ｃフレームをさらに多重化し、光伝送路２４を伝送する
光信号の伝送速度をａ×２．８６Ｇｂｉｔ／ｓとしても
よく（ａは任意の自然数）、また、伝送情報として２．
５Ｇｂｉｔ／ｓのＳＴＭ−１６データとして説明した
が、ＦＥＣ多重化回路２２およびＦＥＣ多重分離回路２
６をｂ個配置してｂ系統のＦＥＣフレームを処理する構
成とし（ｂは任意の自然数）、情報をｂ×２．５Ｇｂｉ
ｔ／ｓのデータ（例えば、ｂ＝４の場合には１０Ｇｂｉ
ｔ／ｓＳＴＭ−６４データ）としてもよく、さらには、
他の規格に従った伝送速度のデータでも上記従来の技術
と同様なＦＥＣフレーム構成を適用することが可能であ
り、この場合には、他の規格に従った伝送速度のデータ
に対応したＦＥＣフレームの速度となる。
は、ＦＥＣフレームの速度を２．８６Ｇｂｉｔ／ｓとし
て、光伝送路２４を伝送する例を示したが、複数のＦＥ
Ｃフレームをさらに多重化し、光伝送路２４を伝送する
光信号の伝送速度をａ×２．８６Ｇｂｉｔ／ｓとしても
よく（ａは任意の自然数）、また、伝送情報として２．
５Ｇｂｉｔ／ｓのＳＴＭ−１６データとして説明した
が、ＦＥＣ多重化回路２２およびＦＥＣ多重分離回路２
６をｂ個配置してｂ系統のＦＥＣフレームを処理する構
成とし（ｂは任意の自然数）、情報をｂ×２．５Ｇｂｉ
ｔ／ｓのデータ（例えば、ｂ＝４の場合には１０Ｇｂｉ
ｔ／ｓＳＴＭ−６４データ）としてもよく、さらには、
他の規格に従った伝送速度のデータでも上記従来の技術
と同様なＦＥＣフレーム構成を適用することが可能であ
り、この場合には、他の規格に従った伝送速度のデータ
に対応したＦＥＣフレームの速度となる。
【００３２】実施の形態５．上記実施の形態では、誤り
訂正符号としてリードソロモン（ＲＳ）符号で表示され
るＲＳ（２５５，２３９）とＲＳ（２３９，２２３）の
例を示したが、例えば、ＲＳ（２５５，２３９）とＲＳ
（２３９，２０７）としてもよく、ここで、前者のＲＳ
符号の符号長をｐ、情報長をｑ、後者のＲＳ符号の情報
長をｒとすると、ＲＳ（ｐ，ｑ）とＲＳ（ｑ，ｒ）とす
ればよく、ＦＥＣフレームにおいて各サブフレームのビ
ット長をｐ，ｑ，ｒの値に対応した値とすればよく、ま
た、オーバヘッド情報を各サブフレームに１ビットとし
た場合の例を示したが、各サブフレームに２ビット以上
のオーバヘッド情報を設けてもよい。
訂正符号としてリードソロモン（ＲＳ）符号で表示され
るＲＳ（２５５，２３９）とＲＳ（２３９，２２３）の
例を示したが、例えば、ＲＳ（２５５，２３９）とＲＳ
（２３９，２０７）としてもよく、ここで、前者のＲＳ
符号の符号長をｐ、情報長をｑ、後者のＲＳ符号の情報
長をｒとすると、ＲＳ（ｐ，ｑ）とＲＳ（ｑ，ｒ）とす
ればよく、ＦＥＣフレームにおいて各サブフレームのビ
ット長をｐ，ｑ，ｒの値に対応した値とすればよく、ま
た、オーバヘッド情報を各サブフレームに１ビットとし
た場合の例を示したが、各サブフレームに２ビット以上
のオーバヘッド情報を設けてもよい。
【００３３】
【発明の効果】以上のように、この発明によれば、ｎ個
のサブフレームにおける情報に対してｍ個のサブフレー
ム毎に符号化し第１の誤り訂正符号を生成して付加する
第１の誤り訂正符号生成工程と、第１の誤り訂正符号が
付加されたｎ個のサブフレームをｍ個のサブフレーム毎
に区分して、ｎ／ｍ単位のサブフレームの情報に対して
ｌ回インタリーブするインタリーブ工程と、ｎ個のサブ
フレームにおける情報に対してｍ個のサブフレーム毎に
符号化し第２の誤り訂正符号を生成して付加する第２の
誤り訂正符号生成工程と、第２の誤り訂正符号が付加さ
れたｎ個のサブフレームをｎ多重化してＦＥＣフレーム
を生成するＦＥＣフレーム生成工程とを備えるように構
成したので、このＦＥＣフレーム構成方法によってＦＥ
Ｃフレームを構成すれば、誤り訂正符号化の対象とする
情報が互いに組み替えられた２種類の第１および第２の
誤り訂正符号が付加されるので、受信側では、それら２
種類の第１および第２の誤り訂正符号を復号することに
より、１種類の誤り訂正符号の復号では訂正できない、
残留した誤りを訂正することができる。従って、情報に
対する誤り訂正符号の比率が上昇して伝送速度が上昇
し、光伝送特性の劣化量が増加しても、大幅な誤り訂正
性能の向上が可能な効果が得られる。
のサブフレームにおける情報に対してｍ個のサブフレー
ム毎に符号化し第１の誤り訂正符号を生成して付加する
第１の誤り訂正符号生成工程と、第１の誤り訂正符号が
付加されたｎ個のサブフレームをｍ個のサブフレーム毎
に区分して、ｎ／ｍ単位のサブフレームの情報に対して
ｌ回インタリーブするインタリーブ工程と、ｎ個のサブ
フレームにおける情報に対してｍ個のサブフレーム毎に
符号化し第２の誤り訂正符号を生成して付加する第２の
誤り訂正符号生成工程と、第２の誤り訂正符号が付加さ
れたｎ個のサブフレームをｎ多重化してＦＥＣフレーム
を生成するＦＥＣフレーム生成工程とを備えるように構
成したので、このＦＥＣフレーム構成方法によってＦＥ
Ｃフレームを構成すれば、誤り訂正符号化の対象とする
情報が互いに組み替えられた２種類の第１および第２の
誤り訂正符号が付加されるので、受信側では、それら２
種類の第１および第２の誤り訂正符号を復号することに
より、１種類の誤り訂正符号の復号では訂正できない、
残留した誤りを訂正することができる。従って、情報に
対する誤り訂正符号の比率が上昇して伝送速度が上昇
し、光伝送特性の劣化量が増加しても、大幅な誤り訂正
性能の向上が可能な効果が得られる。
【００３４】この発明によれば、ｎ個のサブフレームを
ｍ個のサブフレーム毎に区分して、ｎ／ｍ単位のサブフ
レームの情報に対してｌ回インタリーブするインタリー
ブ工程と、ｎ個のサブフレームにおける情報に対してｍ
個のサブフレーム毎に符号化し第１の誤り訂正符号を生
成して付加する第１の誤り訂正符号生成工程と、第１の
誤り訂正符号が付加されたｎ個のサブフレームに対して
ｌ回デインタリーブしてインタリーブ工程によってイン
タリーブされた情報を元の情報に戻すデインタリーブ工
程と、ｎ個のサブフレームにおける情報に対してｍ個の
サブフレーム毎に符号化し第２の誤り訂正符号を生成し
て付加する第２の誤り訂正符号生成工程と、第２の誤り
訂正符号が付加されたｎ個のサブフレームをｎ多重化し
てＦＥＣフレームを生成するＦＥＣフレーム生成工程と
を備えるように構成したので、このＦＥＣフレーム構成
方法によってＦＥＣフレームを構成すれば、誤り訂正符
号化の対象とする情報が互いに組み替えられた２種類の
第１および第２の誤り訂正符号が付加されるので、受信
側では、それら２種類の第１および第２の誤り訂正符号
を復号することにより、１種類の誤り訂正符号の復号で
は訂正できない、残留した誤りを訂正することができ
る。従って、情報に対する誤り訂正符号の比率が上昇し
て伝送速度が上昇し、光伝送特性の劣化量が増加して
も、大幅な誤り訂正性能の向上が可能な効果が得られ
る。また、インタリーブ工程によってインタリーブされ
た情報を、デインタリーブ工程によってデインタリーブ
することによって、元の情報に戻してＦＥＣフレームが
構成されるので、順序の組み替えられていない元の情報
のＦＥＣフレームを伝送することができる効果が得られ
る。
ｍ個のサブフレーム毎に区分して、ｎ／ｍ単位のサブフ
レームの情報に対してｌ回インタリーブするインタリー
ブ工程と、ｎ個のサブフレームにおける情報に対してｍ
個のサブフレーム毎に符号化し第１の誤り訂正符号を生
成して付加する第１の誤り訂正符号生成工程と、第１の
誤り訂正符号が付加されたｎ個のサブフレームに対して
ｌ回デインタリーブしてインタリーブ工程によってイン
タリーブされた情報を元の情報に戻すデインタリーブ工
程と、ｎ個のサブフレームにおける情報に対してｍ個の
サブフレーム毎に符号化し第２の誤り訂正符号を生成し
て付加する第２の誤り訂正符号生成工程と、第２の誤り
訂正符号が付加されたｎ個のサブフレームをｎ多重化し
てＦＥＣフレームを生成するＦＥＣフレーム生成工程と
を備えるように構成したので、このＦＥＣフレーム構成
方法によってＦＥＣフレームを構成すれば、誤り訂正符
号化の対象とする情報が互いに組み替えられた２種類の
第１および第２の誤り訂正符号が付加されるので、受信
側では、それら２種類の第１および第２の誤り訂正符号
を復号することにより、１種類の誤り訂正符号の復号で
は訂正できない、残留した誤りを訂正することができ
る。従って、情報に対する誤り訂正符号の比率が上昇し
て伝送速度が上昇し、光伝送特性の劣化量が増加して
も、大幅な誤り訂正性能の向上が可能な効果が得られ
る。また、インタリーブ工程によってインタリーブされ
た情報を、デインタリーブ工程によってデインタリーブ
することによって、元の情報に戻してＦＥＣフレームが
構成されるので、順序の組み替えられていない元の情報
のＦＥＣフレームを伝送することができる効果が得られ
る。
【００３５】この発明によれば、ｌはｎ／ｍとするよう
に構成したので、インタリーブ回数およびデインタリー
ブ回数と、インタリーブおよびデインタリーブされるサ
ブフレームの単位数が同一となり、誤り訂正符号化の対
象となる情報が均等に組み替えられ、情報の誤りが均等
に分散されるので、誤り訂正性能をさらに向上させるこ
とができると共に、このＦＥＣフレーム構成方法によっ
てＦＥＣフレームを生成する装置構成を容易にし、小型
化することができる効果が得られる。
に構成したので、インタリーブ回数およびデインタリー
ブ回数と、インタリーブおよびデインタリーブされるサ
ブフレームの単位数が同一となり、誤り訂正符号化の対
象となる情報が均等に組み替えられ、情報の誤りが均等
に分散されるので、誤り訂正性能をさらに向上させるこ
とができると共に、このＦＥＣフレーム構成方法によっ
てＦＥＣフレームを生成する装置構成を容易にし、小型
化することができる効果が得られる。
【００３６】この発明によれば、ｌはｎ／ｍのｋ倍であ
り、ｋ個のＦＥＣフレームを１周期として、各ＦＥＣフ
レームのそれぞれ異なる情報に対してｎ／ｍ回のインタ
リーブを行うように構成したので、伝送速度の上昇率を
一定にしたままで、誤り訂正性能をさらに向上させるこ
とができる効果が得られる。
り、ｋ個のＦＥＣフレームを１周期として、各ＦＥＣフ
レームのそれぞれ異なる情報に対してｎ／ｍ回のインタ
リーブを行うように構成したので、伝送速度の上昇率を
一定にしたままで、誤り訂正性能をさらに向上させるこ
とができる効果が得られる。
【００３７】この発明によれば、第１の誤り訂正符号お
よび第２の誤り訂正符号がそれぞれＲＳ（ｑ，ｒ）およ
びＲＳ（ｐ，ｑ）で表示されるリードソロモン符号
（ｐ，ｑおよびｒは自然数であり、ｐ＞ｑ＞ｒ、ｐは第
２の誤り訂正符号の符号長、ｑは第２の誤り訂正符号の
情報長および第１の誤り訂正符号の符号長、ｒは第１の
誤り訂正符号の情報長）であるように構成したので、上
記条件に応じて伝送速度の上昇率を一定にしたままで、
誤り訂正性能を向上させることができるＦＥＣフレーム
を容易に構成することができる効果が得られる。
よび第２の誤り訂正符号がそれぞれＲＳ（ｑ，ｒ）およ
びＲＳ（ｐ，ｑ）で表示されるリードソロモン符号
（ｐ，ｑおよびｒは自然数であり、ｐ＞ｑ＞ｒ、ｐは第
２の誤り訂正符号の符号長、ｑは第２の誤り訂正符号の
情報長および第１の誤り訂正符号の符号長、ｒは第１の
誤り訂正符号の情報長）であるように構成したので、上
記条件に応じて伝送速度の上昇率を一定にしたままで、
誤り訂正性能を向上させることができるＦＥＣフレーム
を容易に構成することができる効果が得られる。
【００３８】この発明によれば、第１のインタリーブ手
段によって順序が組み替えられた並列情報に対して第１
の誤り訂正符号を生成し、冗長情報領域に格納する第１
の誤り訂正符号化手段と、第１のデインタリーブ手段に
よって組み直された並列情報に対して第２の誤り訂正符
号を生成し、冗長情報領域に格納する第２の誤り訂正符
号化手段と、光伝送路を通じて伝送されたＦＥＣフレー
ムの並列情報の冗長情報領域に格納された第２の誤り訂
正符号を復号処理し、並列情報の誤りを訂正する第２の
誤り訂正復号手段と、第２のインタリーブ手段によって
組み替えられた並列情報の冗長情報領域に格納された第
１の誤り訂正符号を復号処理し、並列情報の残留した誤
りを訂正する第１の誤り訂正復号手段と、並列情報の第
２のインタリーブ手段において組み替えられた順序を再
び元の順序に組み直す第２のデインタリーブ手段とを備
えるように構成したので、光伝送路に伝送されたＦＥＣ
フレームには、誤り訂正符号化の対象とする情報が互い
に組み替えられた２種類の第１および第２の誤り訂正符
号が付加されるので、受信側では、それら２種類の第１
および第２の誤り訂正符号を復号することにより、１種
類の誤り訂正符号の復号では訂正できない、残留した誤
りを訂正することができる。従って、情報に対する誤り
訂正符号の比率が上昇して伝送速度が上昇し、光伝送特
性の劣化量が増加しても、大幅な誤り訂正性能の向上が
可能となる効果が得られる。また、第１のインタリーブ
手段によってインタリーブされた情報を、第１のデイン
タリーブ手段によってデインタリーブすることによっ
て、順序の組み替えられていない元の情報のＦＥＣフレ
ームを光伝送路に伝送することができる効果が得られ
る。
段によって順序が組み替えられた並列情報に対して第１
の誤り訂正符号を生成し、冗長情報領域に格納する第１
の誤り訂正符号化手段と、第１のデインタリーブ手段に
よって組み直された並列情報に対して第２の誤り訂正符
号を生成し、冗長情報領域に格納する第２の誤り訂正符
号化手段と、光伝送路を通じて伝送されたＦＥＣフレー
ムの並列情報の冗長情報領域に格納された第２の誤り訂
正符号を復号処理し、並列情報の誤りを訂正する第２の
誤り訂正復号手段と、第２のインタリーブ手段によって
組み替えられた並列情報の冗長情報領域に格納された第
１の誤り訂正符号を復号処理し、並列情報の残留した誤
りを訂正する第１の誤り訂正復号手段と、並列情報の第
２のインタリーブ手段において組み替えられた順序を再
び元の順序に組み直す第２のデインタリーブ手段とを備
えるように構成したので、光伝送路に伝送されたＦＥＣ
フレームには、誤り訂正符号化の対象とする情報が互い
に組み替えられた２種類の第１および第２の誤り訂正符
号が付加されるので、受信側では、それら２種類の第１
および第２の誤り訂正符号を復号することにより、１種
類の誤り訂正符号の復号では訂正できない、残留した誤
りを訂正することができる。従って、情報に対する誤り
訂正符号の比率が上昇して伝送速度が上昇し、光伝送特
性の劣化量が増加しても、大幅な誤り訂正性能の向上が
可能となる効果が得られる。また、第１のインタリーブ
手段によってインタリーブされた情報を、第１のデイン
タリーブ手段によってデインタリーブすることによっ
て、順序の組み替えられていない元の情報のＦＥＣフレ
ームを光伝送路に伝送することができる効果が得られ
る。
【００３９】この発明によれば、第２の誤り訂正復号手
段、第２のインタリーブ手段、第１の誤り訂正復号手
段、および第２のデインタリーブ手段からなる誤り訂正
手段を多段縦続接続するように構成したので、誤り訂正
手段を追加構成するだけで、ＦＥＣフレームの構成を変
更することなく、２種類の誤り訂正符号に対して誤り訂
正を多数繰り返すことによって、さらに、誤り訂正性能
を向上させることができる効果が得られる。
段、第２のインタリーブ手段、第１の誤り訂正復号手
段、および第２のデインタリーブ手段からなる誤り訂正
手段を多段縦続接続するように構成したので、誤り訂正
手段を追加構成するだけで、ＦＥＣフレームの構成を変
更することなく、２種類の誤り訂正符号に対して誤り訂
正を多数繰り返すことによって、さらに、誤り訂正性能
を向上させることができる効果が得られる。
【００４０】この発明によれば、ＦＥＣフレーム構成方
法に応じてＦＥＣフレームを構成すると共に、その構成
されたＦＥＣフレームを処理するように構成したので、
ＦＥＣフレーム構成方法による効果を含むＦＥＣ多重化
装置が得られる効果がある。
法に応じてＦＥＣフレームを構成すると共に、その構成
されたＦＥＣフレームを処理するように構成したので、
ＦＥＣフレーム構成方法による効果を含むＦＥＣ多重化
装置が得られる効果がある。
【図１】 この発明の実施の形態１によるＦＥＣフレー
ム構成方法およびＦＥＣ多重化装置を適用した光伝送シ
ステムを示す構成図である。
ム構成方法およびＦＥＣ多重化装置を適用した光伝送シ
ステムを示す構成図である。
【図２】 この発明の実施の形態１によるＦＥＣ多重化
装置を示す構成図である。
装置を示す構成図である。
【図３】 オーバヘッド挿入回路から出力されるＦＥＣ
フレームを示す構成図である。
フレームを示す構成図である。
【図４】 ＲＳ（２３９，２２３）符号化回路から出力
されるＦＥＣフレームを示す構成図である。
されるＦＥＣフレームを示す構成図である。
【図５】 ＲＳ（２５５，２３９）符号化回路から出力
されるＦＥＣフレームおよび第２の多重化回路から出力
されるＦＥＣフレームを示す構成図である。
されるＦＥＣフレームおよび第２の多重化回路から出力
されるＦＥＣフレームを示す構成図である。
【図６】 この発明の実施の形態２によるＦＥＣ多重化
装置を示す構成図である。
装置を示す構成図である。
【図７】 この発明の実施の形態３によるＦＥＣフレー
ム構成方法を示す説明図である。
ム構成方法を示す説明図である。
【図８】 従来のＦＥＣ多重化装置を示す構成図であ
る。
る。
【図９】 オーバヘッド挿入回路から出力されるＦＥＣ
フレームを示す構成図である。
フレームを示す構成図である。
【図１０】 ＲＳ（２５５，２３９）符号化回路から出
力されるＦＥＣフレームおよび第２の多重化回路から出
力されるＦＥＣフレームを示す構成図である。
力されるＦＥＣフレームおよび第２の多重化回路から出
力されるＦＥＣフレームを示す構成図である。
１ 第１の多重分離回路（第１の多重分離手段）、２
第２の多重分離回路（第１の多重分離手段）、４ オー
バヘッド挿入回路（オーバヘッド挿入手段）、５ ＲＳ
（２５５，２３９）符号化回路（第２の誤り訂正符号化
手段）、６ 第１の多重化回路（第１の多重化手段）、
７ 第２の多重化回路（第１の多重化手段）、８ 第３
のＦＥＣ多重分離回路（第２の多重分離手段）、９ 第
４のＦＥＣ多重分離回路（第２の多重分離手段）、１０
フレーム同期回路（フレーム同期手段）、１１ ＲＳ
（２５５，２３９）復号回路（第２の誤り訂正復号手
段）、１２ オーバヘッド分離回路（オーバヘッド分離
手段）、１４ 第３の多重化回路（第２の多重化手
段）、１５ 第４の多重化回路（第２の多重化手段）、
２１ 第１の光受信器、２２ ＦＥＣ多重化回路（ＦＥ
Ｃ多重化装置）、２３ 第１の光送信器、２４ 光伝送
路、２５ 第２の光受信器、２６ ＦＥＣ多重分離回路
（ＦＥＣ多重化装置）、２７ 第２の光送信器、３１
第１の速度変換回路（第１の速度変換手段）、３２ 第
１のインタリーブ回路（第１のインタリーブ手段）、３
３ ＲＳ（２３９，２２３）符号化回路（第１の誤り訂
正符号化手段）、３４ 第１のデインタリーブ回路（第
１のデインタリーブ手段）、３５ 第２のインタリーブ
回路（第２のインタリーブ手段）、３６ ＲＳ（２３
９，２２３）復号回路（第１の誤り訂正復号手段）、３
７ 第２のデインタリーブ回路（第２のデインタリーブ
手段）、３８ 第２の速度変換回路（第２の速度変換手
段）、４０ 誤り訂正回路（誤り訂正手段）。
第２の多重分離回路（第１の多重分離手段）、４ オー
バヘッド挿入回路（オーバヘッド挿入手段）、５ ＲＳ
（２５５，２３９）符号化回路（第２の誤り訂正符号化
手段）、６ 第１の多重化回路（第１の多重化手段）、
７ 第２の多重化回路（第１の多重化手段）、８ 第３
のＦＥＣ多重分離回路（第２の多重分離手段）、９ 第
４のＦＥＣ多重分離回路（第２の多重分離手段）、１０
フレーム同期回路（フレーム同期手段）、１１ ＲＳ
（２５５，２３９）復号回路（第２の誤り訂正復号手
段）、１２ オーバヘッド分離回路（オーバヘッド分離
手段）、１４ 第３の多重化回路（第２の多重化手
段）、１５ 第４の多重化回路（第２の多重化手段）、
２１ 第１の光受信器、２２ ＦＥＣ多重化回路（ＦＥ
Ｃ多重化装置）、２３ 第１の光送信器、２４ 光伝送
路、２５ 第２の光受信器、２６ ＦＥＣ多重分離回路
（ＦＥＣ多重化装置）、２７ 第２の光送信器、３１
第１の速度変換回路（第１の速度変換手段）、３２ 第
１のインタリーブ回路（第１のインタリーブ手段）、３
３ ＲＳ（２３９，２２３）符号化回路（第１の誤り訂
正符号化手段）、３４ 第１のデインタリーブ回路（第
１のデインタリーブ手段）、３５ 第２のインタリーブ
回路（第２のインタリーブ手段）、３６ ＲＳ（２３
９，２２３）復号回路（第１の誤り訂正復号手段）、３
７ 第２のデインタリーブ回路（第２のデインタリーブ
手段）、３８ 第２の速度変換回路（第２の速度変換手
段）、４０ 誤り訂正回路（誤り訂正手段）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 英夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 一番ヶ瀬 広 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 多賀 秀徳 東京都新宿区西新宿二丁目３番２号 ケイ ディディ海底ケーブルシステム株式会社内 (72)発明者 芝野 栄一 東京都新宿区西新宿二丁目３番２号 ケイ ディディ海底ケーブルシステム株式会社内 (72)発明者 安田 忠見 東京都新宿区西新宿二丁目３番２号 ケイ ディディ海底ケーブルシステム株式会社内 Ｆターム(参考） 5J065 AA01 AB01 AC02 AD11 AE06 AG06 5K014 AA01 BA08 CA01 EA01 FA16 5K028 AA15 BB08 KK01 PP12 RR02
Claims (8)
- 【請求項１】 光伝送システムに適用されるＦＥＣフレ
ーム構成方法において、ｎ（ｎは任意の自然数）個のサ
ブフレームにおけるオーバヘッド情報からなる冗長情報
および伝送情報に対してｍ（ｍは自然数であり、かつｎ
の因数）個のサブフレーム毎に符号化し第１の誤り訂正
符号を生成して、それら生成された第１の誤り訂正符号
を冗長情報として付加する第１の誤り訂正符号生成工程
と、上記第１の誤り訂正符号生成工程によって第１の誤
り訂正符号が付加されたｎ個のサブフレームをｍ個のサ
ブフレーム毎に区分して、ｎ／ｍ単位のサブフレームの
オーバヘッド情報および第１の誤り訂正符号からなる冗
長情報および伝送情報のうちの少なくともいずれか一方
に対してｌ（ｌは任意の自然数）回インタリーブするイ
ンタリーブ工程と、上記インタリーブ工程によってイン
タリーブされたｎ個のサブフレームにおけるオーバヘッ
ド情報および第１の誤り訂正符号からなる冗長情報およ
び伝送情報に対してｍ個のサブフレーム毎に符号化し第
２の誤り訂正符号を生成して、それら生成された第２の
誤り訂正符号を冗長情報として付加する第２の誤り訂正
符号生成工程と、上記第２の誤り訂正符号生成工程によ
って第２の誤り訂正符号が付加されたｎ個のサブフレー
ムをｎ多重化してＦＥＣフレームを生成するＦＥＣフレ
ーム生成工程とを備えたＦＥＣフレーム構成方法。 - 【請求項２】 光伝送システムに適用されるＦＥＣフレ
ーム構成方法において、ｎ（ｎは任意の自然数）個のサ
ブフレームをｍ（ｍは自然数であり、かつｎの因数）個
のサブフレーム毎に区分して、ｎ／ｍ単位のサブフレー
ムのオーバヘッド情報からなる冗長情報および伝送情報
のうちの少なくともいずれか一方に対してｌ（ｌは任意
の自然数）回インタリーブするインタリーブ工程と、上
記インタリーブ工程によってインタリーブされたｎ個の
サブフレームにおけるオーバヘッド情報からなる冗長情
報および伝送情報に対してｍ個のサブフレーム毎に符号
化し第１の誤り訂正符号を生成して、それら生成された
第１の誤り訂正符号を冗長情報として付加する第１の誤
り訂正符号生成工程と、上記第１の誤り訂正符号生成工
程によって第１の誤り訂正符号が付加されたｎ個のサブ
フレームに対してｌ回デインタリーブして上記インタリ
ーブ工程によってインタリーブされた情報を元の情報に
戻すデインタリーブ工程と、上記デインタリーブ工程に
よってデインタリーブされたｎ個のサブフレームにおけ
るオーバヘッド情報および第１の誤り訂正符号からなる
冗長情報および伝送情報に対してｍ個のサブフレーム毎
に符号化し第２の誤り訂正符号を生成して、それら生成
された第２の誤り訂正符号を冗長情報として付加する第
２の誤り訂正符号生成工程と、上記第２の誤り訂正符号
生成工程によって第２の誤り訂正符号が付加されたｎ個
のサブフレームをｎ多重化してＦＥＣフレームを生成す
るＦＥＣフレーム生成工程とを備えたＦＥＣフレーム構
成方法。 - 【請求項３】 ｌはｎ／ｍであることを特徴とする請求
項１または請求項２記載のＦＥＣフレーム構成方法。 - 【請求項４】 ｌはｎ／ｍのｋ（ｋは任意の自然数）倍
であり、ｋ個のＦＥＣフレームを１周期として、各ＦＥ
Ｃフレームのそれぞれ異なる情報に対してｎ／ｍ回のイ
ンタリーブを行うことを特徴とする請求項１または請求
項２記載のＦＥＣフレーム構成方法。 - 【請求項５】 第１の誤り訂正符号および第２の誤り訂
正符号がそれぞれＲＳ（ｑ，ｒ）およびＲＳ（ｐ，ｑ）
で表示されるリードソロモン符号（ｐ，ｑおよびｒは自
然数であり、ｐ＞ｑ＞ｒ、ｐは第２の誤り訂正符号の符
号長、ｑは第２の誤り訂正符号の情報長および第１の誤
り訂正符号の符号長、ｒは第１の誤り訂正符号の情報
長）であることを特徴とする請求項１または請求項２記
載のＦＥＣフレーム構成方法。 - 【請求項６】 伝送情報を並列情報に多重分離する第１
の多重分離手段と、上記第１の多重分離手段によって多
重分離された並列情報に冗長情報領域を付加して伝送速
度を上昇させる第１の速度変換手段と、上記第１の速度
変換手段によって付加された冗長情報領域にオーバヘッ
ド情報を挿入するオーバヘッド挿入手段と、上記オーバ
ヘッド挿入手段によってオーバヘッド情報が挿入された
並列情報の順序を組み替える第１のインタリーブ手段
と、上記第１のインタリーブ手段によって順序が組み替
えられた並列情報のオーバヘッド情報および伝送情報に
対して第１の誤り訂正符号を生成し、その生成された第
１の誤り訂正符号を冗長情報領域に格納する第１の誤り
訂正符号化手段と、上記第１の誤り訂正符号化手段によ
って冗長情報領域に第１の誤り訂正符号が格納された並
列情報の上記第１のインタリーブ手段において組み替え
られた順序を再び元の順序に組み直す第１のデインタリ
ーブ手段と、上記第１のデインタリーブ手段によって組
み直された並列情報のオーバヘッド情報、伝送情報およ
び第１の誤り訂正符号に対して第２の誤り訂正符号を生
成し、その生成された第２の誤り訂正符号を冗長情報領
域に格納する第２の誤り訂正符号化手段と、上記第２の
誤り訂正符号化手段によって冗長情報領域に第２の誤り
訂正符号が格納された並列情報を多重化してＦＥＣフレ
ームを生成する第１の多重化手段と、上記第１の多重化
手段によって生成され、光伝送路を通じて伝送されたＦ
ＥＣフレームを並列情報に多重分離する第２の多重分離
手段と、上記第２の多重分離手段によって多重分離され
た並列情報の冗長情報領域に格納されたオーバヘッド情
報に応じて並列情報の先頭位置を検出するフレーム同期
手段と、上記フレーム同期手段によって同期された並列
情報の冗長情報領域に格納された第２の誤り訂正符号を
復号処理し、並列情報の誤りを訂正する第２の誤り訂正
復号手段と、上記第２の誤り訂正復号手段によって誤り
が訂正された並列情報の順序を上記第１のインタリーブ
手段と同様に組み替える第２のインタリーブ手段と、上
記第２のインタリーブ手段によって組み替えられた並列
情報の冗長情報領域に格納された第１の誤り訂正符号を
復号処理し、並列情報の残留した誤りを訂正する第１の
誤り訂正復号手段と、上記第１の誤り訂正復号手段によ
って誤りが訂正された並列情報の上記第２のインタリー
ブ手段において組み替えられた順序を再び元の順序に組
み直す第２のデインタリーブ手段と、上記第２のデイン
タリーブ手段によって組み直された並列情報の冗長情報
領域に格納されたオーバヘッド情報を分離するオーバヘ
ッド分離手段と、上記オーバヘッド分離手段によってオ
ーバヘッド情報が分離された並列情報の冗長情報領域を
削除して伝送速度を低下させる第２の速度変換手段と、
上記第２の速度変換手段によって冗長情報領域が削除さ
れた並列情報を多重化して伝送情報を出力する第２の多
重化手段とを備えたＦＥＣ多重化装置。 - 【請求項７】 第２の誤り訂正復号手段、第２のインタ
リーブ手段、第１の誤り訂正復号手段、および第２のデ
インタリーブ手段からなる誤り訂正手段を多段縦続接続
したことを特徴とする請求項６記載のＦＥＣ多重化装
置。 - 【請求項８】 請求項１または請求項２記載のＦＥＣフ
レーム構成方法に応じてＦＥＣフレームを構成すると共
に、その構成されたＦＥＣフレームを処理することを特
徴とする請求項６または請求項７記載のＦＥＣ多重化装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34808499A JP3841990B2 (ja) | 1999-12-07 | 1999-12-07 | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 |
| EP00979951A EP1152541A4 (en) | 1999-12-07 | 2000-12-06 | METHOD FOR FORMING FEC RECOVERY ERROR CORRECTION SEQUENCE AND FEC MULTIPLEXING DEVICE |
| US09/890,858 US6868514B2 (en) | 1999-12-07 | 2000-12-06 | FEC frame structuring method and FEC multiplexer |
| PCT/JP2000/008635 WO2001043291A1 (fr) | 1999-12-07 | 2000-12-06 | Procede de formation d'une sequence de correction d'erreur sans circuit de retour (fec) et dispositif de multiplexage fec |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34808499A JP3841990B2 (ja) | 1999-12-07 | 1999-12-07 | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168734A true JP2001168734A (ja) | 2001-06-22 |
| JP3841990B2 JP3841990B2 (ja) | 2006-11-08 |
Family
ID=18394642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34808499A Expired - Fee Related JP3841990B2 (ja) | 1999-12-07 | 1999-12-07 | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6868514B2 (ja) |
| EP (1) | EP1152541A4 (ja) |
| JP (1) | JP3841990B2 (ja) |
| WO (1) | WO2001043291A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089134A1 (fr) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transmission optique, multiplexeur fec, multiplexeur/separateur fec, et procede de correction d'erreurs |
| WO2004088944A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | データ伝送装置、データ伝送システムおよび伝送速度変換方法 |
| WO2006027838A1 (ja) * | 2004-09-09 | 2006-03-16 | Mitsubishi Denki Kabushiki Kaisha | 誤り訂正符号化装置および誤り訂正復号装置 |
| JP2006295510A (ja) * | 2005-04-08 | 2006-10-26 | Mitsubishi Electric Corp | Ｆｅｃフレーム符号化装置、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および光通信装置 |
| WO2007055150A1 (ja) * | 2005-11-10 | 2007-05-18 | Mitsubishi Electric Corporation | 通信装置、送信機、受信機および誤り訂正光通信システム |
| JP2009017160A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
| US7992069B2 (en) | 2005-02-09 | 2011-08-02 | Mitsubishi Electric Corporation | Error correction coding apparatus and error correction decoding apparatus |
| US10069516B2 (en) | 2014-04-23 | 2018-09-04 | Mitsubishi Electric Corporation | Communication device, communication system, and error correction frame generation method |
| WO2020183525A1 (ja) * | 2019-03-08 | 2020-09-17 | 三菱電機株式会社 | 符号化装置、復号装置、及び誤り訂正装置 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
| JP2003069535A (ja) * | 2001-06-15 | 2003-03-07 | Mitsubishi Electric Corp | 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法 |
| JP3993035B2 (ja) * | 2001-07-19 | 2007-10-17 | 松下電器産業株式会社 | データ記録方法、記録媒体、および再生装置 |
| US7289476B2 (en) * | 2001-10-16 | 2007-10-30 | Nokia Corporation | Method and system to increase QoS and range in a multicarrier system |
| US7236480B2 (en) * | 2002-06-07 | 2007-06-26 | Sandbridge Technologies, Inc. | Method of first interleaving of a two interleaver transmitter |
| US7028241B1 (en) * | 2002-06-13 | 2006-04-11 | Applied Micro Circuits Corporation | Optical transport network frame structure with dynamically allocable in-band data channel and forward error correction byte capacity |
| US7464319B2 (en) * | 2003-04-29 | 2008-12-09 | Utah State University | Forward error correction with codeword cross-interleaving and key-based packet compression |
| JP4260688B2 (ja) * | 2004-06-09 | 2009-04-30 | 富士通株式会社 | データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法 |
| WO2007095551A2 (en) | 2006-02-13 | 2007-08-23 | Digital Fountain, Inc. | Fec streaming with aggregation of concurrent streams for fec computation |
| US7577898B2 (en) * | 2006-04-10 | 2009-08-18 | At&T Intellectual Property I, L.P. | System and method of correcting video data errors |
| US8122325B2 (en) * | 2006-08-11 | 2012-02-21 | Futurewei Technologies, Inc. | Forward error correction for 64b66b coded systems |
| US8306060B2 (en) * | 2006-11-07 | 2012-11-06 | Samsung Electronics Co., Ltd. | System and method for wireless communication of uncompressed video having a composite frame format |
| US8374224B2 (en) * | 2007-05-24 | 2013-02-12 | Lantiq Deutschland Gmbh | Interleaver apparatus and method |
| CN101340259B (zh) * | 2007-07-06 | 2011-02-02 | 华为技术有限公司 | 数据交织方法、数据交织器 |
| US8375269B2 (en) * | 2008-01-31 | 2013-02-12 | International Business Machines Corporation | Data transmission system and method of correcting an error in parallel data paths of a data transmission system |
| JP5502363B2 (ja) | 2009-04-28 | 2014-05-28 | 三菱電機株式会社 | 光伝送装置および光伝送方法 |
| JP5419534B2 (ja) * | 2009-05-11 | 2014-02-19 | 三菱電機株式会社 | Ｆｅｃフレーム構成装置および方法 |
| US8473820B2 (en) * | 2009-05-19 | 2013-06-25 | Electronics And Telecommunications Research Institute | Apparatus and method for transmitting and receiving data |
| US8484274B2 (en) * | 2009-08-27 | 2013-07-09 | The United States of America represented by the Administrator of the National Aeronautics Space Administration | Optimal padding for the two-dimensional fast fourier transform |
| WO2013084341A1 (ja) | 2011-12-08 | 2013-06-13 | 三菱電機株式会社 | フレーム生成方法、光伝送装置および光伝送システム |
| US20130191696A1 (en) * | 2012-01-19 | 2013-07-25 | Ciena Corporation | Parity frame |
| TWI521528B (zh) * | 2012-08-08 | 2016-02-11 | 群聯電子股份有限公司 | 記憶體儲存裝置、其記憶體控制器與資料處理方法 |
| US8949699B1 (en) * | 2012-08-29 | 2015-02-03 | Xilinx, Inc. | Circuit for forward error correction encoding of data blocks across multiple data lanes |
| EP2999152A4 (en) * | 2013-05-17 | 2017-03-22 | Huawei Technologies Co., Ltd. | Data processing method and related device for fec coding and decoding |
| US9930423B1 (en) * | 2014-10-02 | 2018-03-27 | Sprint Spectrum L.P. | Dynamic transmission time interval bundling for multicast video |
| US11838048B2 (en) * | 2020-01-17 | 2023-12-05 | Infinera Corporation | SD-FEC defect propagation across regeneration nodes in support of single and multi-carrier super channel protection in ROADM networks |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
| JPS61242426A (ja) | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 鎖状符号化誤り訂正回路 |
| US5392299A (en) | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| GB2275393B (en) | 1993-02-20 | 1997-08-20 | Northern Telecom Ltd | Transmission system |
| EP0674395A3 (en) * | 1994-03-17 | 1996-01-17 | Toshiba Kk | Device for coding an error correction code and method for coding error correction. |
| DE69534182T2 (de) * | 1994-05-17 | 2006-01-12 | Nippon Telegraph And Telephone Corp. | Endgerät in SDH Netzwerken unter Verwendung fehlerkorrigierender Codes |
| JP3710198B2 (ja) * | 1996-04-18 | 2005-10-26 | 沖電気工業株式会社 | Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 |
| US6683855B1 (en) * | 1998-08-31 | 2004-01-27 | Lucent Technologies Inc. | Forward error correction for high speed optical transmission systems |
| US6437892B1 (en) * | 1998-09-09 | 2002-08-20 | Sprint Communications Company L. P. | System for reducing the influence of polarization mode dispersion in high-speed fiber optic transmission channels |
| US6516436B1 (en) * | 1999-03-04 | 2003-02-04 | Lucent Technologies Inc. | Error control coding for transmission equipment protection |
| US6330700B1 (en) * | 1999-05-18 | 2001-12-11 | Omnipoint Corporation | Out-of-band forward error correction |
| JP3549788B2 (ja) * | 1999-11-05 | 2004-08-04 | 三菱電機株式会社 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
-
1999
- 1999-12-07 JP JP34808499A patent/JP3841990B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-06 EP EP00979951A patent/EP1152541A4/en not_active Withdrawn
- 2000-12-06 WO PCT/JP2000/008635 patent/WO2001043291A1/ja not_active Application Discontinuation
- 2000-12-06 US US09/890,858 patent/US6868514B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043162B2 (en) | 2000-05-18 | 2006-05-09 | Mitsubishi Denki Kabushiki Kaisha | Optical transmission system, fec multiplexer, fec multiplexer/separator, and error correction method |
| WO2001089134A1 (fr) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transmission optique, multiplexeur fec, multiplexeur/separateur fec, et procede de correction d'erreurs |
| WO2004088944A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | データ伝送装置、データ伝送システムおよび伝送速度変換方法 |
| US7895498B2 (en) | 2004-09-09 | 2011-02-22 | Mitsubishi Electric Corporation | Apparatuses and method for error correction coding and error correction decoding |
| WO2006027838A1 (ja) * | 2004-09-09 | 2006-03-16 | Mitsubishi Denki Kabushiki Kaisha | 誤り訂正符号化装置および誤り訂正復号装置 |
| US7992069B2 (en) | 2005-02-09 | 2011-08-02 | Mitsubishi Electric Corporation | Error correction coding apparatus and error correction decoding apparatus |
| JP2006295510A (ja) * | 2005-04-08 | 2006-10-26 | Mitsubishi Electric Corp | Ｆｅｃフレーム符号化装置、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および光通信装置 |
| US7917833B2 (en) | 2005-11-10 | 2011-03-29 | Mitsubishi Electric Corporation | Communication apparatus, transmitter, receiver, and error correction optical communication system |
| JPWO2007055150A1 (ja) * | 2005-11-10 | 2009-04-30 | 三菱電機株式会社 | 通信装置、送信機、受信機および誤り訂正光通信システム |
| WO2007055150A1 (ja) * | 2005-11-10 | 2007-05-18 | Mitsubishi Electric Corporation | 通信装置、送信機、受信機および誤り訂正光通信システム |
| JP2009017160A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
| US10069516B2 (en) | 2014-04-23 | 2018-09-04 | Mitsubishi Electric Corporation | Communication device, communication system, and error correction frame generation method |
| WO2020183525A1 (ja) * | 2019-03-08 | 2020-09-17 | 三菱電機株式会社 | 符号化装置、復号装置、及び誤り訂正装置 |
| JPWO2020183525A1 (ja) * | 2019-03-08 | 2021-03-25 | 三菱電機株式会社 | 符号化装置、復号装置、及び誤り訂正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1152541A1 (en) | 2001-11-07 |
| WO2001043291A1 (fr) | 2001-06-14 |
| US6868514B2 (en) | 2005-03-15 |
| US20020129313A1 (en) | 2002-09-12 |
| JP3841990B2 (ja) | 2006-11-08 |
| EP1152541A4 (en) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001168734A (ja) | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 | |
| US7440475B2 (en) | Error-correction multiplexing apparatus, error-correction demultiplexing apparatus, optical transmission system using them, and error-correction multiplexing transmission method | |
| KR100510679B1 (ko) | 디지털 ｖｓｂ 전송 시스템 및 부가 데이터 다중화 방법 | |
| US9054894B2 (en) | Signal block sequence processing method and signal block sequence processing apparatus | |
| US6829741B1 (en) | Forward error correction (FEC) based on SONET/SDH framing | |
| US20100281343A1 (en) | Virtual Lane Forward Error Correction in Multilane Distribution | |
| JP3645027B2 (ja) | 可変長データ送受信装置 | |
| JPWO2007055150A1 (ja) | 通信装置、送信機、受信機および誤り訂正光通信システム | |
| KR20070043589A (ko) | 디지털 방송 시스템 및 그 방법 | |
| CN102577490A (zh) | 一种改善信号质量的方法、装置及设备 | |
| US9787431B2 (en) | Apparatus and method for forward error correction over a communication channel | |
| KR20060121901A (ko) | 에러 정정을 가진 디지털 텔레비전 전송 | |
| US4755993A (en) | Transmission system using forward error correction | |
| JP2001332982A (ja) | 光伝送システム、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および誤り訂正方法 | |
| JP3197526B2 (ja) | 復号装置 | |
| JP5944811B2 (ja) | デジタルコヒーレント光伝送方法、送信装置及び受信装置 | |
| KR960000934B1 (ko) | 포워드 에러 정정 기술을 사용하는 전송 시스템 | |
| JP2013070289A (ja) | 誤り訂正方法、誤り訂正装置、送信機、受信機及び誤り訂正プログラム | |
| JPH11331108A (ja) | 多重化送信装置、多重化受信装置および多重化伝送システム | |
| EP4429264A1 (en) | Method and apparatus for downstream transmission | |
| KR101257069B1 (ko) | 광 전달 망에서 데이터 송신 방법 및 장치 | |
| JP2555944B2 (ja) | データ伝送装置 | |
| JPS63108829A (ja) | 並列接続型誤り訂正方式 | |
| KR101198936B1 (ko) | 디지털 방송 송신기와 그 송신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |