JP3710198B2 - Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 - Google Patents
Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 Download PDFInfo
- Publication number
- JP3710198B2 JP3710198B2 JP09671196A JP9671196A JP3710198B2 JP 3710198 B2 JP3710198 B2 JP 3710198B2 JP 09671196 A JP09671196 A JP 09671196A JP 9671196 A JP9671196 A JP 9671196A JP 3710198 B2 JP3710198 B2 JP 3710198B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- stm
- signal
- circuit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 155
- 238000000034 method Methods 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 20
- 208000011580 syndromic disease Diseases 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009957 hemming Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｅ：同期転送モード）におけるＳＴＭ−Ｎ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｕｌｅ Ｌｅｖｅｌ Ｎ）信号の誤り訂正符号化・復号化方法、ＳＴＭ−Ｎ信号の誤り訂正符号化回路及びＳＴＭ−Ｎ信号の誤り訂正復号化回路に関し、例えば、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同期デジタルハイアラキー）光伝送システムにおける誤り訂正符号化・復号化に適用し得る。
【０００２】
【従来の技術】
近年、ＳＤＨ光伝送システムの研究・開発が行われている。このような技術の文献として、次のような文献がある。
【０００３】
文献１：ＯＡＡ”９４、ＴｈＡ６：ＮＴＴ、『Ａ Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ Ｈａｍｍｉｎｇ Ｃｏｄｅ ｆｏｒ Ｌｉｎｅａｒｌｙ Ｒｅｐｅａｔｅｒｅｄ Ｔｅｒｒｅａｔｒｉａｌ Ｆｉｂｅｒ Ｏｐｔｉｃ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍｓ』、Ｙｏｓｈｉａｋｉ ＹＡＭＡＢＡＹＡＳＨＩ、Ｍａｓａｈｉｔｏ Ｔｏｍｉｚａｗａ、Ｔｏｍｏｙｏｓｉ ＫＡＴＡＯＫＡ、Ｙｕｋｉｏ ＫＯＢＡＹＡＳＨＩ、ａｎｄ Ｋａｚｕｏ ＨＡＧＩＭＯＴＯ。
【０００４】
文献２：１９９５年、電子情報通信学会全国大会Ｂ−１０７４、ＮＴＴ光ネットワークシステム研究所、『ＳＤＨ光伝送システムに適合した誤り訂正符号の検討』、富沢将来、山林由明、片岡智由、小林紀夫、萩本和男。
【０００５】
上述の従来の文献では、ＳＤＨに適合した誤り訂正符号（ＦＥＣ）を提案している。この誤り訂正回路は、端局装置に配備され、チェックビットを図２に示す多重セクションオーバヘッド（ＭＳＯＨ）の未定義バイトに収納する。尚、図２において、×印のバイトは、将来の国際標準用である。空欄の空きバイトは、将来の国内用である。△のバイトは、メディア依存バイトである。※のバイトは、スクランブルしないバイトである。
【０００６】
ＳＴＭ−Ｎ（１≦Ｎ≦１６）信号には、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）セルのサポートによって様々な連結パスＶＣ（仮想コンテナ）−４−Ｘｃ（１≦Ｘ≦１６）がマッピングされる場合と、ＶＣ−４にＡＵ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ：管理ユニット）ポインタを付加したＡＵ−４がＮ個バイト多重される場合がある。
【０００７】
ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃに対して誤り訂正符号を行う場合、様々なＶＣ連結パスはＳＤＨ端局装置においては、ＶＣ−４−ＸｃのＡＵポインタを付加したＡＵ−４−ＸｃのようにＸ個のＡＵ−４にマッピングされるため、誤り訂正回路の符号化対象をＡＵ−４とし、符号化回路、復号化回路をＸ個用いて実現している。
【０００８】
また、ＶＣ−４にＡＵポインタを付加したＡＵ−４がＮ個バイト多重される場合、ＡＵ−４にチェックバイトとＳＯＨを加えたＳＴＭ−１単位でＮ個がバイト多重されるので、ＦＥＣ符号化回路の符号化対象をＡＵ−４とすることによって任意のＳＴＭ−Ｎシステムにこの方法が適用可能であるとしている。以上のようなＳＤＨ適合型ＦＥＣ符号化回路のＦＥＣ符号として以下のような２つの符号を挙げることができる。
【０００９】
（１）並列型短縮ハイミング符号：ＡＵ−４の符号化対象において、ＡＵ−４を８並列展開した各ビットを１単位（１８８６４ビット／８＝２３５８ビット）として１ビット訂正を行う並列型短縮ハミング符号で、チェックビットは１２バイト分必要である。符号化対象がＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ（２≦Ｘ≦１６）個のＡＵ−４信号の場合、符号化回路・復号化回路を各Ｘ個使用して誤り訂正機能を実現する。
【００１０】
（２）直列型短縮ハミング符号：ＡＵ−４の符号化対象において、ＡＵ−４を１単位（１８８６４ビット＝｛２６１列×９行×８ビット／１列｝＋｛９列×１行×８ビット／１列｝）として１ビット訂正を行う直列型短縮ハイミング符号で、チェックビットは２バイト分必要である。符号化対象がＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ（２≦Ｘ≦１６）個のＡＵ−４信号の場合、符号化回路、復号化回路を各Ｘ個使用して誤り訂正機能を実現している。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述の従来の誤り訂正・復号化方法では、直列型、並列型共に符号化対象をＡＵ−４としているため、ＳＴＭ−Ｎ（２≦Ｎ≦１６）信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）信号やＸ個（２≦Ｘ≦１６）のＡＵ−４に対して短縮ハミング符号による誤り訂正符号を適用した場合、符号化対象ＡＵ−４の符号化回路・復号化回路がＸ個必要となるため、直列型短縮ハミング符号ではチェックビットが２×Ｘバイトとなり、並列型短縮ハミング符号では１２×ＸバイトのようにＡＵ−４信号のＸ倍で増加するという問題がある。
【００１２】
このため、ＳＴＭ−ＮのＮの値が大きくなると、セクションオーバヘッド内にチェックビットを比例的に沢山収容しなければならず、伝送効率が悪くなることと、チェックビットの生成、再生にも時間が掛かるという問題がある。
【００１３】
このようなことから、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができるＳＴＭ−Ｎ信号の誤り訂正符号化・復号化方法、ＳＴＭ−Ｎ信号の誤り訂正符号化回路及びＳＴＭ−Ｎ信号の誤り訂正復号化回路の提供が要請されている。
【００１４】
【課題を解決するための手段】
本発明では、転送データを収容している仮想コンテナ（例えば、ＶＣ）とアドレス情報（例えば、ポインタ情報）とからなる管理ユニット（例えば、ＡＵ）が複数ユニット多重化されているＳＴＭ−Ｎ信号（Ｎは１以上の整数）の誤り訂正符号化又は誤り訂正復号化を行う方法であって、ＳＴＭ−Ｎ信号のペイロード及び管理ユニットポインタを誤り訂正符号化対象とし、この誤り訂正符号化対象の全体を一単位として上記誤り訂正符号化又は誤り訂正復号化を行うと共に、誤り訂正符号を上記ＳＴＭ−Ｎ信号の多重セッションオーバヘッドによって誤り訂正符号化回路及び復号化回路間で授受する。
【００１５】
このような方法で、誤り訂正符号化又は誤り訂正復号化を行うことで、ＳＴＭ−Ｎ信号のＮの値が大きくなっても、この増加に比例して誤り訂正符号のビット数が比例的に増加することなく、伝送情報量の増加を抑えることができる。これによって、誤り訂正復号においても処理量を増加することなく、容易に誤り復号化を行うことができる。
【００１６】
【発明の実施の形態】
次に本発明の好適な実施の形態を図面を用いて説明する。
『第１の実施の形態』：
そこで、本第１の実施の形態では、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ又はＸ個のＡＵ−４に誤り訂正機能を実施する場合、ＡＵ−４を１単位とし、その１単位を８並列展開した符号化回路、復号化回路に代わり、ＡＵ−４−Ｘｃ又はＸ×ＡＵ−４を１単位とし、その１単位を８並列展開した各ビットに短縮型ハイミング符号を適用する符号化回路と復号化回路とを設け、並列型短縮ハイミング符号を用いて誤り訂正符号化方法を構成する。
【００１７】
図１（ａ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正符号化回路２０の機能構成図であり、図１（ｂ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正復号化回路２５の機能構成図である。
【００１８】
この図１（ａ）において、並列型短縮ハミング符号による誤り訂正符号化回路２０は、主に、直列／並列変換回路２２と、誤り訂正符号化回路２３１〜２３８とから構成されている。
【００１９】
図１（ａ）の並列型短縮ハミング符号による誤り訂正符号化回路２０の直列／並列変換回路２２は、送信信号入力端子２１に与えられるＳＴＭ−Ｎ信号内の例えば、ＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４として与えられると、８ビットパラレル信号に変換して、８ビットパラレル信号を誤り訂正符号化器２３１〜２３８に与える。誤り訂正符号化器２３１〜２３８は、それぞれ同じ回路構成である。そこで、例えば、誤り訂正符号化器２３１は、パラレル変換された信号に対して、１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号化が行われ、チェックビットが生成されてチェックビット出力端子１に出力する。
【００２０】
図１（ｂ）において、並列型短縮ハミング符号による誤り訂正復号化回路２５は、主に、直列／並列変換回路２７と、誤り訂正復号化器２８１〜２８８とから構成されている。
【００２１】
直列／並列変換回路２７は、受信信号入力端子２６に与えられるチェックビットが挿入されたＳＴＭ−Ｎ信号を８ビットパラレル変換して、誤り訂正復号化器２８１〜２８８に与える。誤り訂正復号化器２８１〜２８８は、それぞれ同じ回路構成である。そこで、例えば、誤り訂正復号化器２８１は、８ビットパラレル変換された信号に対して、誤りのビット位置を検出し、この誤りビット位置のデータを訂正してシンドローム出力端子１に出力する。
【００２２】
図３は、例えば、誤り訂正符号化回路２３１の機能構成図である。この図３において、誤り訂正符号化回路２３１は、チェックビット生成回路２３１ａと、チェックビット挿入回路２３１ｂとから構成されている。チェックビット生成回路２３１ａは、Ｄフリップフロップ回路ＤＦ２１〜ＤＦ３４と、排他的論理和回路Ｅｘ１１〜Ｅｘ１４とから構成され、巡回符号生成回路が形成されている。
【００２３】
チェックビット生成回路２３１ａは、後述の（２）式で表される巡回符号発生回路に送信信号入力端子に与えられたＳＴＭ−Ｎ信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号Ｃ１〜Ｃ１４を生成してチェックビット挿入回路２３１ｂに与える。チェックビット挿入回路２３１ｂは、上記ＳＴＭ−Ｎ信号の所定のセクションオーバヘッドの空きビット（図２）にチェックビットＣ１〜Ｃ１４を挿入してチェックビット付データ出力端子に出力する。誤り訂正符号化器２３１〜２３８から出力されたチェックビット付データは、並列／直列変換回路２３９で直列データに変換されて出力される。
【００２４】
図４は、例えば、誤り訂正復号化器２８１の機能構成図である。この図４において、誤り訂正復号化器２８１は、遅延回路２８１ａと、シンドロームビット生成回路２８１ｂと、誤りビット位置検出回路２８１ｃと、誤り訂正回路２８１ｄとから構成されている。シンドロームビット生成回路２８１ｂは、Ｄフリップフロップ回路ＤＦ１〜ＤＦ１２と、排他的論理和回路Ｅｘ１〜Ｅｘ１０とから構成されている。
【００２５】
遅延回路２８１ａは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号を１フレーム分の情報ビット分遅延させて、誤り訂正回路２８１ｄに与える。シンドロームビット生成回路２８１ｂは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号からシンドロームを計算し、シンドロームビットＳ１〜Ｓ１４を誤りビット位置検出回路２８１ｃに与える。誤りビット位置検出回路２８１ｃは、シンドロームビットＳ１〜Ｓ１４から誤りビット位置を検出し、訂正制御信号を生成して誤り訂正回路２８１ｄに与える。
【００２６】
誤り訂正回路２８１ｄは、上記訂正制御信号を用いて遅延回路２８１ａで遅延させたＳＴＭ−Ｎ信号の誤り信号を訂正して誤り訂正後データ出力端子に出力する。例えば、訂正制御信号が誤りを表す１のときには、遅延回路２８１ａからの信号が１である場合は、排他的論理和を行って０を訂正後データとして出力し、訂正制御信号が１で遅延回路２８１ａからの信号が０である場合には、０を出力し、訂正制御信号が誤りなしの０のときには、遅延回路２８１ａからの信号が１の場合は、１を出力し、遅延回路２８１ａからの信号が０の場合は、０を出力する。誤り訂正復号化器２８１〜２８８から出力された誤り訂正後データは並列／直列変換回路２８９で直列データに変換されて出力される。
【００２７】
（動作）： 次に、図１の並列型短縮ハミング符号による誤り訂正符号化回路２０と並列型短縮ハミング符号による誤り訂正復号化回路２５との動作を説明する。
【００２８】
先ず、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の場合を説明する。
【００２９】
ＡＵ−４−４ｃ、４個のＡＵ−４信号は共に１フレーム内に７５４５６ビット（＝｛２６１×４×９×８｝＋｛９×４×８｝）のデータ量を持つ。この信号が送信信号入力端子２１に入力され、直列／並列変換回路２２によって８本の並列信号に変換される。これらの８並列された各ビットは１フレーム内に９４３２ビット（＝｛（２６１×４×９×８）＋（９×８）｝／８）が存在し、これが誤り訂正符号化対象ビットデータとなる。
【００３０】
一般に、１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号は、次の（１）式を満足しなければならない。即ち、
２（ｎ−ｋ）≧ｎ＋１ …（１）
ここで、ｎは誤り訂正符号化対象ビットデータと誤り訂正符号化のためのチェックビットを含む符号語長（ブロックサイズ）である。ｋは符号化対象ビットデータである。ｎ−ｋは、誤り訂正符号化のためのチェックビット数である。
【００３１】
８並列された各ビットの誤り訂正符号化のためのチェックビット数は、上記（１）式から、１４ビット必要となる。
【００３２】
１ビット目の誤り訂正符号化器２３１に入力されたデータストリームを表す多項式を、次の（２）式
Ｘ１４＋Ｘ１０＋Ｘ６＋Ｘ＋１ …（２）
などの原始多項式で割った余りをチェックビットとしてチェックビット端子１に出力する。
【００３３】
２ビット目〜８ビット目も上述の１ビット目と同じように誤り訂正符号化器２３２〜２３８によってデータストリームの多項式からチェックビットを計算して、各チェックビット出力端子２〜８に出力する。
【００３４】
これらのチェックビットをＭＳＯＨの未定義バイトに挿入することによって各ビットに対して｛ｎ、ｋ｝＝｛９４４６、９４３２｝短縮ハミング符号を実行することができる。ｎ−ｋ＝１４ビットとなり、これがチェックビット数である。その結果、ＡＵ−４−４ｃ、４個のＡＵ−４信号は１４バイトのチェックビットで符号化できる。
【００３５】
次に誤り訂正復号化動作について説明する。１４バイトのチェックビットとＡＵ−４−４ｃ、又は４個のＡＵ−４信号が受信信号入力端子２６に入力され、誤り訂正符号化回路２０と同様に直列／並列変換回路２７によって８本の並列信号に変換される。
【００３６】
８並列にされた各ビットは１４ビットのチェックビットと受信データとから誤り訂正復号化器２８１〜２８８によってシンドロームを計算し、この計算結果をシンドローム出力端子１〜８に出力する。このシンドロームの計算結果によって各ビットの誤り訂正が実行される。
【００３７】
（本発明の第１の実施の形態の効果）： 以上の本発明の第１の実施の形態によれば、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ個のＡＵ−４（２≦Ｘ≦１６）に並列型短縮ハミング符号を適用する場合、ＡＵ−４−Ｘｃ又はＡＵ−４×Ｘを１単位とし、その１単位を８並列展開した各ビットに短縮型ハミング符号を適用することによって、チェックビット数を減少できる。
【００３８】
図５に本第１の実施の形態のチェックビット数と従来の方法によるチェックビット数とを示す。例えば、ＳＴＭ−４信号内のＡＵ−４−４ｃ又は４個のＡＵ−４の場合、従来ではチェックビット数は４８バイト必要であったが、本第２の実施の形態においては、１４バイトで実現できる。
【００３９】
従って、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができ、ＳＤＨ光伝送システムによる高速データ伝送に適している。
【００４０】
『第２の実施の形態』：
本第２の実施の形態においては、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ又はＸ個のＡＵ−４に誤り訂正機能を実施する場合、従来のようにＡＵ−４を１単位とした符号化回路、復号化回路に代わって、ＡＵ−４−ＸＣ又はＸ×ＡＵ−４を１単位として短縮型ハミング符号を適用する符号器と復号器とを設け、直列型短縮ハイミング符号を用いて誤り訂正符号化方法を構成する。
【００４１】
図６（ａ）は、直列型短縮ハイミング符号を用いた誤り訂正符号器３０を示す図であり、図６（ｂ）は、直列型短縮ハイミング符号を用いた誤り訂正復号器３３を示す図である。
【００４２】
誤り訂正符号器３０は、チェックビットが挿入されていない、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号化を行ってチェックビットを生成してチェックビット出力端子に出力する。
【００４３】
誤り訂正復号器３３は、チェックビットが挿入されているＳＴＭ−Ｎ信号に対して誤りビット位置を検出し、このビット位置の信号を訂正してシンドローム出力端子に出力する。
【００４４】
図７は、直列型短縮ハイミング符号を用いた誤り訂正符号器３０の詳細な機能構成図である。この図７において、直列型短縮ハイミング符号を用いた誤り訂正符号器３０は、チェックビット生成回路３０ａと、チェックビット挿入回路３０ｂとから構成されている。チェックビット生成回路３０ａは、Ｄフリップフロップ回路ＤＦ４１〜ＤＦ５７と、排他的論理和回路Ｅｘ２１〜Ｅｘ２２とから構成され、巡回符号生成回路を形成している。
【００４５】
チェックビット生成回路３０ａは、後述の（３）式で表される巡回符号発生回路に送信信号入力端子に与えられたＳＴＭ−Ｎ信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号Ｃ１〜Ｃ１７を生成してチェックビット挿入回路３０ｂに与える。チェックビット挿入回路３０ｂは、上記ＳＴＭ−Ｎ信号の所定のセクションオーバヘッドの空きビット（図２）にチェックビットＣ１〜Ｃ１７を挿入してチェックビット付データ出力端子に出力する。
【００４６】
図８は、直列型短縮ハイミング符号を用いた誤り訂正復号器３３の詳細な機能構成図である。この図８において、この誤り訂正復号器３３は、遅延回路３３ａと、シンドロームビット生成回路３３ｂと、誤りビット位置検出回路３３ｃと、誤り訂正回路３３ｄとから構成されている。シンドロームビット生成回路３３ｂは、Ｄフリップフロップ回路ＤＦ６１〜ＤＦ７７と、排他的論理和回路Ｅｘ３１〜Ｅｘ３９とから構成されている。
【００４７】
遅延回路３３ａは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号を１フレーム分の情報ビット分遅延させて、誤り訂正回路３３ｄに与える。シンドロームビット生成回路３３ｂは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号からシンドロームを計算し、シンドロームビットＳ１〜Ｓ１７を誤りビット位置検出回路３３ｃに与える。誤りビット位置検出回路３３ｃは、シンドロームビットＳ１〜Ｓ１７から誤りビット位置を検出し、訂正制御信号を生成して誤り訂正回路３３ｄに与える。
【００４８】
誤り訂正回路３３ｄは、上記訂正制御信号を用いて遅延回路３３ａで遅延させたＳＴＭ−Ｎ信号の誤り信号を訂正して誤り訂正後データ出力端子に出力する。例えば、訂正制御信号が誤りを表す１のときには、遅延回路３３ａからの信号が１である場合は、排他的論理和を行って０を訂正後データとして出力し、訂正制御信号が１で遅延回路３３ａからの信号が０である場合には、０を出力し、訂正制御信号が誤りなしの０のときには、遅延回路３３ａからの信号が１の場合は、１を出力し、遅延回路３３ａからの信号が０の場合は、０を出力する。
【００４９】
（動作）： 次に、本第２の実施の形態の直列型短縮ハミング符号による誤り訂正符号化・復号化の動作を説明する。先ず、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の場合を説明する。ＡＵ−４−４ｃ、４個のＡＵ−４信号は共に１フレーム内に７５４５６ビット（＝｛２６１×４×９×８｝＋｛９×４×８｝）のデータ量を持つ。
【００５０】
この信号が送信信号入力端子３１に入力される。これが符号化対象ビットデータとなる。一般に１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号は、上述の（１）式によって１７ビット必要となる。誤り訂正符号化回路３０に入力されたデータストリームを表す多項式を、次の（３）式
Ｘ１７＋Ｘ３＋１ …（３）
などの原始多項式で割った余りをチェックビットとしてチェックビット出力端子３２に出力する。
【００５１】
これらのチェックビットをＭＳＯＨの未定義バイトに挿入することによって、｛７５４７３、７５４５６｝短縮ハミング符号を実行することができる。しかしながら、ＳＴＭ−Ｎ信号内のデータは８ビットのバイト構成に規定されているため、ＳＯＨ内のＭＳＯＨに挿入するチェックビットとしてバイト単位で割り当てると、この場合の誤り訂正符号化のためのチェックビット数は３バイトとなる。その結果、ＡＵ−４−４ｃ、４個のＡＵ−４信号は３バイトのチェックビットで符号化できる。
【００５２】
次に、誤り訂正復号化動作を説明する。先ず、３バイトのチェックビットとＡＵ−４−４ｃ、又は４個のＡＵ−４信号が受信信号入力端子３４に入力され、３バイトのチェックビットと受信データとから、シンドロームを計算し、この計算結果をシンドローム出力端子３５に出力する。このシンドロームによって受信信号に対する誤り訂正復号化が実行される。
【００５３】
（本発明の第２の実施の形態の効果）： 以上の本発明の第２の実施の形態によれば、ＳＴＭ−Ｎ（２≦Ｎ≦１６）フレーム内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）に直列型短縮ハミング符号を適用する場合、ＡＵ−４−Ｘｃ又はＸ個のＡＵ−４を１単位として短縮型ハミング符号を適用することで、チェックビット数を減少させることができる。
【００５４】
図９にチェックビット数の従来と本第２の実施の形態とを示している。例えば、ＳＴＭ−Ｎ信号内のＡＵ−４−４ｃ、Ｘ個のＡＵ−４の場合、従来技術ではチェックビット数は８バイト必要であったが、本第２の実施の形態では３バイトで実現することができる。
【００５５】
従って、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができ、ＳＤＨ光伝送システムによる高速データ伝送に適している。
【００５６】
（他の実施の形態）： （１）尚、以上の実施の形態においては、１ビット誤り訂正を行う｛ｎ、ｋ｝ハミング符号を例にして説明したが、他に、２ビット以上の誤り訂正符号を採用することもできる。例えば、ランダム誤り、バースト誤り、バイト誤りなどに適した符号を採用することも好ましい。また、ブロック符号や畳み込み符号を採用することも好ましい。ブロック符号としては、ハミング符号の他、拡大ハミング符号、ＢＣＨ符号、Ｆｉｒｅ符号、蒿符号、リードソロモン符号などがある。畳み込み符号としては、ビタビ復号によるもの、逐次復号によるもの、自己直交符号、岩垂符号、ハーゲルバーガー（Ｈａｇｅｌｂａｒｇｅｒ）符号などがある。
【００５７】
（２）また、生成されたチェックビットは、セクションオーバヘッドのポインタ領域以外のどこに配置されてもよい。好ましくは、図２で示す未使用領域がよい。
【００５８】
【発明の効果】
以上述べた様に本発明によれば、管理ユニットが複数ユニット多重化されているＳＴＭ−Ｎ信号の誤り訂正符号化又は誤り訂正復号化を行う方法として、複数の管理ユニットを一単位として誤り訂正符号化又は誤り訂正復号化を行うことで、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ない誤り訂正符号を生成するだけで、必要な伝送誤り訂正を行うことができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施の形態の並列型短縮ハミング符号による誤り訂正符号化回路の機能構成図であり、（ｂ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正復号化回路の機能構成図である。
【図２】ＳＴＭ−Ｎフレーム内の符号化対象範囲の説明図である。
【図３】第１の実施の形態の並列型短縮ハミング符号を用いた誤り訂正符号化器の詳細な機能構成図である。
【図４】第１の実施の形態の並列型短縮ハミング符号を用いた誤り訂正復号化器の詳細な機能構成図である。
【図５】第１の実施の形態のチェックビット数の説明図である。
【図６】（ａ）は、第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正符号器の機能構成図である。（ｂ）は、第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正復号器の機能構成図である。
【図７】第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正符号器の詳細な機能構成図である。
【図８】第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正復号器の詳細な機能構成図である。
【図９】第２の実施の形態のチェックビット数の説明図である。
【符号の説明】
２０…誤り訂正符号化回路、２１…送信信号入力端子、２２…直列／並列変換回路、２５…誤り訂正復号化回路、２６…受信信号入力端子、２７…直列／並列変換回路。
【発明の属する技術分野】
本発明は、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｅ：同期転送モード）におけるＳＴＭ−Ｎ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｍｏｄｕｌｅ Ｌｅｖｅｌ Ｎ）信号の誤り訂正符号化・復号化方法、ＳＴＭ−Ｎ信号の誤り訂正符号化回路及びＳＴＭ−Ｎ信号の誤り訂正復号化回路に関し、例えば、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同期デジタルハイアラキー）光伝送システムにおける誤り訂正符号化・復号化に適用し得る。
【０００２】
【従来の技術】
近年、ＳＤＨ光伝送システムの研究・開発が行われている。このような技術の文献として、次のような文献がある。
【０００３】
文献１：ＯＡＡ”９４、ＴｈＡ６：ＮＴＴ、『Ａ Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ Ｈａｍｍｉｎｇ Ｃｏｄｅ ｆｏｒ Ｌｉｎｅａｒｌｙ Ｒｅｐｅａｔｅｒｅｄ Ｔｅｒｒｅａｔｒｉａｌ Ｆｉｂｅｒ Ｏｐｔｉｃ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍｓ』、Ｙｏｓｈｉａｋｉ ＹＡＭＡＢＡＹＡＳＨＩ、Ｍａｓａｈｉｔｏ Ｔｏｍｉｚａｗａ、Ｔｏｍｏｙｏｓｉ ＫＡＴＡＯＫＡ、Ｙｕｋｉｏ ＫＯＢＡＹＡＳＨＩ、ａｎｄ Ｋａｚｕｏ ＨＡＧＩＭＯＴＯ。
【０００４】
文献２：１９９５年、電子情報通信学会全国大会Ｂ−１０７４、ＮＴＴ光ネットワークシステム研究所、『ＳＤＨ光伝送システムに適合した誤り訂正符号の検討』、富沢将来、山林由明、片岡智由、小林紀夫、萩本和男。
【０００５】
上述の従来の文献では、ＳＤＨに適合した誤り訂正符号（ＦＥＣ）を提案している。この誤り訂正回路は、端局装置に配備され、チェックビットを図２に示す多重セクションオーバヘッド（ＭＳＯＨ）の未定義バイトに収納する。尚、図２において、×印のバイトは、将来の国際標準用である。空欄の空きバイトは、将来の国内用である。△のバイトは、メディア依存バイトである。※のバイトは、スクランブルしないバイトである。
【０００６】
ＳＴＭ−Ｎ（１≦Ｎ≦１６）信号には、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）セルのサポートによって様々な連結パスＶＣ（仮想コンテナ）−４−Ｘｃ（１≦Ｘ≦１６）がマッピングされる場合と、ＶＣ−４にＡＵ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ：管理ユニット）ポインタを付加したＡＵ−４がＮ個バイト多重される場合がある。
【０００７】
ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃに対して誤り訂正符号を行う場合、様々なＶＣ連結パスはＳＤＨ端局装置においては、ＶＣ−４−ＸｃのＡＵポインタを付加したＡＵ−４−ＸｃのようにＸ個のＡＵ−４にマッピングされるため、誤り訂正回路の符号化対象をＡＵ−４とし、符号化回路、復号化回路をＸ個用いて実現している。
【０００８】
また、ＶＣ−４にＡＵポインタを付加したＡＵ−４がＮ個バイト多重される場合、ＡＵ−４にチェックバイトとＳＯＨを加えたＳＴＭ−１単位でＮ個がバイト多重されるので、ＦＥＣ符号化回路の符号化対象をＡＵ−４とすることによって任意のＳＴＭ−Ｎシステムにこの方法が適用可能であるとしている。以上のようなＳＤＨ適合型ＦＥＣ符号化回路のＦＥＣ符号として以下のような２つの符号を挙げることができる。
【０００９】
（１）並列型短縮ハイミング符号：ＡＵ−４の符号化対象において、ＡＵ−４を８並列展開した各ビットを１単位（１８８６４ビット／８＝２３５８ビット）として１ビット訂正を行う並列型短縮ハミング符号で、チェックビットは１２バイト分必要である。符号化対象がＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ（２≦Ｘ≦１６）個のＡＵ−４信号の場合、符号化回路・復号化回路を各Ｘ個使用して誤り訂正機能を実現する。
【００１０】
（２）直列型短縮ハミング符号：ＡＵ−４の符号化対象において、ＡＵ−４を１単位（１８８６４ビット＝｛２６１列×９行×８ビット／１列｝＋｛９列×１行×８ビット／１列｝）として１ビット訂正を行う直列型短縮ハイミング符号で、チェックビットは２バイト分必要である。符号化対象がＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ（２≦Ｘ≦１６）個のＡＵ−４信号の場合、符号化回路、復号化回路を各Ｘ個使用して誤り訂正機能を実現している。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述の従来の誤り訂正・復号化方法では、直列型、並列型共に符号化対象をＡＵ−４としているため、ＳＴＭ−Ｎ（２≦Ｎ≦１６）信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）信号やＸ個（２≦Ｘ≦１６）のＡＵ−４に対して短縮ハミング符号による誤り訂正符号を適用した場合、符号化対象ＡＵ−４の符号化回路・復号化回路がＸ個必要となるため、直列型短縮ハミング符号ではチェックビットが２×Ｘバイトとなり、並列型短縮ハミング符号では１２×ＸバイトのようにＡＵ−４信号のＸ倍で増加するという問題がある。
【００１２】
このため、ＳＴＭ−ＮのＮの値が大きくなると、セクションオーバヘッド内にチェックビットを比例的に沢山収容しなければならず、伝送効率が悪くなることと、チェックビットの生成、再生にも時間が掛かるという問題がある。
【００１３】
このようなことから、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができるＳＴＭ−Ｎ信号の誤り訂正符号化・復号化方法、ＳＴＭ−Ｎ信号の誤り訂正符号化回路及びＳＴＭ−Ｎ信号の誤り訂正復号化回路の提供が要請されている。
【００１４】
【課題を解決するための手段】
本発明では、転送データを収容している仮想コンテナ（例えば、ＶＣ）とアドレス情報（例えば、ポインタ情報）とからなる管理ユニット（例えば、ＡＵ）が複数ユニット多重化されているＳＴＭ−Ｎ信号（Ｎは１以上の整数）の誤り訂正符号化又は誤り訂正復号化を行う方法であって、ＳＴＭ−Ｎ信号のペイロード及び管理ユニットポインタを誤り訂正符号化対象とし、この誤り訂正符号化対象の全体を一単位として上記誤り訂正符号化又は誤り訂正復号化を行うと共に、誤り訂正符号を上記ＳＴＭ−Ｎ信号の多重セッションオーバヘッドによって誤り訂正符号化回路及び復号化回路間で授受する。
【００１５】
このような方法で、誤り訂正符号化又は誤り訂正復号化を行うことで、ＳＴＭ−Ｎ信号のＮの値が大きくなっても、この増加に比例して誤り訂正符号のビット数が比例的に増加することなく、伝送情報量の増加を抑えることができる。これによって、誤り訂正復号においても処理量を増加することなく、容易に誤り復号化を行うことができる。
【００１６】
【発明の実施の形態】
次に本発明の好適な実施の形態を図面を用いて説明する。
『第１の実施の形態』：
そこで、本第１の実施の形態では、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ又はＸ個のＡＵ−４に誤り訂正機能を実施する場合、ＡＵ−４を１単位とし、その１単位を８並列展開した符号化回路、復号化回路に代わり、ＡＵ−４−Ｘｃ又はＸ×ＡＵ−４を１単位とし、その１単位を８並列展開した各ビットに短縮型ハイミング符号を適用する符号化回路と復号化回路とを設け、並列型短縮ハイミング符号を用いて誤り訂正符号化方法を構成する。
【００１７】
図１（ａ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正符号化回路２０の機能構成図であり、図１（ｂ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正復号化回路２５の機能構成図である。
【００１８】
この図１（ａ）において、並列型短縮ハミング符号による誤り訂正符号化回路２０は、主に、直列／並列変換回路２２と、誤り訂正符号化回路２３１〜２３８とから構成されている。
【００１９】
図１（ａ）の並列型短縮ハミング符号による誤り訂正符号化回路２０の直列／並列変換回路２２は、送信信号入力端子２１に与えられるＳＴＭ−Ｎ信号内の例えば、ＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４として与えられると、８ビットパラレル信号に変換して、８ビットパラレル信号を誤り訂正符号化器２３１〜２３８に与える。誤り訂正符号化器２３１〜２３８は、それぞれ同じ回路構成である。そこで、例えば、誤り訂正符号化器２３１は、パラレル変換された信号に対して、１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号化が行われ、チェックビットが生成されてチェックビット出力端子１に出力する。
【００２０】
図１（ｂ）において、並列型短縮ハミング符号による誤り訂正復号化回路２５は、主に、直列／並列変換回路２７と、誤り訂正復号化器２８１〜２８８とから構成されている。
【００２１】
直列／並列変換回路２７は、受信信号入力端子２６に与えられるチェックビットが挿入されたＳＴＭ−Ｎ信号を８ビットパラレル変換して、誤り訂正復号化器２８１〜２８８に与える。誤り訂正復号化器２８１〜２８８は、それぞれ同じ回路構成である。そこで、例えば、誤り訂正復号化器２８１は、８ビットパラレル変換された信号に対して、誤りのビット位置を検出し、この誤りビット位置のデータを訂正してシンドローム出力端子１に出力する。
【００２２】
図３は、例えば、誤り訂正符号化回路２３１の機能構成図である。この図３において、誤り訂正符号化回路２３１は、チェックビット生成回路２３１ａと、チェックビット挿入回路２３１ｂとから構成されている。チェックビット生成回路２３１ａは、Ｄフリップフロップ回路ＤＦ２１〜ＤＦ３４と、排他的論理和回路Ｅｘ１１〜Ｅｘ１４とから構成され、巡回符号生成回路が形成されている。
【００２３】
チェックビット生成回路２３１ａは、後述の（２）式で表される巡回符号発生回路に送信信号入力端子に与えられたＳＴＭ−Ｎ信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号Ｃ１〜Ｃ１４を生成してチェックビット挿入回路２３１ｂに与える。チェックビット挿入回路２３１ｂは、上記ＳＴＭ−Ｎ信号の所定のセクションオーバヘッドの空きビット（図２）にチェックビットＣ１〜Ｃ１４を挿入してチェックビット付データ出力端子に出力する。誤り訂正符号化器２３１〜２３８から出力されたチェックビット付データは、並列／直列変換回路２３９で直列データに変換されて出力される。
【００２４】
図４は、例えば、誤り訂正復号化器２８１の機能構成図である。この図４において、誤り訂正復号化器２８１は、遅延回路２８１ａと、シンドロームビット生成回路２８１ｂと、誤りビット位置検出回路２８１ｃと、誤り訂正回路２８１ｄとから構成されている。シンドロームビット生成回路２８１ｂは、Ｄフリップフロップ回路ＤＦ１〜ＤＦ１２と、排他的論理和回路Ｅｘ１〜Ｅｘ１０とから構成されている。
【００２５】
遅延回路２８１ａは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号を１フレーム分の情報ビット分遅延させて、誤り訂正回路２８１ｄに与える。シンドロームビット生成回路２８１ｂは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号からシンドロームを計算し、シンドロームビットＳ１〜Ｓ１４を誤りビット位置検出回路２８１ｃに与える。誤りビット位置検出回路２８１ｃは、シンドロームビットＳ１〜Ｓ１４から誤りビット位置を検出し、訂正制御信号を生成して誤り訂正回路２８１ｄに与える。
【００２６】
誤り訂正回路２８１ｄは、上記訂正制御信号を用いて遅延回路２８１ａで遅延させたＳＴＭ−Ｎ信号の誤り信号を訂正して誤り訂正後データ出力端子に出力する。例えば、訂正制御信号が誤りを表す１のときには、遅延回路２８１ａからの信号が１である場合は、排他的論理和を行って０を訂正後データとして出力し、訂正制御信号が１で遅延回路２８１ａからの信号が０である場合には、０を出力し、訂正制御信号が誤りなしの０のときには、遅延回路２８１ａからの信号が１の場合は、１を出力し、遅延回路２８１ａからの信号が０の場合は、０を出力する。誤り訂正復号化器２８１〜２８８から出力された誤り訂正後データは並列／直列変換回路２８９で直列データに変換されて出力される。
【００２７】
（動作）： 次に、図１の並列型短縮ハミング符号による誤り訂正符号化回路２０と並列型短縮ハミング符号による誤り訂正復号化回路２５との動作を説明する。
【００２８】
先ず、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の場合を説明する。
【００２９】
ＡＵ−４−４ｃ、４個のＡＵ−４信号は共に１フレーム内に７５４５６ビット（＝｛２６１×４×９×８｝＋｛９×４×８｝）のデータ量を持つ。この信号が送信信号入力端子２１に入力され、直列／並列変換回路２２によって８本の並列信号に変換される。これらの８並列された各ビットは１フレーム内に９４３２ビット（＝｛（２６１×４×９×８）＋（９×８）｝／８）が存在し、これが誤り訂正符号化対象ビットデータとなる。
【００３０】
一般に、１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号は、次の（１）式を満足しなければならない。即ち、
２（ｎ−ｋ）≧ｎ＋１ …（１）
ここで、ｎは誤り訂正符号化対象ビットデータと誤り訂正符号化のためのチェックビットを含む符号語長（ブロックサイズ）である。ｋは符号化対象ビットデータである。ｎ−ｋは、誤り訂正符号化のためのチェックビット数である。
【００３１】
８並列された各ビットの誤り訂正符号化のためのチェックビット数は、上記（１）式から、１４ビット必要となる。
【００３２】
１ビット目の誤り訂正符号化器２３１に入力されたデータストリームを表す多項式を、次の（２）式
Ｘ１４＋Ｘ１０＋Ｘ６＋Ｘ＋１ …（２）
などの原始多項式で割った余りをチェックビットとしてチェックビット端子１に出力する。
【００３３】
２ビット目〜８ビット目も上述の１ビット目と同じように誤り訂正符号化器２３２〜２３８によってデータストリームの多項式からチェックビットを計算して、各チェックビット出力端子２〜８に出力する。
【００３４】
これらのチェックビットをＭＳＯＨの未定義バイトに挿入することによって各ビットに対して｛ｎ、ｋ｝＝｛９４４６、９４３２｝短縮ハミング符号を実行することができる。ｎ−ｋ＝１４ビットとなり、これがチェックビット数である。その結果、ＡＵ−４−４ｃ、４個のＡＵ−４信号は１４バイトのチェックビットで符号化できる。
【００３５】
次に誤り訂正復号化動作について説明する。１４バイトのチェックビットとＡＵ−４−４ｃ、又は４個のＡＵ−４信号が受信信号入力端子２６に入力され、誤り訂正符号化回路２０と同様に直列／並列変換回路２７によって８本の並列信号に変換される。
【００３６】
８並列にされた各ビットは１４ビットのチェックビットと受信データとから誤り訂正復号化器２８１〜２８８によってシンドロームを計算し、この計算結果をシンドローム出力端子１〜８に出力する。このシンドロームの計算結果によって各ビットの誤り訂正が実行される。
【００３７】
（本発明の第１の実施の形態の効果）： 以上の本発明の第１の実施の形態によれば、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）やＸ個のＡＵ−４（２≦Ｘ≦１６）に並列型短縮ハミング符号を適用する場合、ＡＵ−４−Ｘｃ又はＡＵ−４×Ｘを１単位とし、その１単位を８並列展開した各ビットに短縮型ハミング符号を適用することによって、チェックビット数を減少できる。
【００３８】
図５に本第１の実施の形態のチェックビット数と従来の方法によるチェックビット数とを示す。例えば、ＳＴＭ−４信号内のＡＵ−４−４ｃ又は４個のＡＵ−４の場合、従来ではチェックビット数は４８バイト必要であったが、本第２の実施の形態においては、１４バイトで実現できる。
【００３９】
従って、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができ、ＳＤＨ光伝送システムによる高速データ伝送に適している。
【００４０】
『第２の実施の形態』：
本第２の実施の形態においては、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ又はＸ個のＡＵ−４に誤り訂正機能を実施する場合、従来のようにＡＵ−４を１単位とした符号化回路、復号化回路に代わって、ＡＵ−４−ＸＣ又はＸ×ＡＵ−４を１単位として短縮型ハミング符号を適用する符号器と復号器とを設け、直列型短縮ハイミング符号を用いて誤り訂正符号化方法を構成する。
【００４１】
図６（ａ）は、直列型短縮ハイミング符号を用いた誤り訂正符号器３０を示す図であり、図６（ｂ）は、直列型短縮ハイミング符号を用いた誤り訂正復号器３３を示す図である。
【００４２】
誤り訂正符号器３０は、チェックビットが挿入されていない、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号化を行ってチェックビットを生成してチェックビット出力端子に出力する。
【００４３】
誤り訂正復号器３３は、チェックビットが挿入されているＳＴＭ−Ｎ信号に対して誤りビット位置を検出し、このビット位置の信号を訂正してシンドローム出力端子に出力する。
【００４４】
図７は、直列型短縮ハイミング符号を用いた誤り訂正符号器３０の詳細な機能構成図である。この図７において、直列型短縮ハイミング符号を用いた誤り訂正符号器３０は、チェックビット生成回路３０ａと、チェックビット挿入回路３０ｂとから構成されている。チェックビット生成回路３０ａは、Ｄフリップフロップ回路ＤＦ４１〜ＤＦ５７と、排他的論理和回路Ｅｘ２１〜Ｅｘ２２とから構成され、巡回符号生成回路を形成している。
【００４５】
チェックビット生成回路３０ａは、後述の（３）式で表される巡回符号発生回路に送信信号入力端子に与えられたＳＴＭ−Ｎ信号から１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号Ｃ１〜Ｃ１７を生成してチェックビット挿入回路３０ｂに与える。チェックビット挿入回路３０ｂは、上記ＳＴＭ−Ｎ信号の所定のセクションオーバヘッドの空きビット（図２）にチェックビットＣ１〜Ｃ１７を挿入してチェックビット付データ出力端子に出力する。
【００４６】
図８は、直列型短縮ハイミング符号を用いた誤り訂正復号器３３の詳細な機能構成図である。この図８において、この誤り訂正復号器３３は、遅延回路３３ａと、シンドロームビット生成回路３３ｂと、誤りビット位置検出回路３３ｃと、誤り訂正回路３３ｄとから構成されている。シンドロームビット生成回路３３ｂは、Ｄフリップフロップ回路ＤＦ６１〜ＤＦ７７と、排他的論理和回路Ｅｘ３１〜Ｅｘ３９とから構成されている。
【００４７】
遅延回路３３ａは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号を１フレーム分の情報ビット分遅延させて、誤り訂正回路３３ｄに与える。シンドロームビット生成回路３３ｂは、受信データ入力端子に与えられたＳＴＭ−Ｎ信号からシンドロームを計算し、シンドロームビットＳ１〜Ｓ１７を誤りビット位置検出回路３３ｃに与える。誤りビット位置検出回路３３ｃは、シンドロームビットＳ１〜Ｓ１７から誤りビット位置を検出し、訂正制御信号を生成して誤り訂正回路３３ｄに与える。
【００４８】
誤り訂正回路３３ｄは、上記訂正制御信号を用いて遅延回路３３ａで遅延させたＳＴＭ−Ｎ信号の誤り信号を訂正して誤り訂正後データ出力端子に出力する。例えば、訂正制御信号が誤りを表す１のときには、遅延回路３３ａからの信号が１である場合は、排他的論理和を行って０を訂正後データとして出力し、訂正制御信号が１で遅延回路３３ａからの信号が０である場合には、０を出力し、訂正制御信号が誤りなしの０のときには、遅延回路３３ａからの信号が１の場合は、１を出力し、遅延回路３３ａからの信号が０の場合は、０を出力する。
【００４９】
（動作）： 次に、本第２の実施の形態の直列型短縮ハミング符号による誤り訂正符号化・復号化の動作を説明する。先ず、ＳＴＭ−Ｎ信号内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）でＮ＝４、Ｘ＝４の場合を説明する。ＡＵ−４−４ｃ、４個のＡＵ−４信号は共に１フレーム内に７５４５６ビット（＝｛２６１×４×９×８｝＋｛９×４×８｝）のデータ量を持つ。
【００５０】
この信号が送信信号入力端子３１に入力される。これが符号化対象ビットデータとなる。一般に１ビット誤り訂正能力を持つ｛ｎ、ｋ｝短縮ハミング符号は、上述の（１）式によって１７ビット必要となる。誤り訂正符号化回路３０に入力されたデータストリームを表す多項式を、次の（３）式
Ｘ１７＋Ｘ３＋１ …（３）
などの原始多項式で割った余りをチェックビットとしてチェックビット出力端子３２に出力する。
【００５１】
これらのチェックビットをＭＳＯＨの未定義バイトに挿入することによって、｛７５４７３、７５４５６｝短縮ハミング符号を実行することができる。しかしながら、ＳＴＭ−Ｎ信号内のデータは８ビットのバイト構成に規定されているため、ＳＯＨ内のＭＳＯＨに挿入するチェックビットとしてバイト単位で割り当てると、この場合の誤り訂正符号化のためのチェックビット数は３バイトとなる。その結果、ＡＵ−４−４ｃ、４個のＡＵ−４信号は３バイトのチェックビットで符号化できる。
【００５２】
次に、誤り訂正復号化動作を説明する。先ず、３バイトのチェックビットとＡＵ−４−４ｃ、又は４個のＡＵ−４信号が受信信号入力端子３４に入力され、３バイトのチェックビットと受信データとから、シンドロームを計算し、この計算結果をシンドローム出力端子３５に出力する。このシンドロームによって受信信号に対する誤り訂正復号化が実行される。
【００５３】
（本発明の第２の実施の形態の効果）： 以上の本発明の第２の実施の形態によれば、ＳＴＭ−Ｎ（２≦Ｎ≦１６）フレーム内のＡＵ−４−Ｘｃ（２≦Ｘ≦１６）又はＸ個のＡＵ−４（２≦Ｘ≦１６）に直列型短縮ハミング符号を適用する場合、ＡＵ−４−Ｘｃ又はＸ個のＡＵ−４を１単位として短縮型ハミング符号を適用することで、チェックビット数を減少させることができる。
【００５４】
図９にチェックビット数の従来と本第２の実施の形態とを示している。例えば、ＳＴＭ−Ｎ信号内のＡＵ−４−４ｃ、Ｘ個のＡＵ−４の場合、従来技術ではチェックビット数は８バイト必要であったが、本第２の実施の形態では３バイトで実現することができる。
【００５５】
従って、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ないチェックビット数（誤り訂正符号）を生成するだけで、必要な伝送誤り訂正を行うことができ、ＳＤＨ光伝送システムによる高速データ伝送に適している。
【００５６】
（他の実施の形態）： （１）尚、以上の実施の形態においては、１ビット誤り訂正を行う｛ｎ、ｋ｝ハミング符号を例にして説明したが、他に、２ビット以上の誤り訂正符号を採用することもできる。例えば、ランダム誤り、バースト誤り、バイト誤りなどに適した符号を採用することも好ましい。また、ブロック符号や畳み込み符号を採用することも好ましい。ブロック符号としては、ハミング符号の他、拡大ハミング符号、ＢＣＨ符号、Ｆｉｒｅ符号、蒿符号、リードソロモン符号などがある。畳み込み符号としては、ビタビ復号によるもの、逐次復号によるもの、自己直交符号、岩垂符号、ハーゲルバーガー（Ｈａｇｅｌｂａｒｇｅｒ）符号などがある。
【００５７】
（２）また、生成されたチェックビットは、セクションオーバヘッドのポインタ領域以外のどこに配置されてもよい。好ましくは、図２で示す未使用領域がよい。
【００５８】
【発明の効果】
以上述べた様に本発明によれば、管理ユニットが複数ユニット多重化されているＳＴＭ−Ｎ信号の誤り訂正符号化又は誤り訂正復号化を行う方法として、複数の管理ユニットを一単位として誤り訂正符号化又は誤り訂正復号化を行うことで、ＳＴＭ−ＮのＮの値が大きくなっても、非常に少ない誤り訂正符号を生成するだけで、必要な伝送誤り訂正を行うことができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施の形態の並列型短縮ハミング符号による誤り訂正符号化回路の機能構成図であり、（ｂ）は、第１の実施の形態の並列型短縮ハミング符号による誤り訂正復号化回路の機能構成図である。
【図２】ＳＴＭ−Ｎフレーム内の符号化対象範囲の説明図である。
【図３】第１の実施の形態の並列型短縮ハミング符号を用いた誤り訂正符号化器の詳細な機能構成図である。
【図４】第１の実施の形態の並列型短縮ハミング符号を用いた誤り訂正復号化器の詳細な機能構成図である。
【図５】第１の実施の形態のチェックビット数の説明図である。
【図６】（ａ）は、第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正符号器の機能構成図である。（ｂ）は、第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正復号器の機能構成図である。
【図７】第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正符号器の詳細な機能構成図である。
【図８】第２の実施の形態の直列型短縮ハミング符号を用いた誤り訂正復号器の詳細な機能構成図である。
【図９】第２の実施の形態のチェックビット数の説明図である。
【符号の説明】
２０…誤り訂正符号化回路、２１…送信信号入力端子、２２…直列／並列変換回路、２５…誤り訂正復号化回路、２６…受信信号入力端子、２７…直列／並列変換回路。
Claims (3)
- 転送データを収容している仮想コンテナとアドレス情報とからなる管理ユニットが複数ユニット多重化されているＳＴＭ−Ｎ信号（Ｎは１以上の整数）の誤り訂正符号化又は誤り訂正復号化を行う方法であって、
上記ＳＴＭ−Ｎ信号のペイロード及び管理ユニットポインタを誤り訂正符号化対象とし、この誤り訂正符号化対象の全体を一単位として上記誤り訂正符号化又は誤り訂正復号化を行うと共に、誤り訂正符号を上記ＳＴＭ−Ｎ信号のセッションオーバヘッドによって誤り訂正符号化回路及び復号化回路間で授受することを特徴とするＳＴＭ−Ｎ信号の誤り訂正符号化・復号化方法。 - 転送データを収容している仮想コンテナとアドレス情報とからなる管理ユニットが複数ユニット多重化されているＳＴＭ−Ｎ信号（Ｎは１以上の整数）の誤り訂正符号を形成するＳＴＭ−Ｎ信号の誤り訂正符号化回路であって、
上記ＳＴＭ−Ｎ信号のペイロード及び管理ユニットポインタを誤り訂正符号化対象とし、この誤り訂正符号化対象の全体を一単位として巡回符号生成回路に与えて誤り訂正符号を生成する誤り訂正符号生成手段と、
生成された上記誤り訂正符号をＳＴＭ−Ｎ信号のセクションオーバヘッドに設定する誤り訂正符号設定手段と
を備えたことを特徴とするＳＴＭ−Ｎ信号の誤り訂正符号化回路。 - 請求項２に記載の誤り訂正符号化回路によって誤り訂正符号が設定されたＳＴＭ−Ｎ信号を受信し、受信したＳＴＭ−Ｎ信号のペイロード及び管理ユニットポインタを誤り検出処理対象とし、受信したＳＴＭ−Ｎ信号のセクションオーバヘッドに設定されている誤り訂正符号に基づき、誤っているビット位置を検出する誤り検出手段と、
検出した誤りビット位置のＳＴＭ−Ｎ信号のビットを訂正出力する誤り訂正手段と
を備えたことを特徴とするＳＴＭ−Ｎ信号の誤り訂正復号化回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09671196A JP3710198B2 (ja) | 1996-04-18 | 1996-04-18 | Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 |
| US08/834,106 US5930273A (en) | 1996-04-18 | 1997-04-14 | STM-N signal error correction coding system and method |
| DE69723904T DE69723904T2 (de) | 1996-04-18 | 1997-04-18 | Einrichtung und Verfahren für Fehlerkorrekturkodierung für STM-N-Signale |
| EP97302665A EP0802647B1 (en) | 1996-04-18 | 1997-04-18 | STM-N signal error correction coding system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09671196A JP3710198B2 (ja) | 1996-04-18 | 1996-04-18 | Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284245A JPH09284245A (ja) | 1997-10-31 |
| JP3710198B2 true JP3710198B2 (ja) | 2005-10-26 |
Family
ID=14172343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09671196A Expired - Fee Related JP3710198B2 (ja) | 1996-04-18 | 1996-04-18 | Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5930273A (ja) |
| EP (1) | EP0802647B1 (ja) |
| JP (1) | JP3710198B2 (ja) |
| DE (1) | DE69723904T2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3234130B2 (ja) * | 1995-05-30 | 2001-12-04 | 三菱電機株式会社 | 誤り訂正符号復号化方法およびこの方法を用いる回路 |
| WO1998049799A2 (de) * | 1997-04-25 | 1998-11-05 | Siemens Aktiengesellschaft | Verfahren zur gesicherten datenübertragung in synchronen übertragungssystemen |
| KR19990043119A (ko) * | 1997-11-28 | 1999-06-15 | 이계철 | 데이터 통신 채널의 클럭 발생 장치 |
| US6895018B1 (en) * | 1998-07-28 | 2005-05-17 | Nortel Networks Limited | Method and system for improved sonet data communications channel |
| US6683855B1 (en) * | 1998-08-31 | 2004-01-27 | Lucent Technologies Inc. | Forward error correction for high speed optical transmission systems |
| JP3922819B2 (ja) * | 1998-09-21 | 2007-05-30 | 富士通株式会社 | 誤り訂正方法及び装置 |
| JP3573988B2 (ja) * | 1998-12-28 | 2004-10-06 | 富士通株式会社 | 誤り訂正方法及び伝送装置 |
| US6690884B1 (en) | 1999-02-19 | 2004-02-10 | Corvis Corporation | Optical transmission systems including error correction and protection apparatuses and methods |
| JP3841990B2 (ja) * | 1999-12-07 | 2006-11-08 | 三菱電機株式会社 | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 |
| US20020104059A1 (en) * | 2000-12-15 | 2002-08-01 | Clara Baroncelli | In-band FEC syndrome computation for SONET |
| US20020116679A1 (en) * | 2000-12-15 | 2002-08-22 | Mike Lei | In-band FEC decoder for sonet |
| US20020104053A1 (en) * | 2000-12-15 | 2002-08-01 | Mike Lei | In-band FEC encoder for sonet |
| US20020120902A1 (en) * | 2001-02-23 | 2002-08-29 | Alcatel | Method and system for frame synchronous forward error correction |
| US6990624B2 (en) * | 2001-10-12 | 2006-01-24 | Agere Systems Inc. | High speed syndrome-based FEC encoder and decoder and system using same |
| US7539800B2 (en) | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
| US20060036826A1 (en) * | 2004-07-30 | 2006-02-16 | International Business Machines Corporation | System, method and storage medium for providing a bus speed multiplier |
| US7389375B2 (en) | 2004-07-30 | 2008-06-17 | International Business Machines Corporation | System, method and storage medium for a multi-mode memory buffer device |
| US7296129B2 (en) * | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
| US7395476B2 (en) * | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
| US7441060B2 (en) * | 2004-10-29 | 2008-10-21 | International Business Machines Corporation | System, method and storage medium for providing a service interface to a memory system |
| US7277988B2 (en) | 2004-10-29 | 2007-10-02 | International Business Machines Corporation | System, method and storage medium for providing data caching and data compression in a memory subsystem |
| US7299313B2 (en) * | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
| US7305574B2 (en) | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
| US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
| US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
| JP4864395B2 (ja) * | 2005-09-13 | 2012-02-01 | 株式会社東芝 | 半導体記憶装置 |
| US7478259B2 (en) * | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
| US7685392B2 (en) * | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
| CN101479975B (zh) | 2006-04-28 | 2011-12-21 | 三菱电机株式会社 | 无线通信装置 |
| US7636813B2 (en) * | 2006-05-22 | 2009-12-22 | International Business Machines Corporation | Systems and methods for providing remote pre-fetch buffers |
| US7640386B2 (en) | 2006-05-24 | 2009-12-29 | International Business Machines Corporation | Systems and methods for providing memory modules with multiple hub devices |
| US7594055B2 (en) * | 2006-05-24 | 2009-09-22 | International Business Machines Corporation | Systems and methods for providing distributed technology independent memory controllers |
| US7584336B2 (en) * | 2006-06-08 | 2009-09-01 | International Business Machines Corporation | Systems and methods for providing data modification operations in memory subsystems |
| US8024645B2 (en) * | 2006-06-29 | 2011-09-20 | Motorola Solutions, Inc. | Method for error detection in a decoded digital signal stream |
| US7493439B2 (en) | 2006-08-01 | 2009-02-17 | International Business Machines Corporation | Systems and methods for providing performance monitoring in a memory system |
| US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
| US7581073B2 (en) * | 2006-08-09 | 2009-08-25 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
| US7587559B2 (en) * | 2006-08-10 | 2009-09-08 | International Business Machines Corporation | Systems and methods for memory module power management |
| US7539842B2 (en) | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
| US7490217B2 (en) | 2006-08-15 | 2009-02-10 | International Business Machines Corporation | Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables |
| US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
| US7477522B2 (en) * | 2006-10-23 | 2009-01-13 | International Business Machines Corporation | High density high reliability memory module with a fault tolerant address and command bus |
| US20080148132A1 (en) * | 2006-10-26 | 2008-06-19 | Mavila Rajith K | Error detection and correction scheme for multi-level cell NAND flash |
| US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| US7606988B2 (en) | 2007-01-29 | 2009-10-20 | International Business Machines Corporation | Systems and methods for providing a dynamic memory bank page policy |
| US7603526B2 (en) * | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
| US8261165B2 (en) * | 2008-11-14 | 2012-09-04 | Silicon Laboratories Inc. | Multi-syndrome error correction circuit |
| US20160112723A1 (en) * | 2014-10-17 | 2016-04-21 | Ross Video Limited | Transfer of video and related data over serial data interface (sdi) links |
| US9967476B2 (en) | 2014-10-17 | 2018-05-08 | Ross Video Limited | Parallel video effects, mix trees, and related methods |
| CN109766213B (zh) * | 2018-12-28 | 2022-09-06 | 上海微阱电子科技有限公司 | 一种基于汉明码实现数据纠错的存储器电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69534182T2 (de) * | 1994-05-17 | 2006-01-12 | Nippon Telegraph And Telephone Corp. | Endgerät in SDH Netzwerken unter Verwendung fehlerkorrigierender Codes |
| JP3421208B2 (ja) * | 1996-12-20 | 2003-06-30 | 沖電気工業株式会社 | ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路 |
-
1996
- 1996-04-18 JP JP09671196A patent/JP3710198B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-14 US US08/834,106 patent/US5930273A/en not_active Expired - Lifetime
- 1997-04-18 EP EP97302665A patent/EP0802647B1/en not_active Expired - Lifetime
- 1997-04-18 DE DE69723904T patent/DE69723904T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69723904T2 (de) | 2004-02-26 |
| EP0802647A3 (en) | 1999-01-20 |
| JPH09284245A (ja) | 1997-10-31 |
| US5930273A (en) | 1999-07-27 |
| DE69723904D1 (de) | 2003-09-11 |
| EP0802647A2 (en) | 1997-10-22 |
| EP0802647B1 (en) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710198B2 (ja) | Ｓｔｍ−ｎ信号の誤り訂正符号化・復号化方法、ｓｔｍ−ｎ信号の誤り訂正符号化回路及びｓｔｍ−ｎ信号の誤り訂正復号化回路 | |
| EP0503667B1 (en) | A CRC operating method and an HEC synchronizing unit in the ATM switching method | |
| US6868514B2 (en) | FEC frame structuring method and FEC multiplexer | |
| US5574717A (en) | Line terminating equipment in SDH networks, using forward error correcting codes | |
| US6654562B1 (en) | Optical transmission system and optical transmission device | |
| US8848743B1 (en) | Method and system for controlling count information in generic mapping procedure | |
| JP2897099B2 (ja) | タンデム・コネクション・メインテナンス方式 | |
| JP3922819B2 (ja) | 誤り訂正方法及び装置 | |
| US6411629B1 (en) | Data interleaving method | |
| US7124064B1 (en) | Automatic generation of hardware description language code for complex polynomial functions | |
| US6920149B2 (en) | Digital data transmission system | |
| US7028231B1 (en) | Performance monitoring for optical transmission system | |
| US7206945B2 (en) | Parallel distributed sample descrambling apparatus of passive optical network and method thereof | |
| EP1345122B1 (en) | A distributed 4-bits diagonal interleaved parity (DIP4) checker | |
| US20020104053A1 (en) | In-band FEC encoder for sonet | |
| JP2766228B2 (ja) | スタッフ同期フレーム制御方式 | |
| US5774480A (en) | Cyclic code check bits generation and error correction using sum of remainders | |
| JP3173713B2 (ja) | エラー訂正符号化方法および送受信装置 | |
| Paxal et al. | Error‐Correction Coding for High‐Speed Optical Transmission Systems Based on the Synchronous Digital Hierarchy | |
| JP2830822B2 (ja) | 高速通信における誤り訂正方法 | |
| JP3173555B2 (ja) | 伝送路誤り訂正符号回路および伝送路終端装置 | |
| EP1217750A2 (en) | Optimized parallel in parallel out GF(2M) squarer for FEC decoder | |
| US6647519B1 (en) | Mismatch detection in SDH frame trace identifiers | |
| JP2952051B2 (ja) | Ａｔｍにおけるセル同期演算回路 | |
| Zhang et al. | Reliable payload pointer protocol for synchronous optical network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |